CN113066761A - 一种半导体器件的制作方法 - Google Patents

一种半导体器件的制作方法 Download PDF

Info

Publication number
CN113066761A
CN113066761A CN202110291475.0A CN202110291475A CN113066761A CN 113066761 A CN113066761 A CN 113066761A CN 202110291475 A CN202110291475 A CN 202110291475A CN 113066761 A CN113066761 A CN 113066761A
Authority
CN
China
Prior art keywords
layer
etching
mask
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110291475.0A
Other languages
English (en)
Other versions
CN113066761B (zh
Inventor
沈润生
鲍锡飞
朱长立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110291475.0A priority Critical patent/CN113066761B/zh
Publication of CN113066761A publication Critical patent/CN113066761A/zh
Priority to PCT/CN2021/120084 priority patent/WO2022193602A1/zh
Priority to US17/653,428 priority patent/US20220302117A1/en
Application granted granted Critical
Publication of CN113066761B publication Critical patent/CN113066761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供一种半导体器件的制作方法，包括以下步骤：提供衬底；在衬底上形成叠层结构，叠层结构的顶部为盖层；在盖层上形成掩膜结构，掩膜结构包括由上至下依次堆叠的掩膜层和图形转移层；对掩膜结构进行第一刻蚀，以形成第一盲孔，第一盲孔贯穿掩膜结构且止于盖层中；对掩膜结构进行第二刻蚀，去除掩膜层，以平整图形转移层的顶面以及修整第一盲孔的底部。

Description

一种半导体器件的制作方法
技术领域
本发明总体来说涉及半导体技术领域，具体而言，涉及一种半导体器件的制作方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，以下简称为DRAM)为一种挥发性(volatile)存储器，是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一金属氧化半导体(metal oxide semiconductor，MOS)晶体管与一电容(capacitor)串联组成。
目前，随着存储器的关键尺寸的不断缩小，存储器的电容孔的高深宽比也不断提高。然而，相关技术的工艺形成的电容孔的轮廓不佳，进而影响存储器的良率。
发明内容
本发明实施例提供一种能够提高良率的半导体器件的制作方法。
本发明实施例提供的半导体器件的制作方法，包括以下步骤：提供衬底；在所述衬底上形成叠层结构，所述叠层结构的顶部为盖层；在所述盖层上形成掩膜结构，所述掩膜结构包括由上至下依次堆叠的掩膜层和图形转移层；对所述掩膜结构进行第一刻蚀，以形成第一盲孔，所述第一盲孔贯穿所述掩膜结构且止于所述盖层中；对所述掩膜结构进行第二刻蚀，去除所述掩膜层，以平整所述图形转移层的顶面以及修整所述第一盲孔的底部。
根据本发明的一些实施方式，所述第二刻蚀对所述掩膜层和所述盖层的刻蚀选择比为10：1～20：1。
根据本发明的一些实施方式，所述掩膜结构还包括光刻胶层和硬掩膜层；
所述硬掩膜层形成在所述掩膜层上；
所述光刻胶层形成在所述硬掩膜层上。
根据本发明的一些实施方式，所述硬掩膜层包括抗反射涂层和非晶碳层。
根据本发明的一些实施方式，所述抗反射涂层的材料包括SiON或SOC。
根据本发明的一些实施方式，对所述掩膜结构进行第二刻蚀的步骤中，等离子体源功率为12000W～22000W，射频频率为400kHz。
根据本发明的一些实施方式，对所述掩膜结构进行第二刻蚀的步骤中，偏置功率为4100W～5700W,射频频率为400MHz。
根据本发明的一些实施方式，对所述掩膜结构进行第二刻蚀的步骤中，腔室压力为10mtorr～30mtorr。
根据本发明的一些实施方式，对所述掩膜结构进行第二刻蚀的步骤中，工艺时间为10s～30s。
根据本发明的一些实施方式，对所述掩膜结构进行第二刻蚀的步骤中，刻蚀气体流量为C4F8:15sccm～45sccm，C4F6:20sccm～50sccm，O2:40sccm～65sccm。
根据本发明的一些实施方式，所述掩膜层的材料包括氧化硅，所述图形转移层的材料包括多晶硅，所述盖层的材料包括氮化硅。
根据本发明的一些实施方式，所述方法还包括：
沿所述第一盲孔向下对所述叠层结构进行第三刻蚀，以在所述叠层结构内形成第二盲孔，所述第二盲孔贯穿所述叠层结构且止于所述衬底表面。
根据本发明的一些实施方式，所述衬底还具有接触垫，所述第二盲孔的底部暴露出所述接触垫。
根据本发明的一些实施方式，所述接触垫的材料包括钨。
根据本发明的一些实施方式，在所述叠层结构内形成第二盲孔之后，所述方法还包括：
去除所述图形转移层；
在所述第二盲孔中形成电容结构。
根据本发明的一些实施方式，所述叠层结构包括由上至下依次堆叠的所述盖层、牺牲层和底层；
在所述第二盲孔中形成电容结构的步骤，包括：
在所述第二盲孔的底壁和侧壁形成第一电极层；
去除所述牺牲层；
在所述第一电极层的表面形成电容介质层；以及
在所述电容介质层形成第二电极层。
根据本发明的一些实施方式，在所述叠层结构内形成第二盲孔的过程中，对所述牺牲层和所述盖层的刻蚀选择比为1：1～4：1。
上述发明中的一个实施例具有如下优点或有益效果：
本发明实施例的半导体器件的制作方法，在进行第一刻蚀形成第一盲孔之后，对掩膜结构进行第二刻蚀去除掩膜层，并且获得顶面较平整的图形转移层和底部轮廓较宽平的第一盲孔。这样，再进行下一步刻蚀时，由于图形转移层和第一盲孔的轮廓均较规则，进而获得轮廓较为规则的电容孔，最终获得产品性能较佳的电容结构。
附图说明
通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
图1和图2示出的是相关技术中形成电容孔的不同工艺阶段的剖视图。
图3至图9示出的是本发明实施例的半导体器件的制作方法的不同工艺阶段的剖视图。
其中，附图标记说明如下：
100、衬底 200、叠层结构
201、第二盲孔 210、底层
220、第一牺牲层 230、中间层
240、第二牺牲层 250、盖层
300、掩膜结构 301、第一盲孔
310、图形转移层 320、掩膜层
330、硬掩膜层 340、光刻胶层
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
如图1和图2所示，图1和图2示出的是相关技术中形成电容孔的不同工艺阶段的剖视图。相关技术中的半导体器件包括叠层结构200以及形成在叠层结构200表面的图形转移层310。为了在叠层结构200中形成第二盲孔201，相关技术采用的步骤包括：进行第一次刻蚀，以在图形转移层310中形成第一盲孔301，第一盲孔301贯穿图形转移层310且止于叠层结构200的表面。在形成第一盲孔301之后，直接进行第二次刻蚀，以在叠层结构200中形成第二盲孔201，第二盲孔201贯穿叠层结构200。
相关技术中的工艺存在的问题在于：在进行第一次刻蚀形成第一盲孔301的过程中，图形转移层310的表面会出现凹凸不平，导致等离子体的不对称溅射，从而使得第一盲孔301的底部的轮廓尖锐并且会出现一定程度的倾斜，并非形成垂直、均匀的轮廓。这样，在进行第二次刻蚀时，由于第一盲孔301的轮廓不规则，就会导致形成的第二盲孔201的轮廓不规则(如图2)。最终导致在第二盲孔201中形成的电容结构容易出现短路或者倒塌，造成良率降低。
本发明实施例提供一种新的半导体器件的制作方法，通过在进行第一次刻蚀形成第一盲孔301和进行第二次刻蚀形成第二盲孔201的步骤之间，增加一步快速刻蚀，以平整图形转移层310的顶面和修整第一盲孔301的底部，进而以平整后的图形转移层310和修整后的第一盲孔301继续刻蚀获得轮廓垂直且均匀的电容孔。
本发明实施例的半导体器件的制作方法，包括以下步骤：提供衬底100；在所述衬底100上形成叠层结构200，所述叠层结构200的顶部为盖层250；在所述盖层250上形成掩膜结构300，所述掩膜结构300包括由上至下依次堆叠的掩膜层320和图形转移层310；对所述掩膜结构300进行第一刻蚀，以形成第一盲孔301，所述第一盲孔301贯穿所述掩膜结构300且止于所述盖层250中；对所述掩膜结构300进行第二刻蚀，去除所述掩膜层320，以平整所述图形转移层310的顶面以及修整所述第一盲孔301的底部。
本发明实施例的半导体器件的制作方法，在进行第一刻蚀形成第一盲孔301之后，增加了一步对掩膜结构300进行第二刻蚀的步骤，以去除掩膜层320，从而获得顶面平整的图形转移层310和底部轮廓较宽平的第一盲孔301。这样，再进行下一步刻蚀时，由于图形转移层310和第一盲孔301的轮廓均较规则，进而获得轮廓较规则的电容孔，即深浅较一致，孔径大小较均匀，孔壁较垂直，孔与孔之间的间隔厚度较均匀的电容孔，最终获得产品性能较佳的电容结构。
下面结合图3至图9，详细说明本发明实施例的半导体器件的制作方法的工艺步骤。
如图3所示，提供衬底100，并在衬底100上由下至上依次形成叠层结构200和掩膜结构300。掩膜结构300中具有电容图案，通过刻蚀工艺可将电容图案转移至叠层结构200中，以便在叠层结构200中形成电容结构。
在一实施方式中，虽然图中未示出，本实施例的衬底100中可以包括多个有源区。具体来说，衬底100中可以形成一浅沟槽隔离，用以在衬底100中定义出多个有源区。可选地，浅沟槽隔离可以包括单层或多层的绝缘材料，例如氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。
在一实施方式中，衬底100可以包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘(silicon-on-insulator，SOI)基底，但不以此为限。
虽然图中未示出，可以理解的是，在衬底100中可以形成多个字线(word line)结构。在一实施方式中，字线结构可以为埋入式字符线(buried word line)，但并不以此为限。各字线结构可以包括一字线介电层、一字符线以及一字符线盖层，但并不以此为限。
在一实施方式中，字线结构可以通过先在衬底100中形成多个沟槽，再于沟槽中依序形成字符线介电层、字符线以及字符线盖层，但并不以此为限。在一些实施例中，也可视需要形成其他型式的字线结构。此外，字符线介电层可包括氧化硅或其他适合的介电材料，字符线可包括铝、钨、铜、钛铝合金或其他适合的导电材料，而字符线盖层可包括氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。
在本发明的实施方式中，掩膜结构300可以由下至上依次包括图形转移层310、掩膜层320、硬掩膜层330和光刻胶层340。
如图3和图4所示，在光刻胶层340中形成电容孔洞，通过刻蚀工艺，将电容图案转移至掩膜层320中。在将电容图案转移至掩膜层320中的过程中，会去除一部分硬掩膜层，剩余另一部分硬掩膜层。
如图5所示，去除该剩余另一部分硬掩膜层。在一实施方式中，去除剩余的硬掩膜层可采用化学机械研磨工艺、磨削工艺、蚀刻工艺、干式研磨工艺、湿法清洗、一或多个其他合适的工艺或前述的组合。
如图6所示，根据掩膜层320定义的电容图案，通过刻蚀工艺，将电容图案转移至图形转移层310，该电容图案贯穿图形转移层310且止于叠层结构200的表面。也就是说，掩膜结构300中形成第一盲孔301，第一盲孔301贯穿掩膜结构300且止于叠层结构200的表面。
在一实施方式中，掩膜层320的材料可以包括氧化硅，图形转移层310的材料包括多晶硅，叠层结构200中的盖层250的材料包括氮化硅。
在本实施例中，掩膜层320的材料为氧化硅，图形转移层310的材料为多晶硅，由于氧化硅对多晶硅的刻蚀选择比较高，且多晶硅的硬度较大，故将多晶硅材料作为图形转移层310时，图形转移层310的保型度较好，确保了后续形成完好轮廓的电容孔。
可选地，多晶硅层的沉积原料可以是硅烷(Silane)或者乙硅烷(disilane)，可以同时掺杂有硼，砷，磷或者锗元素的一者或多者。
在一实施方式中，本发明实施例的硬掩膜层330包括抗反射涂层和非晶碳层。抗反射涂层在曝光中可以起到减小反射光干扰的作用。非晶碳层形成在掩膜层320的表面，作为掩膜层320的掩膜，可以防止在刻蚀过程中，刻蚀气体对掩膜层320的孔洞的侧壁的边角处的磨损。
在一实施方式中，抗反射涂层的材料可以包括SiON、SOC或其他含碳有机材料。
如图7所示，在进行第一刻蚀，以在掩膜结构300中形成第一盲孔301之后，进行第二刻蚀，去除掩膜层320，以平整所述图形转移层310的顶面以及修整所述第一盲孔301的底部。
具体来说，在进行第二刻蚀时，利用掩膜层320和盖层250的高刻蚀选择比，可在去除掩膜层320的同时，修整第一盲孔301的底部，最终获得顶面较平整的图形转移层310和底部轮廓较宽平、孔壁轮廓较垂直的第一盲孔301。
在一实施方式中，第二刻蚀中对掩膜层320和盖层250的刻蚀选择比可以为10：1～20：1。
在一实施方式中，掩膜层320的材料可以为氧化硅，盖层250的材料可以为氮化硅。
在一实施方式中，对掩膜结构300进行第二刻蚀的步骤中，第二刻蚀工艺的等离子体源功率可以为12000W～22000W，射频频率可以为400kHz。
对掩膜结构300进行第二刻蚀的步骤中，第二刻蚀工艺的偏置功率为4100W～5700W,射频频率为400MHz。
对掩膜结构300进行第二刻蚀的步骤中，第二刻蚀工艺的腔室压力为10mtorr～30mtorr。
对掩膜结构300进行第二刻蚀的步骤中，第二刻蚀工艺的刻蚀时间为10s～30s，以避免对图形转移层310的过度消耗，反而破坏第一盲孔301的图形。
在一实施方式中，第二刻蚀的刻蚀气体可以包括C4F8、C4F6和O2，且三种气体的流量分别为：C4F8:15sccm～45sccm，C4F6:20sccm～50sccm，O2:40sccm～65sccm，刻蚀气体及流量的选择使得第二刻蚀对图形转移层310和掩膜层320的刻蚀选择比较小以及对盖层250和掩膜层320的刻蚀选择比比较小，从而优化第二刻蚀的修饰效果且不过度消耗图形转移层310。
如图8和图9所示，本发明实施例的半导体器件的制作方法，还包括：
沿第一盲孔301向下对叠层结构200进行第三刻蚀，以在叠层结构200内形成第二盲孔201，第二盲孔201贯穿叠层结构200且止于衬底100表面。
由于在第二刻蚀步骤中，已经平整所述图形转移层310的顶面以及修整所述第一盲孔301的底部，故沿第一盲孔301向下再进行第三刻蚀步骤，就能够获得具有轮廓垂直且均匀的第二盲孔201。相比于相关技术中具有不规则轮廓的电容孔，在本发明形成的第二盲孔201中形成的电容结构的性能更佳，不易发生短路或倒塌。
在一实施方式中，衬底100还具有接触垫，第二盲孔201的底部暴露出接触垫。
在一实施方式中，接触垫的材料包括钨。
在本发明的一实施方式中，在叠层结构200内形成第二盲孔201之后，还包括：去除图形转移层310；在第二盲孔201中形成电容结构。
如图3所示，叠层结构200可以包括由上至下依次堆叠的盖层250、第二牺牲层240、中间层230、第一牺牲层220和底层210。盖层250、中间层230和底层210的材料可以包括氮化硅。第一牺牲层220和第二牺牲层240的材料可以包括但不限于氧化硅、磷硅玻璃和硼磷硅玻璃等，其中，第一牺牲层220和第二牺牲层240的材料可以相同，也可以不同。
在第二盲孔201中形成电容结构的步骤，包括：形成第一电极层，第一电极层覆盖第二盲孔201的底壁和侧壁。去除第一牺牲层220和第二牺牲层240，保留盖层250、中间层230和底层210。形成电容介质层，电容介质层覆盖第一电极层；形成第二电极层，第二电极层覆盖电容介质层。
可选地，第一电极层和第二电极层的材料可以采用钛、氮化钛和钨中的一种或多种，其中，第一电极层和第二电极层的材料可以相同，也可以不同。
可选地，电容介质层的材料可以采用氧化铝、氮化硅、氧化硅和氧化锆中的一种或多种。
在一实施方式中，上述去除第一牺牲层220和第二牺牲层240，保留盖层250、中间层230和底层210的步骤，包括：在盖层250上形成第一开口，第一开口暴露第一牺牲层220；通过第一开口，采用湿法刻蚀去除第一牺牲层220；在中间层230上形成第二开口，第二开口暴露第二牺牲层240；通过第二开口，采用湿法刻蚀去除第二牺牲层240。
可选地，去除第一牺牲层220和第二牺牲层240，可以采用但不限于稀释的氢氟酸(DHF)、或氢氟酸(HF)和氟化氨(NH4F)的混合液以湿法蚀刻的方法.
可选地，在盖层250上形成第一开口以及在中间层230上形成第二开口，可以采用光刻技术对盖层250或中间层230的部分上表面进行曝光显影，用化学气体，例如C4F6、SF6、Cl2、BCl3等蚀刻，以形成第一开口和第二开口。
在一实施方式中，在叠层结构200内形成第二盲孔201的过程中，对第二牺牲层240和盖层250的刻蚀选择比可以为1：1～4：1。
当然，可以理解的是，上述的叠层结构200由上至下也可以仅包括盖层250、牺牲层和底层210。采用该叠层结构200，则在第二盲孔201中形成电容结构的步骤，可以包括：形成第一电极层，第一电极层覆盖第二盲孔201的底壁和侧壁；去除牺牲层，保留盖层250和底层210；形成电容介质层，电容介质层覆盖第一电极层；形成第二电极层，第二电极层覆盖电容介质层。
在一实施方式中，盖层250和底层210的材料可以包括氮化硅。牺牲层的材料可以包括但不限于氧化硅、磷硅玻璃和硼磷硅玻璃等。
可选地，第一电极层和第二电极层的材料可以采用钛、氮化钛和钨中的一种或多种，其中，第一电极层和第二电极层的材料可以相同，也可以不同。
可选地，电容介质层的材料可以采用氧化铝、氮化硅、氧化硅和氧化锆中的一种或多种。
在一实施方式中，上述去除牺牲层，保留盖层250和底层210的步骤，可以包括：在盖层250上形成第一开口，第一开口暴露牺牲层；通过第一开口，采用湿法刻蚀去除牺牲层。
可选地，去除牺牲层，可以采用但不限于稀释的氢氟酸(DHF)、或氢氟酸(HF)和氟化氨(NH4F)的混合液以湿法蚀刻的方法.
可选地，在盖层250上形成第一开口，可以采用光刻技术对盖层250的部分上表面进行曝光显影，用化学气体，例如C4F6、SF6、Cl2、BCl3等蚀刻，以形成第一开口。
在一实施方式中，在叠层结构200内形成第二盲孔201的过程中，对牺牲层和盖层250的刻蚀选择比为1：1～4：1。
综上所述，本发明实施例的半导体器件的制作方法的优点和有益效果在于：
本发明实施例的半导体器件的制作方法，在进行第一刻蚀形成第一盲孔301之后，对掩膜结构300进行第二刻蚀去除掩膜层320，并且获得顶面较平整的图形转移层310和底部轮廓较宽平的第一盲孔301。这样，再进行下一步刻蚀时，由于图形转移层310和第一盲孔301的轮廓均较规则，进而获得轮廓较为规则的电容孔，最终获得产品性能较佳的电容结构。
在发明实施例中，术语“第一”、“第二”、“第三”仅用于描述的目的，而不能理解为指示或暗示相对重要性；术语“多个”则指两个或两个以上，除非另有明确的限定。术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；“相连”可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在发明实施例中的具体含义。
发明实施例的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述发明实施例和简化描述，而不是指示或暗示所指的装置或单元必须具有特定的方向、以特定的方位构造和操作，因此，不能理解为对发明实施例的限制。
在本说明书的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于发明实施例的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅为发明实施例的优选实施例而已，并不用于限制发明实施例，对于本领域的技术人员来说，发明实施例可以有各种更改和变化。凡在发明实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在发明实施例的保护范围之内。

Claims (17)

1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底上形成叠层结构，所述叠层结构的顶部为盖层；
在所述盖层上形成掩膜结构，所述掩膜结构包括由上至下依次堆叠的掩膜层和图形转移层；
对所述掩膜结构进行第一刻蚀，以形成第一盲孔，所述第一盲孔贯穿所述掩膜结构且止于所述盖层中；以及
对所述掩膜结构进行第二刻蚀，去除所述掩膜层，以平整所述图形转移层的顶面以及修整所述第一盲孔的底部。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第二刻蚀对所述掩膜层和所述盖层的刻蚀选择比为10：1～20：1。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述掩膜结构还包括光刻胶层和硬掩膜层；
所述硬掩膜层形成在所述掩膜层上；
所述光刻胶层形成在所述硬掩膜层上。
4.根据权利要求3所述的半导体器件的制作方法，其特征在于，所述硬掩膜层包括抗反射涂层和非晶碳层。
5.根据权利要求4所述的半导体器件的制作方法，其特征在于，所述抗反射涂层的材料包括SiON或SOC。
6.根据权利要求1所述的半导体器件的制作方法，其特征在于，对所述掩膜结构进行第二刻蚀的步骤中，等离子体源功率为12000W～22000W，射频频率为400kHz。
7.根据权利要求1所述的半导体器件的制作方法，其特征在于，对所述掩膜结构进行第二刻蚀的步骤中，偏置功率为4100W～5700W,射频频率为400MHz。
8.根据权利要求1所述的半导体器件的制作方法，其特征在于，对所述掩膜结构进行第二刻蚀的步骤中，腔室压力为10mtorr～30mtorr。
9.根据权利要求1所述的半导体器件的制作方法，其特征在于，对所述掩膜结构进行第二刻蚀的步骤中，工艺时间为10s～30s。
10.根据权利要求1所述的半导体器件的制作方法，其特征在于，对所述掩膜结构进行第二刻蚀的步骤中，刻蚀气体流量为C4F8:15sccm～45sccm，C4F6:20sccm～50sccm，O2:40sccm～65sccm。
11.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述掩膜层的材料包括氧化硅，所述图形转移层的材料包括多晶硅，所述盖层的材料包括氮化硅。
12.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述方法还包括：
沿所述第一盲孔向下对所述叠层结构进行第三刻蚀，以在所述叠层结构内形成第二盲孔，所述第二盲孔贯穿所述叠层结构且止于所述衬底表面。
13.根据权利要求12所述的半导体器件的制作方法，其特征在于，所述衬底还具有接触垫，所述第二盲孔的底部暴露出所述接触垫。
14.根据权利要求13所述的半导体器件的制作方法，其特征在于，所述接触垫的材料包括钨。
15.根据权利要求12所述的半导体器件的制作方法，其特征在于，在所述叠层结构内形成第二盲孔之后，所述方法还包括：
去除所述图形转移层；
在所述第二盲孔中形成电容结构。
16.根据权利要求15所述的半导体器件的制作方法，其特征在于，所述叠层结构包括由上至下依次堆叠的所述盖层、牺牲层和底层；
在所述第二盲孔中形成电容结构的步骤，包括：
在所述第二盲孔的底壁和侧壁形成第一电极层；
去除所述牺牲层；
在所述第一电极层的表面形成电容介质层；以及
在所述电容介质层形成第二电极层。
17.根据权利要求16所述的半导体器件的制作方法，其特征在于，在所述叠层结构内形成第二盲孔的过程中，对所述牺牲层和所述盖层的刻蚀选择比为1：1～4：1。
CN202110291475.0A 2021-03-18 2021-03-18 一种半导体器件的制作方法 Active CN113066761B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110291475.0A CN113066761B (zh) 2021-03-18 2021-03-18 一种半导体器件的制作方法
PCT/CN2021/120084 WO2022193602A1 (zh) 2021-03-18 2021-09-24 一种半导体器件的制作方法
US17/653,428 US20220302117A1 (en) 2021-03-18 2022-03-03 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110291475.0A CN113066761B (zh) 2021-03-18 2021-03-18 一种半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN113066761A true CN113066761A (zh) 2021-07-02
CN113066761B CN113066761B (zh) 2022-12-27

Family

ID=76562035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110291475.0A Active CN113066761B (zh) 2021-03-18 2021-03-18 一种半导体器件的制作方法

Country Status (2)

Country Link
CN (1) CN113066761B (zh)
WO (1) WO2022193602A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022193602A1 (zh) * 2021-03-18 2022-09-22 长鑫存储技术有限公司 一种半导体器件的制作方法
WO2024060757A1 (zh) * 2022-09-22 2024-03-28 华为技术有限公司 一种芯片及其制备方法、电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080003800A1 (en) * 2006-06-29 2008-01-03 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN101211782A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 刻蚀导电复合层的方法
US20110174770A1 (en) * 2010-01-15 2011-07-21 Tel Epion Inc. Method for modifying an etch rate of a material layer using energetic charged particles
CN110634733A (zh) * 2018-06-22 2019-12-31 长鑫存储技术有限公司 半导体存储器电容孔的制备方法
CN110739212A (zh) * 2019-10-30 2020-01-31 上海华力微电子有限公司 硬掩膜的制备方法及半导体器件的制造方法
CN110943085A (zh) * 2018-09-21 2020-03-31 三星电子株式会社 半导体装置和形成该半导体装置的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448841B (zh) * 2014-08-28 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10304744B1 (en) * 2018-05-15 2019-05-28 International Business Machines Corporation Inverse tone direct print EUV lithography enabled by selective material deposition
CN109545790B (zh) * 2018-11-02 2021-08-31 长江存储科技有限责任公司 三维存储器的沟道孔的形成方法
CN110323181B (zh) * 2019-07-17 2021-08-24 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
CN111863826B (zh) * 2020-07-29 2021-08-27 长江存储科技有限责任公司 图形化掩膜的制作方法及三维nand存储器的制作方法
CN112408314A (zh) * 2020-11-05 2021-02-26 中国航空工业集团公司西安飞行自动控制研究所 一种多层掩膜分步刻蚀方法
CN113066761B (zh) * 2021-03-18 2022-12-27 长鑫存储技术有限公司 一种半导体器件的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080003800A1 (en) * 2006-06-29 2008-01-03 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN101211782A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 刻蚀导电复合层的方法
US20110174770A1 (en) * 2010-01-15 2011-07-21 Tel Epion Inc. Method for modifying an etch rate of a material layer using energetic charged particles
CN110634733A (zh) * 2018-06-22 2019-12-31 长鑫存储技术有限公司 半导体存储器电容孔的制备方法
CN110943085A (zh) * 2018-09-21 2020-03-31 三星电子株式会社 半导体装置和形成该半导体装置的方法
CN110739212A (zh) * 2019-10-30 2020-01-31 上海华力微电子有限公司 硬掩膜的制备方法及半导体器件的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022193602A1 (zh) * 2021-03-18 2022-09-22 长鑫存储技术有限公司 一种半导体器件的制作方法
WO2024060757A1 (zh) * 2022-09-22 2024-03-28 华为技术有限公司 一种芯片及其制备方法、电子设备

Also Published As

Publication number Publication date
CN113066761B (zh) 2022-12-27
WO2022193602A1 (zh) 2022-09-22

Similar Documents

Publication Publication Date Title
US5895250A (en) Method of forming semicrown-shaped stacked capacitors for dynamic random access memory
US6204141B1 (en) Method of manufacturing a deep trench capacitor
US6617222B1 (en) Selective hemispherical silicon grain (HSG) conversion inhibitor for use during the manufacture of a semiconductor device
US5801413A (en) Container-shaped bottom electrode for integrated circuit capacitor with partially rugged surface
US7402488B2 (en) Method of manufacturing a semiconductor memory device
US5907782A (en) Method of forming a multiple fin-pillar capacitor for a high density dram cell
US5843822A (en) Double-side corrugated cylindrical capacitor structure of high density DRAMs
CN113066761B (zh) 一种半导体器件的制作方法
US6077755A (en) Method for constructing multiple container capacitor
US7629218B2 (en) Method of manufacturing a capacitor and method of manufacturing a semiconductor device using the same
US20030215998A1 (en) Double-sided capacitor structure for a semiconductor device and a method for forming the structure
KR20010019207A (ko) 고용량을 갖는 캐패시터의 제조방법 및 이를 이용한 반도체 소자의 제조방법
US6083787A (en) Method of fabricating deep trench capacitors for dram cells
US9548369B2 (en) Memory device and method of manufacturing the same
US6417066B1 (en) Method of forming a DRAM capacitor structure including increasing the surface area using a discrete silicon mask
US5926719A (en) Method for fabricating a crown shaped capacitor structure
US7358557B2 (en) Capacitor for semiconductor device and method of forming the same
US6444538B2 (en) Method for manufacturing a semiconductor memory device using hemispherical grain silicon
US20220302117A1 (en) Manufacturing method of semiconductor device
US6236080B1 (en) Method of manufacturing a capacitor for high density DRAMs
KR100890049B1 (ko) 반도체 메모리소자의 캐패시터 형성방법
TW455987B (en) Deep trench structure with large surface area and its manufacturing method
TWI817793B (zh) 形成半導體結構之方法
US6815356B2 (en) Method for forming bottle trench
US20050042819A1 (en) Corner rounding process for partial vertical transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant