CN113053436A - 应用于相变记忆体的方法 - Google Patents

应用于相变记忆体的方法 Download PDF

Info

Publication number
CN113053436A
CN113053436A CN202110112159.2A CN202110112159A CN113053436A CN 113053436 A CN113053436 A CN 113053436A CN 202110112159 A CN202110112159 A CN 202110112159A CN 113053436 A CN113053436 A CN 113053436A
Authority
CN
China
Prior art keywords
curve
phase change
cycles
current
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110112159.2A
Other languages
English (en)
Inventor
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113053436A publication Critical patent/CN113053436A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露提供一种应用于相变记忆体的方法，即提供一种处理序来修整PCRAM细胞以具有一致的程序化曲线。PCRAM细胞的初始程序化曲线经量测。一目标程序化曲线对于这些PCRAM细胞经设立。每一PCRAM细胞接着经分别地调变以满足该目标程序化曲线。

Description

应用于相变记忆体的方法
技术领域
本揭露涉及一种应用于相变记忆体的方法。
背景技术
相变技术对于下一代记忆体而言为前途无量的。它使用硫化物半导体以用于储存状态。硫化物半导体，亦称为相变材料，具有晶态及非晶态。在晶态中，相变材料具有低的电阻率，而在非晶态中其具有高的电阻率。相变材料在非晶态及晶态中的电阻率比率通常大于1000，且因此相变记忆体装置不太可能具有错误的读数。硫化物材料在晶态及非晶态两者中在某些温度范围下为稳定的，且可通过电脉冲在该两个状态之间来回切换。在硫化物半导体中主要使用相变的一个类型的记忆体装置通常称为相变随机存取记忆体(phasechange random access memory；以下称PCRAM)。
PCRAM具有若干操作及工程设计优点，包括高速度、低功率、非挥发性、高密度，及低成本。举例而言，PCRAM装置为非挥发性的且可经迅速地写入，例如，在小于约50纳秒内。PCRAM细胞可具有高密度。另外，PCRAM记忆体细胞与CMOS逻辑相容，且与其他类型的记忆体细胞相比一般可以低成本来生产。
相变材料形成于顶部电极与底部电极触点之间。在重设操作中，相变材料可在电流穿过其时经加热达至高于熔融温度的温度。该温度接着快速地下降至结晶温度以下。相变材料的部分改变为具有高电阻率的非晶态，因此PCRAM细胞的状态改变为高电阻状态。区块可通过以下方式来设定回至晶态：将相变材料加热达至高于结晶温度但低于熔融温度的温度历时某一时段。
发明内容
根据本揭露的一些实施例，一种应用于相变记忆体的方法包含：判定多个相变记忆体细胞的初始程序化曲线；基于该些初始程序化曲线对于该些相变记忆体细胞判定一目标程序化曲线；以及通过将一第一加应力程序施加于该些相变记忆体细胞的一第一相变记忆体细胞上而调变该第一相变记忆体细胞，直至该第一相变记忆体细胞的一经调变程序化曲线满足该目标程序化曲线为止。
附图说明
当结合随附诸图阅读时，本揭示案的态样自以下详细描述最佳地理解。在附图中，等同的参考数字识别类似元件或动作，除非上下文另有指示。附图中的元件的大小及相对位置未必按比例绘制。实务上，各种特征的尺寸可任意地增大或减小，以用于论述的清晰性。
图1说明根据本揭示案的实施例的实例PCRAM细胞；
图2说明实例I-R曲线；
图3说明根据本揭示案的实施例的在加应力下的实例I-R曲线位移型式；
图4说明根据本揭示案的实施例的调变PCRAM细胞的程序化曲线的实例处理序；
图5说明根据本揭示案的实施例的判定目标程序化曲线的实例处理序；
图6说明根据本揭示案的实施例的实例初始I-R曲线及测试I-R曲线。
【符号说明】
10:半导体结构/PCRAM装置
100:晶体管区
101:基板
102:栅极
103:源极
105:漏极
107:接触插塞
107′:接触插塞
108′:接触插塞
109:浅槽绝缘(STI)结构
111:底部ILD
112:中间ILD
120:记忆体区
121:周边区
123:晶体管结构
130:加热器
130A:热隔离壳
130B:热传导芯
130C:第一表面
130D:第二表面
140:相变层/GST层
150:第一金属层
150A:金属线
200:R-I曲线
210:RESET起始点
220:RESET点
230:部分RESET点
310A:初始位置
310B:初始R-I曲线/初始位置
310C:初始R-I曲线/初始位置
310D:初始R-I曲线/初始位置
320A:位置
320B:位置
320C:位置
320D:位置
400:方法
410:操作
420:操作
430:操作
500:方法
510:操作
520:操作
530:操作
610A:初始R-I曲线
610B:初始R-I曲线
610C:初始R-I曲线
610D:初始R-I曲线
610E:初始R-I曲线
620A:测试R-I曲线
620B:测试R-I曲线
620C:测试R-I曲线
620D:测试R-I曲线
620E:测试R-I曲线
具体实施方式
本揭示案的实施例的制造及使用在下文中详细地论述。然而，应了解，实施例提供可体现于广泛多种特定上下文中的许多适用的发明性概念。所论述的特定实施例仅说明制造及使用实施例的特定方式，且并不限制本揭示案的范畴。遍及各种视图及说明性实施例，相似参考数字用于指明相似元件。现将详细地参考在随附附图中所说明的例示性实施例。在任何可能之处，在附图及描述中使用相同的参考数字来指代相同或相似部分。在附图中，形状及厚度可为清晰性及便利性而夸示。此描述将详言的针对元件，这些元件形成根据本揭示案的设备的部分或与该设备更直接地合作。应理解，并未特定地展示或描述的元件可采取各种形式。遍及本说明书对“一实施例”或“实施例”的引用意谓着，结合实施例所述的特定特征、结构或特性包括于至少一实施例中。因此，短语“在一实施例中”或“在实施例中”在遍及本说明书的各处的出现未必均指代同一实施例。此外，特定特征、结构或特性可在一或多个实施例中以任何合适的方式组合。应了解，以下诸图并非按比例绘制；而是，这些诸图仅意欲用于说明。
此外，诸如“在……之下”、“在……下方”、“下部”、“在……上方”、“上部”及其类似者的空间相对术语在本文中为易于描述可得以使用，以描述如诸图中所说明的一元件或特征与另一(多个)元件或特征的关系。除诸图中所描绘的方位之外，空间相对术语亦意欲涵盖在使用或操作中的装置的不同方位。设备可以其他方式定向(旋转90度或以其他方位)，且本文所使用的空间相对描述符可同样经相应地解译。
图1为展示根据本揭示案的一些实施例的半导体结构10的横截面图。参看图1，半导体结构10包括具有记忆体区120及周边区121的半导体晶片。在一些实施例中，记忆体区120与周边区121相比更靠近晶片中心。记忆体区120包括晶体管区100、在晶体管区100之上的加热器130，及在加热器130之上的相变层140。在一些实施例中，半导体结构10为PCRAM装置。
在一些实施例中，晶体管区100包括基板101，在基板中的源极103、漏极105、STI结构109，在基板101正上方的底部层间介电质(inter-layer dielectric；ILD)111中的栅极102及接触插塞107。在一些实施例中，基板101可包括形成于主动侧上的磊晶层，诸如上覆于体半导体晶圆上的磊晶半导体层。在一些实施例中，基板101包括绝缘体上半导体(semiconductor-on-insulator；SOI)结构。举例而言，基板可包括通过处理序所形成的埋入式氧化物(buried oxide；BOX)层，该处理序诸如植入氧分离(separation by implantedoxygen；SIMOX)。在各种实施例中，基板101包括通过诸如离子植入及/或扩散的处理序所形成的各种p型掺杂区及/或n型掺杂区，诸如p型井、n型井、p型源极/漏极特征及/或n型源极/漏极特征。基板101可包括其他功能性特征，诸如电阻器、电容器、二极管、诸如场效晶体管(field effect transistor；FET)的晶体管。基板101可包括用以分离形成于基板101上的各种装置的侧向绝缘特征。基板101可进一步包括多层互连(multilayerinterconnection；MLI)结构的部分。多层互连结构包括多个金属层中的金属线。不同的金属层中的金属线可经由垂直传导性特征来连接，这些特征被称为通孔特征。多层互连结构进一步包括触点，这些触点用以将金属线连接至基板101上的栅极电极及/或经掺杂特征。多层互连结构经设计来耦接各种装置特征(诸如，各种p型及n型掺杂区、栅极电极及/或被动装置)以形成功能性电路。
在一些实施例中，晶体管区100至少部分地在半导体基板101中包括重掺杂区，诸如源极103及漏极105。栅极102位于半导体基板101的顶表面之上且在源极103与漏极105之间，以共同形成晶体管结构123。图1展示在半导体基板101中具有掺杂区的平面晶体管。然而，本揭示案不限于此。诸如FinFET结构的任何非平面晶体管可具有隆起的掺杂区。接触插塞107可形成于联接至半导体基板101的顶表面的底部ILD111中，且可电耦接至晶体管区100。在半导体基板101上方的底部ILD 111可自多种介电材料形成，且可例如为氧化物(例如，Ge氧化物)、氮氧化物(例如，GaP氮氧化物)、二氧化硅(SiO2)、含氮的氧化物(例如，含氮的SiO2)、氮掺杂的氧化物(例如，N2植入的SiO2)、氮氧化硅(SixOyNz)，及其类似者。
在许多例子中，浅槽绝缘(shallow trench insulation；STI)结构109经提供来界定及电隔离邻近的晶体管。STI结构109形成于半导体基板101中。
在许多例子中，至少包括相变材料、底部电极及顶部电极的相变随机存取记忆体(phase change random access memory；PCRAM)结构嵌入于在后段制程(back-end-of-line；BEOL)操作中所制备的金属化层中，而晶体管区100是在前段制程(front-end-of-line；FEOL)操作中制备。PCRAM结构可嵌入于晶体管区100之上的金属化层的任何位置中，例如，在邻近的金属层或平行于半导体基板101的表面水平地散布的两个金属层中的任一者之间。遍及该描述，术语“金属层”指代同一层中的金属线的集合。另一方面，嵌入式PCRAM结构可定位于接触插塞107与第一金属层150之间。对于本文的金属层所提供的数目并非限制性的。一般而言，一般熟悉此项技术者可理解，PCRAM可定位于第N金属层与第(N+1)金属层之间，或第N金属层与第(N+2)金属层之间，或第N金属层与第(N+M)金属层之间，其中N及M为大于或等于1的整数。在实施例中，第N金属层包括通过介电层环绕的金属线。金属线可使用熟知的单镶嵌制程来形成，且可由铜或诸如AlCu的铜合金形成，但其他金属材料亦可得以使用。
在一些实施例中，如图1中所示，加热器130充当对相变层140的底部电极，且第一金属层150的金属线150A充当相变层140的顶部电极。在一些实施例中，加热器130或底部电极与接触插塞107接触，以用于存取源极103或漏极105。接触插塞107通过底部ILD 111环绕，且加热器130或底部电极的底部与底部ILD 111接触。接触插塞107的形成可包括在底部ILD 111中形成开口，填充开口，且接着执行化学机械抛光(chemical mechanical polish；CMP)。栅极接触插塞电连接来自上覆金属线的栅极102与通孔(未图示)。为简单性起见，用于存取栅极102的栅极接触插塞未经展示，但其亦与接触插塞107同时形成。接触插塞107可由钨(W)形成，但诸如银、铝(Al)、铜(Cu)、AlCu及其类似者的其他传导性材料亦可得以使用或添加。底部ILD 111之上的中间ILD 112环绕加热器130或底部电极及相变层140。在图1的周边区121中，存取源极103或漏极105的接触插塞107′及存取栅极102的接触插塞108′穿透通过底部ILD 111及中间ILD 112。
相变层140包括常用的硫化物材料，包括但不限于Ge、Te及Sb中的一或多者，例如，其可为GeSbTe、NGeSbTe、InGeSbTe，或其化学计量材料。
在图1中，加热器包括由第一材料构成的热隔离壳130A，及由第二材料构成且通过热隔离壳130A环绕的热传导芯130B。在一些实施例中，第一材料的第一热导率小于第二材料的第二热导率。举例而言，第一材料可包括具有3W/mK的热导率的TaN，而第二材料可包括具有20W/mK的热导率的TiN。举另一实例，第一材料可包括具有3W/mK的热导率的TaN，而第二材料可包括具有57W/mK的热导率的Ta。展示的是：加热器130具有与相变层140接触的第一表面130C，及与第一表面130C相对的第二表面130D。
在一些实施例中，热隔离壳130A封闭热传导芯130B的侧壁及底部，且因此第一材料及第二材料皆自第一表面130C暴露。换言之，热传导芯130B及热隔离壳130A皆在第一表面130C处与相变层140的底表面接触。展示的是：整个热传导芯130B与相变层140接触，而热隔离壳130A的仅一部分与相变层140接触。然而，图1的说明关于相变层140与加热器130的热传导芯130B以及热隔离壳130A之间的界面不欲为限制性的。其他配置，诸如仅热传导芯130B与相变层140的底部接触，应含于本揭示案的预期范畴中。另一方面，如图1中所示，仅第一材料在连接至接触插塞107及底部ILD 111的第二表面130D处暴露。
在一些其他实施例中，热隔离壳130A与热传导芯130B的仅侧壁接触，且因此第一材料及第二材料皆自第一表面130C暴露。换言之，热传导芯130B及热隔离壳130A皆在第一表面处与相变层140接触。另一方面，在热传导芯130B的仅侧壁通过热隔离壳130A环绕的方案下，第一材料及第二材料皆自第二表面130D暴露。
在再一些其他实施例中，热隔离壳130A与热传导芯130B的仅底部接触，且因此仅第一材料自第一表面130C暴露。换言之，仅热传导芯130B在第一表面处与相变层140接触。另一方面，在热隔离壳130A与热传导芯130B的仅底部接触的方案下，仅第一材料自第二表面130D暴露。
在非晶相中，例如GST的相变层140具有短程原子序度(short-range atomicorder)及低的自由电子密度，此导致较高的电阻率。此有时被称为RESET相，因为其通常在RESET操作之后形成，其中相变层140的温度经由施加于加热器130上的重设电流而升高，稍微高于熔点，接着相变层140经突然淬火以使其冷却。冷却的速率对于非晶相的形成为关键的。GST的非晶相的典型电阻可超过1百万欧姆。
在晶相中，相变层140的GST材料具有远程原子序度及高的自由电子密度，此导致较低的电阻率。此亦被称作SET相，因为其在SET操作之后形成，其中材料的温度升高高于再结晶温度但低于熔点，接着经稍慢地冷却以允许晶粒遍及相变层140而形成。GST的晶相的典型电阻自1千欧姆变化至10千欧姆，此显著地低于非晶相的典型电阻。
RESET及SET脉冲的电压及/或电流值经选择来产生相变材料的熔融或再结晶。RESET脉冲应升高温度恰高于熔点，且接着允许材料迅速地冷却至非晶相。SET脉冲应升高温度恰高于再结晶温度但低于熔点，且允许较长时间来使其冷却。
R-I(电阻-电流)曲线为相变层140的参数，其指示电阻值回应于在RESET或SET脉冲中所使用的各种电流值的改变。R-I曲线可单独地对于RESET操作或对于SET操作来判定。R-I曲线可使用各种方法来量测。举例而言，R负载量测技术可得以使用，该技术将负载电阻器与相变层140耦接。一些其他技术消除对于负载电阻器及相关突返副效应(snapbackside effect)的需要。
图2展示在对实例相变层140的RESET操作下的实例R-I曲线200。如图2中所示，实例相变层140要求约320μA的RESET电流以使电阻值在RESET起始点210处开始增大，且要求约512μA的RESET电流以在RESET点220处达到高电阻相，例如全RESET相(在约1000kΩ处)。在一些实施例中，例如电阻值达到100kΩ的部分RESET点230亦可用于表征实例R-I曲线。
PCRAM装置或PCRAM细胞的晶圆包括大量PCM记忆体细胞，这些细胞各自包括相变层140。PCM细胞在相变性质中具有固有变化，这些性质包括相变层140的R-I曲线。R-I曲线中的固有细胞变化难以通过材料制造或装置制造来控制。
在构思当前技术及将当前技术转化为实践时，发明者已认识到，相变层140的R-I曲线或其他程序化曲线可经由加应力来调变。举例而言，恒定的应力或循环应力增强材料偏析，且通过使程序化曲线移位而调变相变层140的程序化曲线。在应力下的R-I曲线移位的型式亦在相变层140间变化。
图3展示在不同量的电流应力循环(current stress cycles)下的R-I曲线位移的四个实例型式。每一循环包括RESET电流脉冲及SET电流脉冲。在一些实施例中，RESET电流值是在约100uA至约1mA的范围中，RESET脉冲宽度是在约100ns至约1us的范围中。SET电流值是在约100uA至1mA的范围中，且SET脉冲宽度是在约1us至约10us的范围中。一般而言，较大的电流值可使移位行为加速。如图3A中所示，在第一型式中，相变层140的R-I曲线(“初始R-I曲线”)的初始位置310A已相对于其他初始R-I曲线310B、310C、310D向左定位，此指示较低的RESET电流经要求来将相变层140的相位自SET相改变为RESET相。在各种量的应力循环经施加后，例如，10个循环、100个循环、1K个循环、10K个循环及100K个循环，R-I曲线即一致地移至右侧，例如，此指示较大的RESET电流经要求来改变相位。在100K个循环的电流应力脉冲已经施加之后，R-I曲线最终移位至右侧在位置320A处，其与在10个循环、100个循环、1K个循环、10K个循环的电流应力下的R-I曲线相比进一步向右。
如图3B中所示，在第二型式中，当各种循环的电流应力经施加时，例如，10个循环、100个循环、1K个循环、10K个循环及100K个循环，R-I曲线经调变来：在10个循环至100个循环的电流应力之后，自初始位置310B首先移位至左侧(指示较低的RESET程序电流经要求来程序化RESET)，在1K个循环至10K个循环的电流应力之后，接着返回至约初始位置310B，且在100K个循环的电流应力已经施加之后最终移位至初始位置310B的右侧以达到位置320B。
如图3C中所示，在第三型式中，当各种循环的电流应力经施加时，例如，10个循环、100个循环、1K个循环、10K个循环及100K个循环，R-I曲线经调变来：在10个循环至100个循环的电流应力之后，自初始位置310C首先移位至左侧(指示较低的RESET程序电流经要求来程序化RESET)，在1K个循环至10K个循环的电流应力之后，接着朝向初始位置310B向右移位，且在100K个循环的电流应力已经施加之后最终返回至约初始位置310B以达到位置320C。
如图3D中所示，在第四型式中，当各种循环的电流应力经施加时，例如，10个循环、100个循环、1K个循环、10K个循环及100K个循环，R-I曲线经调变来：在10个循环至100个循环的电流应力之后，自初始位置310D首先移位至左侧(指示较低的RESET程序电流经要求来程序化RESET)，在1K个循环至10K个循环的电流应力之后，接着朝向初始位置310B向右移位，且在100K个循环的电流应力已经施加之后最终达到位置320D，位置320D仍在初始位置310B的左侧。
如图3A至图3D的型式中所示，相变层140的R-I曲线在约100K循环的电流应力之后主要地倾向于自初始位置310A、310B、310C移位至右侧，除了310D的状况。在100K个循环的电流应力之前，主导型式为R-I曲线自初始位置移位至左侧。这些型式亦展示，在某一范围的应力循环(“稳定范围的应力”)中，例如在图3中所示的实例数据中在约1K与约10K个循环的电流应力之间，R-I曲线为相对稳定的，例如并不随RESET电流的施加而移位，且在所有相变层140间为相对均匀的，此被称为“R-I曲线的稳定范围”。R-I曲线的稳定范围可对于不同的相变材料经由实验数据或经由模拟来获得。这些型式亦展示，在某些应力循环之后，例如，在10K个应力循环之后，在应力调变下的R-I曲线与用小于10K个应力循环调变的R-I曲线相比主要展示右移位趋势。
基于R-I曲线位移型式的实验数据，目标R-I曲线位置可经判定以用于调变或修整PCRAM装置10或含有集成电路晶片的晶圆的所有相变层140，这些集成电路晶片各自用于形成PCRAM装置10。
图4展示调变PCRAM细胞的程序化曲线的实例处理方法400。参看图4，在实例操作410中，量测PCRAM细胞的初始程序化曲线。程序化曲线的量测可经由任何合适的方法来达成，这些方法均包括于本揭示案中。
在实例操作420中，基于经量测的初始程序化曲线对于所有PCRAM细胞判定目标程序化曲线。举例而言，在R-I曲线的状况下，目标R-I曲线可设置于PCRAM细胞的初始R-I曲线的全部或大部分(例如，90％)的右侧的位置处。举另一实例，目标R-I曲线可设定于R-I曲线的稳定范围内。举例而言，在图3的实例R-I曲线中，图3A至图3D的经调变的R-I曲线在约1K至约10K的应力循环之后在稳定范围中具有类似位置。在1K至10K个循环的电流应力的范围内的量的应力循环之后，目标R-I曲线可基于R-I曲线的位置来判定。基于实验数据(例如，图3的数据)或其他方法(例如，模拟)假设，每一PCRAM细胞的R-I曲线在各种应力循环经施加的情况下将最终达到目标R-I曲线。在再一实例中，目标R-I曲线设定于PCRAM细胞中的大部分(例如，85％)的初始R-I曲线的左侧的位置处，因为假设在10K个循环的电流应力内，左移对于相变层140中的大部分而言为主要调变型式。
在实例操作430中，将加应力程序施加至每一PCRAM细胞，以调变PCRAM细胞的相变层140的程序化曲线来达到目标程序化曲线。加应力程序可包括恒定电流应力、恒定应力电压、循环电流应力脉冲、循环应力电压脉冲，或其他合适的加应力方法。在实施例中，数个循环的电流应力用于每一PCRAM细胞。一循环的电流应力包括RESET电流脉冲及SET电流脉冲。在施加至每一PCRAM细胞的加应力程序期间，相变层140的程序化曲线可经动态地及/或周期性地量测以判定目标程序化曲线是否已达到或满足。
在实施例中，临限或容限范围用于判定经调变程序化曲线是否达到或满足目标程序化曲线。临限或容限范围可设定为在目标程序化曲线周围约-2％至约+2％之间。举例而言，对于图2的实例RESET I-R曲线，临限或容限范围可基于RESET I-R曲线的RESET起始点、部分RESET点或RESET点中的一或多者来判定。界定临限或容限范围的其他方法亦为可能的且包括于本揭示案中。
图5展示判定目标程序化曲线的实例处理方法500。在实例操作510中，将测试加应力程序施加至每一PCRAM细胞。同一测试加应力程序用于所有PCRAM细胞，以判定应对对于每一PCRAM细胞的测试加应力程序的程序化曲线位移的初始方向。举例而言，在R-I曲线的状况下，测试加应力程序可为在约100个循环的电流应力与约10k个循环的电流应力之间的范围中的同一量的循环电流脉冲。
在一些实施例中，加应力的第一临限量可对于例如GST的相变材料判定，相变材料的所有相变层140在超过该第一临限量的情况下在R-I曲线调变中展现同一方向的移位。举例而言，对于GST，实验数据(例如，图3)指示，在约10K至100k个循环的电流应力之后，所有GST层140展现右移性质。测试加应力程序包括小于第一临限量的加应力量。因此，在测试加应力程序下，相变层140展现不同初始移位方向及不同的移位型式。
在实例操作520中，在测试加应力程序经施加之后，对于具有相变层140的每一PCRAM细胞量测测试R-I曲线。测试R-I曲线指示在加应力下的PCRAM细胞的R-I曲线移位型式。使用图3的R-I移位型式作为说明性实例，在100个循环的测试加应力之后，PCRAM的R-I曲线可移位至左侧(例如，图3B、图3C、图3D)抑或移位至右侧(图3A)。
作为说明性实例，图6展示五个PCRAM细胞的初始R-I曲线610A、610B、610C、610D、610E，及各别测试R-I曲线620A、620B、620C、620D、620E。如图6中所示，测试R-I曲线620A、620B、620C、620D自各别初始R-I曲线610A、610B、610C、610D移位至左侧。测试R-I曲线620E自初始R-I曲线610E移位至右侧。在一些实施例中，在所有测试R-I曲线当中，右边界测试R-I曲线经判定，其为所有测试R-I曲线当中的最右者。此处，测试R-I曲线620C为右边界测试R-I曲线。
在实例操作530中，基于PCRAM细胞的初始R-I曲线及测试R-I曲线判定目标R-I曲线。在一些实施例中，目标R-I曲线经设定为在所有测试R-I曲线的右侧。举例而言，目标R-I曲线经设定于右边界测试R-I曲线的右侧。在一些实施例中，目标R-I曲线经设定于所有初始I-R曲线的或当中的中间I-R曲线的左侧。中间I-R曲线可判定为所有初始R-I曲线当中的平均初始R-I曲线或中值初始R-I曲线。在测试加应力程序的该量的加应力内，主要R-I曲线移位型式为自初始R-I曲线左移。因此一般而言，平均或中值初始R-I曲线位于右边界测试R-I曲线的右侧。基于图3的R-I曲线移位型式，在其他测试循环在测试加应力程序之后施加于PCRAM细胞上的情况下，所有PCRAM细胞的R-I曲线将朝向目标R-I曲线移位。
本文的描述使用R-I曲线作为PCRAM细胞的相变层的实例程序化曲线。本揭示案可类似地应用于其他程序化曲线，如I-V(电流-电压)曲线。本文的描述使用RESET I-R曲线作为I-R曲线的实例。其可类似地应用于SET I-R曲线。
使用所揭示技术，目标程序化曲线可基于PCRAM细胞的初始程序化曲线位移方向或程序化曲线位移型式来设定。因而，目标程序化曲线可经定位至PCRAM细胞中的一些PCRAM细胞的初始程序化曲线的左侧，且定位至一些其他PCRAM细胞的初始程序化曲线的右侧。整体加应力量可减小，且PCRAM细胞的耐久性可维持于相对较高的位准。
前述内容概述了若干实施例的特征，使得熟悉此项技术者可更好地理解本描述的态样。熟悉此项技术者应了解，其可容易地使用本描述作为用于设计或修改其他处理序及结构的基础，以用于实行本文所介绍的实施例的相同目的及/或达成相同优点。熟悉此项技术者应亦认识到，这些等效构造并不脱离本描述的精神及范畴，且其可在不脱离本描述的精神及范畴的情况下在本文中进行各种改变、取代及更改。
一般而言，在权利要求书中，所使用的术语不应解释为将申请专利范围限于在说明书及权利要求书中所揭示的特定实施例，而应解释为包括所有可能的实施例连同享有这些权利要求书的权利的等效物的完全范畴。因此，权利要求书不受揭示内容限制。
本揭示案可通过以下实施例的描述得到进一步了解。
在一些实施例中，一种应用于相变记忆体的方法包括以下步骤：判定多个相变记忆体细胞的初始程序化曲线；基于该些初始程序化曲线对于该些相变记忆体细胞判定一同一目标程序化曲线；及通过将一第一加应力程序施加于该些相变记忆体细胞的一第一相变记忆体细胞上而调变该第一相变记忆体细胞，直至该第一相变记忆体细胞的一经调变程序化曲线满足该目标程序化曲线为止。在一些实施例中，第一加应力程序将第一数目个循环的电流应力脉冲施加于第一相变记忆体细胞上。在一些实施例中，电流应力脉冲的该些循环各自包括一RESET电流脉冲及一SET电流脉冲。在一些实施例中，一临限值范围用于判定第一相变记忆体细胞的经调变程序化曲线满足目标程序化曲线。在一些实施例中，该些初始程序化曲线及目标程序化曲线为电阻-电流曲线，且其中目标程序化曲线要求低于该些初始程序化曲线中的至少一些初始程序化曲线的一重设电流。判定目标程序化曲线包括以下步骤：将一测试加应力程序施加于该些相变记忆体细胞中的每一者上；在该测试加应力程序已经施加之后，量测该些相变记忆体细胞的测试程序化曲线；以及基于该些相变记忆体细胞的该些测试程序化曲线及该些初始程序化曲线而判定该目标程序化曲线。在一些实施例中，该些初始程序化曲线为电阻-电流曲线，且该目标程序化曲线为一电阻-电流曲线，该电阻-电流曲线要求高于所有该些测试程序化曲线的一重设电流。在一些实施例中，该些初始程序化曲线为电阻-电流曲线，且该目标程序化曲线为一电阻-电流曲线，该电阻-电流曲线要求低于该些初始程序化曲线的一中间电阻-电流曲线的一重设电流。在一些实施例中，中间电阻-电流曲线为所有该些初始程序化曲线当中的一中值(median)。在一些实施例中，中间电阻-电流曲线为所有该些初始程序化曲线当中的一平均值(average)。在一些实施例中，测试加应力程序用以自该些相变记忆体细胞的该些初始程序化曲线判定初始位移方向。在一些实施例中，该些相变记忆体细胞的该些初始程序化曲线的该些初始位移方向包括一右移方向及一左移方向。
在一些实施例中，一种应用于相变记忆体的方法包括以下步骤：判定多个相变记忆体细胞的初始程序化曲线；通过将一测试应力程序施加至该些相变记忆体细胞，而判定该些相变记忆体细胞的该些初始程序化曲线的多个位移型式；基于该些相变记忆体细胞的该些位移型式而对于该些相变记忆体细胞判定一目标程序化曲线；及经由加应力而调变该些相变记忆体细胞的每一相变记忆体细胞的一程序化曲线，直至每一相变记忆体细胞的一经调变程序化曲线满足该目标程序化曲线为止。将在发明者审查之后完成。在一些实施例中，判定该些位移型式包括在该测试应力程序已经施加之后判定该些相变记忆体细胞的测试程序化曲线。在一些实施例中，调变该程序化曲线包括动态地且周期性地量测程序化曲线。一临限值范围用于判定每一相变记忆体细胞的经调变程序化曲线满足目标程序化曲线。
在一些实施例中，一种应用于相变记忆体的方法包括以下步骤：判定多个相变层的初始电阻-电流曲线；基于该些初始电阻-电流曲线对于该些相变层判定一目标电阻-电流曲线；及将多个循环的RESET电流脉冲及SET电流脉冲施加于每一相变层上，直至该相变层的一经调变的电阻-电流曲线满足该目标电阻-电流曲线为止。在一些实施例中，目标电阻-电流曲线定位于该些相变层的稳定范围的电阻-电流曲线内，在稳定范围内，该些电阻-电流曲线不会随一重设电流的施加而移位。在一些实施例中，该些相变层的电阻-电流曲线的稳定范围是基于实验数据来判定。在一些实施例中，该些相变层的电阻-电流曲线的稳定范围是使用模拟来判定。
可依据上文详述的描述对实施例进行这些及其他改变。一般而言，在权利要求书中，所使用的术语不应解释为将申请专利范围限于在说明书及权利要求书中所揭示的特定实施例，而应解释为包括所有可能的实施例连同享有这些权利要求书的权利的等效物的完全范畴。因此，权利要求书不受揭示内容限制。

Claims (1)

1.一种应用于相变记忆体的方法，其特征在于，包含：
判定多个相变记忆体细胞的初始程序化曲线；
基于所述多个初始程序化曲线对于所述多个相变记忆体细胞判定一目标程序化曲线；及
通过将一第一加应力程序施加于所述多个相变记忆体细胞的一第一相变记忆体细胞上而调变该第一相变记忆体细胞，直至该第一相变记忆体细胞的一经调变程序化曲线满足该目标程序化曲线为止。
CN202110112159.2A 2020-04-01 2021-01-27 应用于相变记忆体的方法 Pending CN113053436A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/837,770 US11475950B2 (en) 2020-04-01 2020-04-01 Stressing algorithm for solving cell-to-cell variations in phase change memory
US16/837,770 2020-04-01

Publications (1)

Publication Number Publication Date
CN113053436A true CN113053436A (zh) 2021-06-29

Family

ID=76508362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110112159.2A Pending CN113053436A (zh) 2020-04-01 2021-01-27 应用于相变记忆体的方法

Country Status (3)

Country Link
US (3) US11475950B2 (zh)
CN (1) CN113053436A (zh)
TW (1) TW202139198A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233177B2 (en) * 2005-04-04 2007-06-19 International Business Machines Corporation Precision tuning of a phase-change resistive element
KR20140128482A (ko) * 2013-04-25 2014-11-06 에스케이하이닉스 주식회사 저항변화 메모리 소자와 이를 위한 쓰기제어 회로, 이를 포함하는 메모리 장치 및 데이터 처리 시스템과 동작 방법
US9564216B2 (en) * 2015-01-30 2017-02-07 Macronix International Co., Ltd. Stress trim and modified ISPP procedures for PCM
US9373382B1 (en) * 2015-04-17 2016-06-21 Macronix International Co., Ltd. Method for healing phase-change memory device and applications thereof

Also Published As

Publication number Publication date
TW202139198A (zh) 2021-10-16
US11475950B2 (en) 2022-10-18
US20210312987A1 (en) 2021-10-07
US20220383952A1 (en) 2022-12-01
US20240087645A1 (en) 2024-03-14
US11862244B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
US6621095B2 (en) Method to enhance performance of thermal resistor device
US7759667B2 (en) Phase change memory device including resistant material
US8416616B2 (en) Phase change memory device and method for manufacturing the same
US7989796B2 (en) Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement
US8212233B2 (en) Forming phase-change memory using self-aligned contact/via scheme
EP1318552A1 (en) Small area contact region, high efficiency phase change memory cell and fabrication method thereof
US9196356B2 (en) Stackable non-volatile memory
US9196830B2 (en) Wrap around phase change memory
US9218875B2 (en) Resistive non-volatile memory
US9082964B2 (en) Nonvolative memory with filament
US20150123068A1 (en) Fin-type memory
KR20090015783A (ko) 상변화 기억 소자 및 그의 제조방법
US8084759B2 (en) Integrated circuit including doped semiconductor line having conductive cladding
US11862244B2 (en) Stressing algorithm for solving cell-to-cell variations in phase change memory
JP2024511919A (ja) 相変化メモリ・セル抵抗性ライナー
CN107274927B (zh) 相变储存元件及其应用
CN113205847A (zh) 存储器件及其编程方法
US11562931B2 (en) 3D stackable bidirectional access device for memory array
US20240049477A1 (en) Memory device and semiconductor die having the memory device
TWI838615B (zh) 具有蕭特基二極體之非揮發性記憶體元件
WO2022203978A1 (en) Non-volatile memory device having schottky diode
CN114843304A (zh) 存储器装置及其形成方法
CN113782671A (zh) 具有多层级单元配置的非易失性存储器元件
KR20070036976A (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210629