CN113205847A - 存储器件及其编程方法 - Google Patents

存储器件及其编程方法 Download PDF

Info

Publication number
CN113205847A
CN113205847A CN202110110466.7A CN202110110466A CN113205847A CN 113205847 A CN113205847 A CN 113205847A CN 202110110466 A CN202110110466 A CN 202110110466A CN 113205847 A CN113205847 A CN 113205847A
Authority
CN
China
Prior art keywords
thermally conductive
conductive material
phase
change layer
heater
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110110466.7A
Other languages
English (en)
Inventor
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113205847A publication Critical patent/CN113205847A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种存储器件及存储器件的编程方法。所述存储器件包括底部电极、加热器、相变层及顶部电极。加热器设置在底部电极上且包含多个导热材料，所述多个导热材料在电阻率方面互不相同。多个导热材料中的第一导热材料具有外围侧壁部及底板部，底板部连接到外围侧壁部且被外围侧壁部环绕。多个导热材料中的第二导热材料设置在第一导热材料的底板部上且在侧向上被第一导热材料的外围侧壁部环绕。相变层设置在加热器上且接触多个导热材料。顶部电极设置在相变层上。

Description

存储器件及其编程方法
[相关申请的交叉参考]
本申请主张在2020年1月31日提出申请的序列号为62/968,157的美国临时申请的优先权权益。上述专利申请的全部内容特此并入本文供参考且构成本说明书的一部分。
技术领域
本公开涉及一种存储器件及其编程方法。
背景技术
相变随机存取存储器(phase change random access memory，PCRAM)因具有包括高速度、低功率、非易失性、高密度及低成本等在内的优点而有望成为下一代存储器的候选。PCRAM主要包含相变材料及位于相变材料的相对两侧的一对电极。PCRAM的电阻状态(即，逻辑状态)可由相变材料的结晶度来确定。由于在相变材料的结晶态(crystallinestate)与非晶态(amorphous state)之间可存在一个或多个中间状态，因此PCRAM可具有多个电阻状态，且可用于多级编程(multi-level programming)。然而，在PCRAM的多级编程期间，常常需要验证步骤来确保对PCRAM的电阻状态的充分控制。因此，PCRAM的编程速度受到限制。
发明内容
在本公开的一个方面中，提供一种存储器件。所述存储器件包括：底部电极；加热器，设置在所述底部电极上且包含多个导热材料，其中所述多个导热材料的电阻率互不相同，所述多个导热材料中的第一导热材料具有外围侧壁部及底板部，所述底板部连接到所述外围侧壁部且被所述外围侧壁部环绕，所述导热材料中的第二导热材料设置在所述多个导热材料中的所述第一导热材料的所述底板部上且在侧向上被所述多个导热材料中的所述第一导热材料的所述外围侧壁部环绕；相变层，设置在所述加热器上且接触所述多个导热材料；以及顶部电极，设置在所述相变层上。
在本公开的另一方面中，提供一种存储器件。所述存储器件包括：底部电极；加热器，设置在所述底部电极上且具有多个导热区，所述多个导热区被配置成同时生成不同量的焦耳热，其中所述多个导热区的金属元素百分比互不相同；相变层，设置在所述加热器上且接触所述多个导热区的顶端；以及顶部电极，设置在所述相变层上。
在本公开的又一方面中，提供一种存储器件的编程方法。所述存储器件包括底部电极、加热器及相变层，所述加热器设置在所述底部电极上且具有在电阻率方面互不相同的多个导热材料，所述相变层设置在所述加热器上且具有分别与所述加热器的所述多个导热材料中的一者接触的多个有效区。所述编程方法包括：向所述加热器提供第一电流脉冲，以使所述多个有效区全部经历相转变；以及向所述加热器提供第二电流脉冲，以选择所述多个有效区的一部分进行相转变。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
图1A是示出根据本公开一些实施例的存储器件的示意性剖视图。
图1B是示出如图1A中所示的存储器件的加热器的示意性平面图。
图1C是示出如图1A中所示的存储器件中的相变层的有效区的示意性平面图。
图2是示出根据本公开一些实施例的存储集成电路中的存储胞元的剖视图。
图3A是示出根据本公开一些实施例的在置位编程操作之前及置位编程操作期间存储器件的各种电阻状态的示意图。
图3B是示出根据本公开一些实施例的在置位编程操作之前及置位编程操作期间被提供到存储器件的输入电流的波形的示意图。
图4A到图4D是示出根据本公开一些实施例的在置位编程操作之前及置位编程操作期间的各个阶段中的存储器件的加热器及相变层的示意图。
图5是根据本公开一些实施例的在置位编程操作期间相变层的电阻变化相对于输入到加热器的电流的幅值变化的图。
图6是根据本公开替代实施例的在置位编程操作期间相变层的电阻变化相对于输入到加热器的电流的幅值变化的图。
图7A到图7C是示出根据本公开替代实施例的在置位编程操作期间的各个阶段中的存储器件的加热器及相变层的示意图。
图8是根据本公开替代实施例的在复位编程操作期间相变层的电阻变化相对于输入到加热器的电流的幅值变化的图。
具体实施方式
以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及布置的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
图1A是示出根据本公开一些实施例的存储器件100的示意性剖视图。图1B是示出如图1A中所示的存储器件100的加热器120的示意性平面图。图1C是示出如图1A中所示的相变层110的有效区112的示意性平面图。
参照图1A，在一些实施例中，存储器件100是相变随机存取存储器(PCRAM)中的存储器单元(storage unit)。存储器件100包括相变层110。随着相变层110的结晶度发生变更，相变层110能够在多个电阻状态之间切换。因此，相变层110可被配置成存储多个逻辑状态。当相变层110具有最高结晶度时，相变层110可具有最低电阻，且电阻状态11(如将参照图3A进行阐述)可存储在相变层110中。另一方面，当相变层110具有最低结晶度时，相变层110可具有最高电阻，且电阻状态00可存储在相变层110中(如将参照图3A进行阐述)。此外，在一些实施例中，在电阻状态11与电阻状态00之间可存在至少一个中间状态(例如，将参照图3A进行阐述的电阻状态01、电阻状态10)。在这些实施例中，存储器件100可用于多级编程。相变层110由相变材料制成。在一些实施例中，相变材料是硫属化物(chalcogenide)材料。在这些实施例中，硫属化物材料可包括Ge、Te及Sb中的一者或多者。举例来说，硫属化物材料可为GeSbTe，例如Ge2Sb2Te5(GST225)、Ge4Sb2Te4(GST424)等。在特定情形中，硫属化物材料可掺杂有N、Si、C、In、Ga或其类似者，且这些硫属化物材料的实例可为经掺杂的Ge6Sb1Te2(GST612)。在一些实施例中，相变层110的厚度可介于从
Figure BDA0002919105690000031
到
Figure BDA0002919105690000032
的范围内。另外，用于形成相变层110的方法可包括沉积工艺，例如物理气相沉积(physical vapordeposition，PVD)工艺或化学气相沉积(chemical vapor deposition，CVD)工艺。然而，所属领域中的技术人员可选择用于形成相变层110的其他合适的材料或其他可行的方法，和/或可根据工艺要求修改相变层110的尺寸，本公开并不仅限于此。
存储器件100还包括加热器120。加热器120被配置成通过焦耳加热(jouleheating)方式向相变层110提供热能，使得相变层110的结晶度可发生变更。以此种方式，相变层110可在不同的电阻状态之间切换。加热器120包括具有不同的电阻率的多种导热材料122，且这些导热材料122接触相变层110的不同的区。由于相变层110的这些区靠近导热材料122或接触导热材料122且在被导热材料122加热的同时经历相转变，因此被称为有效区112。由于导热材料122具有不同的电阻率，因此导热材料122可向相变层110的有效区112提供不同量的焦耳热且在编程操作期间有效区112中的结晶度的改变程度可互不相同。在一些实施例中，具有不同的电阻率的导热材料122由相同的材料体系(即，相同的元素组合)制成，但可具有不同的组成(即，不同的元素百分比)。举例来说，导热材料122可由氮化钛制成且具有不同的钛含量(例如，钛原子百分比)。具有较大钛含量的导热材料122可呈现出较低的电阻率，且可生成较少的焦耳热。另一方面，具有较少钛含量的导热材料122可呈现出较高的电阻率，且生成较多的焦耳热。
在一些实施例中，加热器120位于相变层110下方且可被形成为柱形，且具有比相变层110的占用面积小的占用面积。加热器120可向下渐缩或者可具有沿垂直方向实质上恒定的宽度。在一些实施例中，加热器120的高度H120介于从30nm到90nm的范围内。导热材料122的顶表面共同界定加热器120的顶表面的至少一部分且分别接触相变层110的有效区112。导热材料122中的至少一者共形地覆盖加热器120的底表面及侧壁且可被形成为具有外围侧壁部及底板部的杯形状，底板部连接到外围侧壁部且被外围侧壁部环绕。导热材料122的其余部分形成在具有杯形状的导热材料122的内侧处且可被形成为柱状。举例来说，导热材料122可包括导热材料122a、导热材料122b及导热材料122c。导热材料122a、122b分别被形成为杯形状。导热材料122b位于导热材料122a的内侧处且覆盖导热材料122a的内表面。另外，导热材料122c填充由导热材料122b的内表面界定的凹槽且可被形成为柱状。导热材料122a、导热材料122b、导热材料122c具有不同的电阻率，以向相变层110的有效区112提供不同量的焦耳热。在其中导热材料122由氮化钛制成的那些实施例中，导热材料122a具有Tix1Ny1的组成，导热材料122b具有Tix2Ny2的组成，且导热材料122c具有Tix3Ny3的组成。系数x1、系数x2、系数x3互不相同。相似地，系数y1、系数y2、系数y3互不相同。在特定情形中，导热材料122a具有最低的电阻率，导热材料122c具有最高的电阻率，且导热材料122b具有中间的电阻率。在这些情形中，系数x1大于系数x2，且系数x2大于系数x3。另一方面，系数y1小于系数y2，且系数y2小于系数y3。换句话说，导热材料122a中的钛原子百分比大于导热材料122b中的钛原子百分比，且导热材料122b中的钛原子百分比大于导热材料122c中的钛原子百分比。另一方面，导热材料122a中的氮原子百分比小于导热材料122b中的氮原子百分比，且导热材料122b中的氮原子百分比小于导热材料122c中的氮原子百分比。举例来说，导热材料122a中的钛原子百分比及氮原子百分比分别介于从45％到55％的范围内。导热材料122b中的钛原子百分比可介于从35％到45％的范围内，而导热材料122b中的氮原子百分比可介于从55％到65％的范围内。导热材料122c中的钛原子百分比可介于从25％到35％的范围内，而导热材料122c中的氮原子百分比可介于从65％到75％的范围内。
参照图1B，在一些实施例中，导热材料122a、导热材料122b、导热材料122c被形成为具有圆形俯视形状。从加热器120上方观察，导热材料122a、导热材料122b、导热材料122c可为同心圆形图案，且导热材料122c位于导热材料122b内，导热材料122b位于导热材料122a内。以此种方式，导热材料122a的圆形俯视形状的直径D122a大于导热材料122b的圆形俯视形状的直径D122b，导热材料122b的圆形俯视形状的直径D122b大于导热材料122c的圆形俯视形状的直径D122c。举例来说，直径D122a相对于直径D122b的比率可介于从1到8的范围内，且直径D122a相对于直径D122c的比率可介于从2到40的范围内。另外，直径D122a可介于从10nm到40nm的范围内，直径D122b可介于从5nm到10nm的范围内，且直径D122c可介于从1nm到5nm的范围内。然而，所属领域中的技术人员可将导热材料122a、导热材料122b、导热材料122c形成为具有其他俯视形状(例如，矩形俯视形状)和/或根据设计要求调整导热材料122a、导热材料122b、导热材料122c的尺寸，本公开并不仅限于此。
在一些实施例中，用于形成导热材料122a、导热材料122b、导热材料122c的方法包括通过光刻工艺(lithography process)及刻蚀工艺(etching process)在介电层(例如，将参照图2进行阐述的介电层210中的一者)中形成开口。随后，通过例如化学气相沉积(CVD)工艺或原子层沉积(atomic layer deposition，ALD)工艺在开口中沉积导热材料122a、导热材料122b、导热材料122c。可在开口的侧壁及底表面上共形地沉积导热材料122a、导热材料122b，而随后沉积的导热材料122c填满开口。在特定实施例中，用于沉积导热材料122a、导热材料122b、导热材料122c的配方彼此相同。由于导热材料122a、导热材料122b、导热材料122c的尺寸依序减小，因此使用相同的配方沉积的导热材料122a、导热材料122b、导热材料122c的组成可互不相同，且使用能量散射X射线光谱(energy-dispersiveX-ray spectroscopy，EDX)分析来验证此种组成变化。如上所述，在其中导热材料122a、导热材料122b、导热材料122c由氮化钛制成的那些实施例中，导热材料122a、导热材料122b、导热材料122c的钛原子百分比可依序降低，且导热材料122a、导热材料122b、导热材料122c的氮原子百分比可依序增大。应注意，当导热材料122a、导热材料122b、导热材料122c的尺寸处于特定范围内时，可观察到使用相同的配方沉积的导热材料122a、导热材料122b、导热材料122c的尺寸与组成之间的此种关系。举例来说，当导热材料122a、导热材料122b、导热材料122c的直径D122a、直径D122b、直径D122c(如图1B中所示)分别小于40nm、10nm、5nm时，可观察到此种关系。在替代实施例中，使用不同的配方来沉积导热材料122a、导热材料122b、导热材料122c。在其中导热材料122a、导热材料122b、导热材料122c由氮化钛制成的那些实施例中，用于沉积导热材料122a、导热材料122b、导热材料122c的配方可具有含钛前驱体相对于含氮前驱体的不同比率(例如，在流量方面)。举例来说，用于沉积导热材料122a的配方具有此种比率的最高值，用于沉积导热材料122c的配方具有此种比率的最低值，且用于沉积导热材料122b的配方具有此种比率的中间值。
参照图1A、图1B及图1C，在一些实施例中，相变层110的有效区112包括有效区112a、有效区112b、有效区112c，有效区112a、有效区112b、有效区112c分别从导热材料122a、导热材料122b、导热材料122c的顶表面向上延伸。由导热材料122a、导热材料122b、导热材料122c提供的焦耳热可主要沿垂直方向移动到有效区112a、有效区112b、有效区112c中。由于导热材料122a、导热材料122b、导热材料122c具有不同的电阻率，因此可向有效区112a、有效区112b、有效区112c提供不同量的焦耳热。以此种方式，有效区112a、有效区112b、有效区112c可选择性地经历相转变。换句话说，通过控制被提供到加热器120的输入电流，有效区112a、有效区112b、有效区112c中的一些有效区可经历相转变，而在有效区112a、有效区112b、有效区112c中的其他有效区中可能不会观察到相转变或观察到反相转变。因此，在相变层110的最高结晶态(即，最低电阻状态)与最非晶态(即，最高电阻状态)之间可存在多个中间电阻状态，且可使用存储器件100来执行多级编程。另外，可通过控制有效区112a、有效区112b、有效区112c中经历相转变的有效区的数目以及每一相转变进行的方向而将相变层110精确地编程为特定电阻状态。以此种方式，可省略验证步骤，且可改善存储器件100的多级编程的速度。如图1B及图1C中所示，在其中导热材料122a、导热材料122b、导热材料122c的俯视形状是圆形及同心形状的那些实施例中，有效区112a、有效区112b、有效区112c也可具有圆形俯视形状及同心俯视形状。有效区112a、有效区112b、有效区112c的俯视形状的直径可略大于、等于或略小于导热材料122a、导热材料122b、导热材料122c的俯视形状的直径D122a、直径D122b、直径D122c。另外，如图1A中所示，有效区112a、有效区112b、有效区112c可不延伸到相变层110的顶表面。作为另外一种选择，有效区112a、有效区112b、有效区112c从相变层110的底表面延伸到顶表面。
在替代实施例中，加热器120可包括多于/少于三种导热材料122，且有效区112的数量及每一有效区112的跨度可相应地进行变更。
参照图1A，在一些实施例中，加热器120还包括热隔离层124。热隔离层124包覆导热材料122中的最外导热材料(例如，导热材料122a)的侧壁及底表面，且可被配置成阻止由导热材料122生成的焦耳热在侧向上泄漏到周围的组件。热隔离层124的顶表面及导热材料122的顶表面共同界定加热器120的顶表面。热隔离层124的侧壁及底表面分别界定加热器120的侧壁及底表面。另外，热隔离层124的高度界定加热器120的高度H120，且热隔离层124的占用面积界定加热器120的占用面积。热隔离层124可由第一材料构成，而导热材料122由第二材料制成。第一材料的导热率小于第二材料的导热率。举例来说，第一材料可包含具有约3W/mK的导热率的氮化钽，而第二材料可包含具有约20W/mK的导热率的氮化钛。另外，用于形成热隔离层124的方法可包括沉积工艺，例如PVD工艺或CVD工艺。然而，所属领域中的技术人员可根据工艺要求选择用于形成热隔离层124的其他合适的材料或其他可行的方法，本公开并不仅限于此。
参照图1A，存储器件100还包括底部电极130及顶部电极140。加热器120及相变层110与底部电极130及顶部电极140电接触。可通过调整底部电极130与顶部电极140之间的电压偏置来控制电流是否可通过加热器120及相变层110。以此种方式，可通过控制被提供到底部电极130及顶部电极140的信号来执行存储器件100的读取及编程操作。底部电极130的顶表面可接触加热器120的底表面(例如，热隔离层124的底表面)，且顶部电极140的底表面可接触相变层110的顶表面。在一些实施例中，底部电极130的占用面积大于加热器120的占用面积，且底部电极130的一部分可在侧向上环绕加热器120。另外，在一些实施例中，顶部电极140的占用面积实质上相同于相变层110的占用面积，且顶部电极140的侧壁可与相变层110的侧壁实质上共面。然而，所属领域中的技术人员可根据设计要求修改底部电极130及顶部电极140的占用面积，只要底部电极130及顶部电极140与加热器120及相变层110电接触即可。另外，在一些实施例中，底部电极130及顶部电极140的材料可分别包括Al、Cu、AlCu、W或其他金属材料。
图2是示出根据本公开一些实施例的存储集成电路中的存储胞元20的剖视图。
参照图1A及图2，在一些实施例中，PCRAM集成电路包括多个存储胞元20，所述多个存储胞元20各自在图2中被示例性地示出。存储胞元20包括存取晶体管200，且包括电连接到存取晶体管200的源极端子或漏极端子的存储器件100。存取晶体管200用作控制对存储器件100的存取的开关。在一些实施例中，存取晶体管200是平面型金属氧化物半导体场效晶体管(metal-oxide-semiconductor field effect transistor，MOSFET)。在这些实施例中，存取晶体管200形成在具有平面顶表面的半导体衬底202的一部分中及半导体衬底202的一部分之上。半导体衬底202的此部分可被称为存取晶体管200的有效区。在半导体衬底202中可形成有隔离结构204且隔离结构204在侧向上环绕存取晶体管200的有效区。存取晶体管200可包括覆盖存取晶体管200的有效区的栅极结构206，且可包括形成在有效区中且位于栅极结构206的相对的侧处的掺杂区208。栅极结构206可用作存取晶体管200的栅极端子且可包括栅极介电层及覆盖栅极介电层的栅极电极(二者均未示出)。栅极电极可为字线(未示出)中的一条字线的一部分。所述字线用于接通/关断存储胞元20的一列/行的存取晶体管200。另外，掺杂区208可用作存取晶体管200的源极端子及漏极端子且可具有与存取晶体管200的有效区的导电类型(例如，P型)相反的导电类型(例如，N型)。掺杂区208中的一者可电连接到存储器件100，而掺杂区208中的另一者可电连接到被配置成接收参考电压(例如，地电压)的源极线(未示出)。另外，存储器件100的顶部电极140可连接到位线(未示出)。通过切换存取晶体管200且控制位线的电压，可控制被提供到存储器件100的输入电流。在替代实施例中，存取晶体管200是鳍型MOSFET(也被称为鳍FET(fin-FET))。在这些替代实施例中，存取晶体管200形成在形状为鳍结构(未示出)的有效区中以及形状为鳍结构的有效区之上，且栅极结构206可覆盖鳍形状的有效区的侧壁及顶表面。此外，在一些实施例中，掺杂区208可被在有效区的顶部部分处的凹槽中形成的外延结构代替。所属领域中的技术人员可根据设计要求修改存取晶体管200的结构、配置及尺寸，本公开并不仅限于此。
在一些实施例中，存储器件100形成在设置在半导体衬底202上的介电层210的堆叠中。存取晶体管200被介电层210中的最底介电层210覆盖。在一些实施例中，存储器件100可设置在介电层210中的最底介电层210上且在侧向上被其他介电层210环绕。当存取晶体管200处于接通状态时，可由连接到存储器件100的顶部电极140的位线与连接到存取晶体管200的掺杂区208中的一者的源极线之间的电势差来判断存储器件100是否经历读取/编程操作。接触插塞212可贯穿最底介电层210，以在存储器件100与存取晶体管200的源极端子及漏极端子中的一者(例如，掺杂区208中的一者)之间建立电连接。在一些实施例中，接触插塞212接触存储器件100的底部电极130。在替代实施例中，存储器件100与接触插塞212垂直地间隔开且通过在存储器件100与接触插塞212之间的附加介电层中形成的内连(未示出)电连接到接触插塞212。
在一些实施例中，存储胞元20形成在集成电路的中心区内且在侧向上被集成电路的外围区(未示出)环绕。集成电路的外围区可包括被配置成在存储胞元20的读取/编程操作期间管理数据输入/输出的逻辑电路。举例来说，逻辑电路可包括分别与上述存取晶体管200相似的场效晶体管。另外，逻辑电路可不具有存储器件(例如，上述存储器件100)。
图3A是示出根据本公开一些实施例的在置位编程操作之前及置位编程操作期间存储器件100的各种电阻状态的示意图。图3B是示出根据本公开一些实施例的在置位编程操作之前及置位编程操作期间被提供到存储器件100的输入电流的波形的示意图。图4A到图4D是示出根据本公开一些实施例的在置位编程操作之前及置位编程操作期间的各个阶段中的存储器件100的加热器120及相变层110的示意图。
参照图3A、图3B及图4A，在一些实施例中，置位编程操作是多级置位编程操作，且相变层110的电阻状态在置位编程操作期间从最高电阻状态00改变到多个低电阻状态。举例来说，这些低电阻状态包括具有最低电阻的电阻状态11，且包括具有分别介于与电阻状态00、与电阻状态11对应的最高电阻与最低电阻之间的电阻的电阻状态01电阻状态、10。在一些实施例中，在置位编程操作之前，整个相变层110可为结晶态，且接着至少局部地经历从结晶态到非晶态的相转变。以此种方式，相变层110在置位编程操作开始之前至少是局部非晶的，且处于最高电阻状态00。在一些实施例中，如图4A中所示，相变层110的与加热器120接触的部分AM在置位编程操作之前变成非晶态，而相变层110的其余部分保持结晶。相变层110的有效区112包括在部分AM中，且当前为非晶态。如图3B中所示，为将相变层110的部分AM变成非晶态，可向加热器120提供电流脉冲P00。电流脉冲P00的幅值A00足够高，使得由导热材料122提供到相变层110的焦耳热实质上能够熔化相变层110的部分AM。另外，电流脉冲P00的持续时间T00足够短，使得可对熔化的部分AM进行淬火(quench)以形成非晶态。在一些实施例中，电流脉冲P00被设置有陡峭/急剧的上升沿(rising edge)及陡峭/急剧的下降沿(falling edge)。举例来说，电流脉冲P00可为矩形电流脉冲。所属领域中的技术人员可根据加热器120及相变层110的材料或其他工艺条件来调整电流脉冲P00的幅值A00、持续时间T00及其他特性，本公开并不仅限于此。另外，相变层110的部分AM的形状及体积可随着对电流脉冲P00的调整和/或对加热器120及相变层110的材料的选择而发生变更，本公开也并不仅限于此。
参照图3A、图3B及图4B，在一些实施例中，在从电阻状态00转变到电阻状态11期间，相变层110的电阻从最高位准下降到最低位准。如图4B中所示，在一些实施例中，在从电阻状态00转变到电阻状态11期间，通过接收由导热材料122提供的焦耳热使全部的有效区112结晶。另一方面，相变层110的部分AM中的其余区保持为非晶态。作为另外一种选择，相变层110的部分AM中的其余区随着有效区112的结晶而至少部分地结晶。如图3B中所示，为使全部的有效区112结晶，可向加热器120提供电流脉冲P11。电流脉冲P11的幅值A11应足够高，使得由导热材料122提供到相变层110的焦耳热能够使相变层110中全部的有效区112结晶。考虑到导热材料122被形成为具有不同的电阻率，即使由具有最低电阻率的导热材料122(例如，导热材料122a)在接收到电流脉冲P11时生成的焦耳热也应能够使对应的有效区112(例如，有效区112a)结晶。另外，电流脉冲P11的幅值A11不应过高而导致有效区112熔化。换句话说，即使是由具有最高电阻率的导热材料122(例如，导热材料122c)在接收到电流脉冲P11时生成的焦耳热也不应能够使对应的有效区112(例如，有效区112c)熔化。因此，电流脉冲P11的幅值A11应低于电流脉冲P00的幅值A00。另外，电流脉冲P11的持续时间T11应足够长，使得不会导致结晶的有效区112的淬火，从而避免意外地使有效区112变成非晶态。以此种方式，电流脉冲P11的持续时间T11应长于电流脉冲P00的持续时间T00。在一些实施例中，为降低相变层110中的有效区112的冷却速率，电流脉冲P11具有阶梯式下降沿(即，逐步下降沿)。另一方面，与电流脉冲P00相似，电流脉冲P11也可具有陡峭/急剧的上升沿。然而，所属领域中的技术人员可根据加热器120及相变层110的材料或其他工艺条件来调整电流脉冲P11的幅值A11、持续时间T11、形状及其他特性，只要确保全部的有效区112均结晶即可。
参照图3A、图3B及图4C，在一些实施例中，随后相变层110的电阻状态从最低电阻状态11改变到电阻状态01，电阻状态01具有比与电阻状态00对应的最高电阻低且比与电阻状态11对应的最低电阻高的电阻。如图3B中所示，在从电阻状态11转变到电阻状态01期间，向加热器120提供电流脉冲P01。电流脉冲P01的幅值A01高于电流脉冲P11的幅值A11且低于电流脉冲P00的幅值A00。另外，电流脉冲P01的持续时间T01长于电流脉冲P00的持续时间T00且可略长于、相同于或略短于电流脉冲P11的持续时间T11。在一些实施例中，与电流脉冲P11相似，电流脉冲P01具有阶梯式下降沿且具有陡峭/急剧的上升沿。如图4C中所示，此种电流脉冲P01可使有效区112中的一些有效区112至少是局部非晶的。另一方面，有效区112中的其他有效区112可保持结晶。因此，由于有效区112中的至少一些部分保持结晶，因此相变层110的总电阻略微增大，但不大于与电阻状态00对应的最高电阻。举例来说，接收由具有相对高的电阻率的导热材料122b、导热材料122c提供的焦耳热的有效区112b、有效区112c至少被局部熔化，且接着被冷却以在有效区112b、有效区112c中形成非晶部分。在其中加热器120设置在相变层110下方的那些实施例中，从有效区112b、有效区112c下方提供焦耳热。因此，有效区112b、有效区112c的非晶部分可从有效区112b、有效区112c的底部向上延伸且可到达或不到达有效区112b、有效区112c的顶部。另一方面，当加热器120接收到电流脉冲P01时，由具有相对低的电阻率的导热材料122a提供的焦耳热可能不足以使有效区112a融化。因此，有效区112a可保持结晶态。
参照图3A、图3B及图4D，在一些实施例中，随后相变层110的电阻状态从电阻状态01改变到电阻状态10。如图3A中所示，电阻状态10的电阻略低于电阻状态01的电阻，但高于与电阻状态11对应的最低电阻。如图3B中所示，在从电阻状态01转变到电阻状态10期间，向加热器120提供电流脉冲P10。电流脉冲P10的幅值A10高于电流脉冲P01的幅值A01，但低于电流脉冲P00的幅值A00。另外，电流脉冲P10的持续时间T10长于电流脉冲P00的持续时间T00，且可略长于、相同于或略短于电流脉冲P01的持续时间T01。在一些实施例中，与电流脉冲P11相似，电流脉冲P10具有阶梯式下降沿且具有陡峭/急剧的上升沿。如图4D中所示，当加热器120接收到电流脉冲P10时，先前存在于有效区112中的一些有效区112中的非晶部分当前可能由于被对应的导热材料122加热而再次结晶。另一方面，电流脉冲P10可使有效区112中的其他有效区112为局部非晶态。举例来说，当加热器120接收到电流脉冲P10时，先前存在于有效区112b、有效区112c中的非晶部分当前在接收由导热材料122b、导热材料122c提供的焦耳热的同时再次结晶。另外，先前保持结晶的有效区112a在接收到由导热材料122a提供的焦耳热时至少被局部熔化，且接着被冷却以在有效区112a中形成非晶部分。在其中加热器120设置在相变层110下方的那些实施例中，从有效区112a下方提供焦耳热。因此，有效区112a的非晶部分可从有效区112a的底部向上延伸，且可到达或不到达有效区112a的顶部。由于先前存在于有效区112b、有效区112c中的非晶部分当前再次结晶，因此相变层110的电阻可能会降低。另外，由于有效区112a变为局部非晶，因此相变层110在电阻状态10下的电阻可不低于与电阻状态11对应的电阻。
根据参照图3A、图3B以及图4A到图4D阐述的实施例，在置位编程操作期间，相变层110的电阻状态从电阻状态00通过电阻状态11及电阻状态01而改变到电阻状态10。电阻状态00具有最高的电阻，电阻状态11具有最低的电阻，且电阻状态10、01的电阻分别处于与电阻状态00、电阻状态11对应的最高电阻与最低电阻之间。在从具有最高电阻的电阻状态00转变到具有最低电阻的电阻状态11期间，全部的有效区112从非晶态变到结晶态，且可观察到显著的电阻下降。在从电阻状态11转变到电阻状态01期间，有效区112中的一些有效区112可至少局部地经历从结晶态到非晶态的相转变，且相变层110的电阻相应地增大(但仍低于与电阻状态00对应的最高电阻)。随后，在从电阻状态01转变到电阻状态10期间，先前存在于有效区112中的一些有效区112中的非晶部分可再次结晶，且先前结晶的有效区102当前可至少局部地经历从晶相到非晶态的相转变。因此，相变层110的电阻在从电阻状态01转变到电阻状态10期间略微降低(但不低于与电阻状态11对应的最低电阻)。如此一来，通过选择有效区112的用于相转变的不同置位，而可将相变层110编程为具有多于两个电阻状态。换句话说，可使用存储器件100来实现多级置位编程。另外，可通过控制有效区112a、有效区112b、有效区112c中经历相转变的有效区的数目以及每一相转变进行的方向而将相变层110精确地编程为特定电阻状态。以此种方式，可省略从一个电阻状态到另一电阻状态的每一转变之后的验证步骤，且可有效地改善存储器件100的多级置位编程的速度。
图5是根据本公开一些实施例的在置位编程操作期间相变层110的电阻变化相对于输入到加热器120的电流的幅值变化的图。
参照图1A及图5，随着输入到加热器120的电流的幅值增大，相变层110的电阻从电阻状态00改变到电阻状态11、电阻状态01、电阻状态10。如图5中所示，随着电流输入的幅值增大，从相变层110的电阻变化可观察到阶跃，且在这些阶跃处界定电阻状态11、电阻状态01、电阻状态10。换句话说，相变层110的电阻在这些阶跃的范围内实质上是固定的。因此，可通过将输入电流的幅值控制在与电阻变化的这些阶跃对应的特定范围内而将相变层110精确地编程为电阻状态11、电阻状态01、电阻状态10。因此，可从存储器件100的多级置位编程省略验证步骤。此外，在特定实施例中，多级置位编程过程不必遵循通过电阻状态01、电阻状态10从电阻状态00到电阻状态10的序列(如参照图3A、图3B以及图4A到图4D所述)。在这些特定实施例中，通过分别将被提供到加热器120的输入电流设定在与如图5中所示的相变层110的电阻变化的阶跃对应的范围内，相变层110的电阻可在多级置位编程过程期间从电阻状态00直接改变到电阻状态11、电阻状态01、电阻状态10。
应注意，尽管使用关于选择用于相转变的有效区112的不同组合及控制每一相转变的方向的机制而参照图4A到图4D阐述了多级置位编程过程，然而可使用其他机制阐释在多级置位编程过程期间相变层110的电阻变化相对于被提供到加热器120的输入电流的关系，本公开并不仅限于此。
图6是根据本公开替代实施例的在置位编程操作期间相变层110的电阻变化相对于输入到加热器120的电流的幅值变化的图。图7A到图7C是示出根据本公开替代实施例的在置位编程操作期间的不同阶段中的存储器件100的加热器120及相变层110的示意图。将参照图6以及图7A到图7C阐述的替代实施例相似于参照图3A、图3B、图4A到图4D以及图5阐述的实施例，将仅论述所述实施例之间的不同之处，将不再对相同或相似的部分予以赘述。
参照图1A及图6，在替代实施例中，在多级置位编程操作期间，随着输入到加热器120的电流的幅值增大，相变层110的电阻逐渐减小。在这些替代实施例中，相变层110的电阻从电阻状态00依序改变到电阻状态01、电阻状态10、电阻状态11。与参照图5阐述的实施例类似，在多级置位编程操作期间，在相变层110的电阻变化的阶跃处界定图6中所示的电阻状态01、电阻状态10、电阻状态11中的每一者。
参照图6及图7A，在从电阻状态00转变到电阻状态01期间，有效区112中的至少一个有效区112经历从非晶态到结晶态的相转变。举例来说，如图7A中所示，有效区112c在从电阻状态00转变到电阻状态01期间结晶，而有效区112a、有效区112b可保持为非晶的。在一些实施例中，被提供到加热器120以用于启动从电阻状态00到电阻状态01的转变的电流脉冲的幅值足够高，使得由导热材料122c提供到有效区112c的焦耳热能够使有效区112c结晶。另外，此电流脉冲的幅值不应过高，以防止有效区112a、112b的相转变及有效区112c的熔化。在一些实施例中，此电流脉冲的持续时间长于参照图3B阐述的电流脉冲P00的持续时间。另外，在一些实施例中，与参照图3B阐述的电流脉冲P11、电流脉冲P01、电流脉冲P10相似，此电流脉冲具有阶梯式下降沿及陡峭/急剧的上升沿。
参照图6及图7B，在从电阻状态01转变到电阻状态10期间，有效区112中的一个或多个有效区112进一步经历从非晶态到结晶态的相转变。举例来说，如图7B中所示，在从电阻状态01转变到电阻状态10期间，有效区112b进一步结晶，而有效区112a当前可保持为非晶态。在一些实施例中，被提供到加热器120以用于启动从电阻状态01到电阻状态10的转变的电流脉冲的幅值足够高，使得由导热材料122b提供到有效区112b的焦耳热能够使有效区112b结晶。另外，此电流脉冲的幅值不应过高，以防止有效区112a的相转变及有效区112c的熔化。在一些实施例中，此电流脉冲的持续时间长于参照图3B阐述的电流脉冲P00的持续时间。另外，在一些实施例中，与参照图3B阐述的电流脉冲P11、电流脉冲P01、电流脉冲P10相似，此电流脉冲具有阶梯式下降沿及陡峭/急剧的上升沿。
参照图6及图7C，在从电阻状态10转变到电阻状态11期间，有效区112中的其余的有效区112经历从非晶态到结晶态的相转变，使得全部的有效区112当前均处于结晶态。举例来说，如图7C中所示，在从电阻状态10转变到电阻状态11期间，有效区112a进一步结晶。在一些实施例中，被提供到加热器120以用于启动从电阻状态10到电阻状态11的转变的电流脉冲的幅值足够高，使得由导热材料122a提供到有效区112a的焦耳热能够使有效区112a结晶。另外，此电流脉冲的幅值不应过高，以防止有效区112b、112c熔化。在一些实施例中，此电流脉冲的持续时间长于参照图3B阐述的电流脉冲P00的持续时间。另外，在一些实施例中，与参照图3B阐述的电流脉冲P11、电流脉冲P01、电流脉冲P10相似，此电流脉冲具有阶梯式下降沿及陡峭/急剧的上升沿。
尽管图6中所示的多级置位编程过程被阐述为遵循图7A到图7C中所示的特定序列(即，从电阻状态00、电阻状态01、电阻状态10到电阻状态11)，然而根据其他实施例，此种多级置位编程过程可不遵循特定序列。换句话说，通过分别将被提供到加热器120的输入电流设定在与如图6中所示的相变层110的电阻变化的阶跃对应的范围内，相变层110的电阻可在多级置位编程过程期间从电阻状态00直接改变到电阻状态11、电阻状态01、电阻状态10。
图8是根据本公开替代实施例的在复位编程操作期间相变层110的电阻变化相对于输入到加热器120的电流的幅值变化的图。
参照图1A及图8，在复位编程操作期间，相变层110的电阻可从电阻状态11改变到电阻状态10、电阻状态01、电阻状态00。与参照图5及图6阐述的置位编程过程相似，在复位编程过程期间，在相变层110的电阻变化的阶跃处界定电阻状态01、电阻状态10、电阻状态11(如图8中所示)。作为可能的机制，相变层110的电阻状态被编程得越高，越多的有效区112经历从结晶态到非晶态的相转变，因此需要向加热器120提供具有更高幅值的输入电流，以向相变层110的有效区112提供更多焦耳热。在一些实施例中，在复位编程过程期间输入到加热器120的电流可分别被提供为与参照图3B阐述的电流脉冲P00相似的电流脉冲，且在幅值方面互不相同。此外，复位编程过程可遵循从电阻状态11、电阻状态10、电阻状态01到电阻状态00的序列。作为另外一种选择，通过分别将被提供到加热器120的输入电流设定在与如图8中所示的相变层110的电阻变化的阶跃对应的范围内，相变层110的电阻可在复位编程过程期间从电阻状态11直接改变到电阻状态10、电阻状态01、电阻状态00。
如上所述，根据本公开实施例的存储器件是PCRAM中的存储器单元。存储器件包括底部电极、位于底部电极上的加热器、位于加热器上方的相变层以及设置在相变层上的顶部电极。加热器包括在电阻率方面互不相同的导热材料。由于具有不同的电阻率，因此导热材料可同时向相变层中的多个有效区生成不同量的焦耳热。以此种方式，可在编程操作期间对多个有效区选择性地加热。通过控制被提供到加热器的输入电流的幅值，多个有效区中的一些可经历相转变，而在多个有效区中的其他者中可能不会观察到相转变或可能观察到反相转变。因此，在相变层的最高结晶态(即，最低电阻状态)与最非晶态(即，最高电阻状态)之间可存在多个中间电阻状态，且可使用存储器件来执行多级编程。另外，可通过控制多个有效区中经历相转变的有效区的数目以及每一相转变进行的方向而将相变层精确地编程为特定电阻状态。因此，随着电流输入的幅值增大，可从相变层的电阻变化观察到阶跃，且在这些阶跃处界定电阻状态。换句话说，相变层的电阻在这些阶跃的范围内实质上是固定的。因此，通过将输入电流的幅值控制在与电阻变化的这些阶跃对应的特定范围内，可将相变层精确地编程为所述电阻状态。因此，可从存储器件的多级编程省略验证步骤。
在本公开的一个方面中，提供一种存储器件。所述存储器件包括：底部电极；加热器，设置在所述底部电极上且包含多个导热材料，其中所述多个导热材料的电阻率互不相同，所述多个导热材料中的第一导热材料具有外围侧壁部及底板部，所述底板部连接到所述外围侧壁部且被所述外围侧壁部环绕，所述导热材料中的第二导热材料设置在所述多个导热材料中的所述第一导热材料的所述底板部上且在侧向上被所述多个导热材料中的所述第一导热材料的所述外围侧壁部环绕；相变层，设置在所述加热器上且接触所述多个导热材料；以及顶部电极，设置在所述相变层上。
在一些实施例中，所述多个导热材料中的所述第一导热材料被形成为杯形结构，所述杯形结构内具有凹槽，且所述多个导热材料中的所述第二导热材料设置在所述凹槽中。
在一些实施例中，所述多个导热材料的多个顶表面共同界定所述加热器的顶表面的至少一部分。
在一些实施例中，所述多个导热材料是由相同的元素组合制成，且具有不同的元素百分比。
在一些实施例中，所述多个导热材料是由氮化钛制成，且具有不同的钛原子百分比。
在一些实施例中，所述加热器还包括热隔离层，所述热隔离层覆盖所述多个导热材料的最外侧壁及最底表面。
在一些实施例中，所述热隔离层的导热性低于所述多个导热材料的导热性。
在一些实施例中，所述热隔离层的顶表面及所述多个导热材料的多个顶表面共同界定所述加热器的顶表面。
在一些实施例中，所述多个导热材料中的所述第二导热材料覆盖所述多个导热材料中的所述第一导热材料的内表面，所述多个导热材料中的第三导热材料覆盖所述多个导热材料中的所述第二导热材料的内表面且被形成为柱状。
在一些实施例中，所述多个导热材料中的所述第一导热材料的第一电阻率小于所述多个导热材料中的所述第二导热材料的第二电阻率，且所述第二电阻率小于所述多个导热材料中的所述第三导热材料的第三电阻率。
在一些实施例中，所述多个导热材料的俯视图案是同心图案。
在一些实施例中，所述加热器具有比所述相变层的占用面积小且比所述底部电极的占用面积小的占用面积。
在本公开的另一方面中，提供一种存储器件。所述存储器件包括：底部电极；加热器，设置在所述底部电极上且具有多个导热区，所述多个导热区被配置成同时生成不同量的焦耳热，其中所述多个导热区的金属元素百分比互不相同；相变层，设置在所述加热器上且接触所述多个导热区的顶端；以及顶部电极，设置在所述相变层上。
在一些实施例中，所述加热器的电阻率从所述加热器的中心向外减小。
在一些实施例中，所述多个导热区中的一者在侧向上被所述多个导热区中的另一者环绕。
在本公开的又一方面中，提供一种存储器件的编程方法。所述存储器件包括底部电极、加热器及相变层，所述加热器设置在所述底部电极上且具有在电阻率方面互不相同的多个导热材料，所述相变层设置在所述加热器上且具有分别与所述加热器的所述多个导热材料中的一者接触的多个有效区。所述编程方法包括：向所述加热器提供第一电流脉冲，以使所述多个有效区全部经历相转变；以及向所述加热器提供第二电流脉冲，以选择所述多个有效区的一部分进行相转变。
在一些实施例中，所述第一电流脉冲具有第一幅值及第一持续时间，所述第二电流脉冲具有第二幅值及第二持续时间，所述第一幅值大于所述第二幅值，且所述第一持续时间短于所述第二持续时间。
在一些实施例中，所述第二电流脉冲具有阶梯状的下降沿，且所述第一电流脉冲具有急剧的下降沿。
在一些实施例中，所述第一电流脉冲具有第一幅值及第一持续时间，所述第二电流脉冲具有第二幅值及第二持续时间，且所述第一幅值小于所述第二幅值。
在一些实施例中，所述第一电流脉冲及所述第二电流脉冲分别具有阶梯状的下降沿。
应理解，本公开的以下实施例提供可在各种各样的具体背景下实施的可应用概念。所述实施例旨在提供进一步的阐释，但不用于限制本公开的范围。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。

Claims (1)

1.一种存储器件，包括：
底部电极；
加热器，设置在所述底部电极上且包含多个导热材料，其中所述多个导热材料的电阻率互不相同，所述多个导热材料中的第一导热材料具有外围侧壁部及底板部，所述底板部连接到所述外围侧壁部且被所述外围侧壁部环绕，所述导热材料中的第二导热材料设置在所述多个导热材料中的所述第一导热材料的所述底板部上且在侧向上被所述多个导热材料中的所述第一导热材料的所述外围侧壁部环绕；
相变层，设置在所述加热器上且接触所述多个导热材料；以及
顶部电极，设置在所述相变层上。
CN202110110466.7A 2020-01-31 2021-01-27 存储器件及其编程方法 Pending CN113205847A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062968157P 2020-01-31 2020-01-31
US62/968,157 2020-01-31
US16/919,071 2020-07-01
US16/919,071 US20210242401A1 (en) 2020-01-31 2020-07-01 Memory device and programming method thereof

Publications (1)

Publication Number Publication Date
CN113205847A true CN113205847A (zh) 2021-08-03

Family

ID=77062964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110110466.7A Pending CN113205847A (zh) 2020-01-31 2021-01-27 存储器件及其编程方法

Country Status (3)

Country Link
US (2) US20210242401A1 (zh)
CN (1) CN113205847A (zh)
TW (1) TW202131534A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117412664A (zh) * 2022-07-04 2024-01-16 长鑫存储技术有限公司 半导体结构及其形成方法、存储器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053494A (ja) * 2006-08-25 2008-03-06 Elpida Memory Inc 半導体装置及びその製造方法
US8648326B2 (en) * 2011-07-27 2014-02-11 International Business Machines Corporation Phase change memory electrode with sheath for reduced programming current
KR20130106659A (ko) * 2012-03-20 2013-09-30 에스케이하이닉스 주식회사 멀티 레벨을 갖는 상변화 메모리 장치 및 그 제조방법
US9627612B2 (en) * 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
US11647683B2 (en) * 2019-09-20 2023-05-09 International Business Machines Corporation Phase change memory cell with a thermal barrier layer

Also Published As

Publication number Publication date
US20210242401A1 (en) 2021-08-05
TW202131534A (zh) 2021-08-16
US20220367807A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
CN109860387B (zh) 具有选择器件的pcram结构
US8871559B2 (en) Methods for fabricating phase change memory devices
US7714315B2 (en) Thermal isolation of phase change memory cells
US7601995B2 (en) Integrated circuit having resistive memory cells
US20220352462A1 (en) Pcram structure
US7863596B2 (en) Ring heater for a phase change memory device
US9064794B2 (en) Integrated circuit including vertical diode
KR20080045070A (ko) 측벽 콘택을 갖는 상 변화 메모리 셀
US20190252464A1 (en) Semiconductor device having data storage pattern
US8189374B2 (en) Memory device including an electrode having an outer portion with greater resistivity
US20220367807A1 (en) Memory device and programming method thereof
US8084759B2 (en) Integrated circuit including doped semiconductor line having conductive cladding
US7671353B2 (en) Integrated circuit having contact including material between sidewalls
US7755074B2 (en) Low area contact phase-change memory
CN112840460A (zh) 相变存储单元及其制造方法
CN107274927B (zh) 相变储存元件及其应用
WO2023087131A1 (en) Phase-change memory device and method for forming the same
CN112840459B (zh) 相变存储器单元结构及其制造方法
EP2276083B1 (en) Method for fabricating an integrated circuit with line-lithography processes and integrated circuit fabricated with line-lithography processes
TW202236639A (zh) 記憶體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210803