TW202131534A - 記憶體元件及其寫入方法 - Google Patents

記憶體元件及其寫入方法 Download PDF

Info

Publication number
TW202131534A
TW202131534A TW110103067A TW110103067A TW202131534A TW 202131534 A TW202131534 A TW 202131534A TW 110103067 A TW110103067 A TW 110103067A TW 110103067 A TW110103067 A TW 110103067A TW 202131534 A TW202131534 A TW 202131534A
Authority
TW
Taiwan
Prior art keywords
thermally conductive
conductive material
phase change
resistance state
change layer
Prior art date
Application number
TW110103067A
Other languages
English (en)
Inventor
吳昭誼
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202131534A publication Critical patent/TW202131534A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一種記憶體元件及記憶體元件的寫入方法。所述記憶體元件包括底部電極、加熱器、相變層及頂部電極。加熱器設置在底部電極上且包含多個導熱材料，所述多個導熱材料在電阻率方面互不相同。多個導熱材料中的第一導熱材料具有外圍側壁部及底板部，底板部連接到外圍側壁部且被外圍側壁部環繞。多個導熱材料中的第二導熱材料設置在第一導熱材料的底板部上且在側向上被第一導熱材料的外圍側壁部環繞。相變層設置在加熱器上且接觸多個導熱材料。頂部電極設置在相變層上。

Description

記憶體元件及其寫入方法
本發明是有關於一種記憶體元件及其寫入方法。
相變隨機存取記憶體（phase change random access memory，PCRAM）因具有包括高速度、低功率、非易失性、高密度及低成本等在內的優點而有望成為下一代記憶體的候選。PCRAM主要包含相變材料及位於相變材料的相對兩側的一對電極。PCRAM的電阻狀態（即，邏輯狀態）可由相變材料的結晶度來確定。由於在相變材料的結晶態（crystalline state）與非晶態（amorphous state）之間可存在一個或多個中間狀態，因此PCRAM可具有多個電阻狀態，且可用於多級寫入（multi-level programming）。然而，在PCRAM的多級寫入期間，常常需要驗證步驟來確保對PCRAM的電阻狀態的充分控制。因此，PCRAM的寫入速度受到限制。
在本公開的一個方面中，提供一種記憶體元件。所述記憶體元件包括：底部電極；加熱器，設置在所述底部電極上且包含多個導熱材料，其中所述多個導熱材料的電阻率互不相同，所述多個導熱材料中的第一導熱材料具有外圍側壁部及底板部，所述底板部連接到所述外圍側壁部且被所述外圍側壁部環繞，所述導熱材料中的第二導熱材料設置在所述多個導熱材料中的所述第一導熱材料的所述底板部上且在側向上被所述多個導熱材料中的所述第一導熱材料的所述外圍側壁部環繞；相變層，設置在所述加熱器上且接觸所述多個導熱材料；以及頂部電極，設置在所述相變層上。
在本公開的另一方面中，提供一種記憶體元件。所述記憶體元件包括：底部電極；加熱器，設置在所述底部電極上且具有多個導熱區，所述多個導熱區被配置成同時生成不同量的焦耳熱，其中所述多個導熱區的金屬元素百分比互不相同；相變層，設置在所述加熱器上且接觸所述多個導熱區的頂端；以及頂部電極，設置在所述相變層上。
在本公開的又一方面中，提供一種記憶體元件的寫入方法。所述記憶體元件包括底部電極、加熱器及相變層，所述加熱器設置在所述底部電極上且具有在電阻率方面互不相同的多個導熱材料，所述相變層設置在所述加熱器上且具有分別與所述加熱器的所述多個導熱材料中的一者接觸的多個主動區。所述寫入方法包括：向所述加熱器提供第一電流脈衝，以使所述多個主動區全部經歷相轉變；以及向所述加熱器提供第二電流脈衝，以選擇所述多個主動區的一部分進行相轉變。
以下公開提供用於實施所提供主題的不同特徵的許多不同實施例或實例。以下闡述組件及布置的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵“之上”或第二特徵“上”可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號及/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在…之下（beneath）”、“在…下方（below）”、“下部的（lower）”、“在…上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括器件在使用或操作中的不同取向。裝置可具有其他取向（旋轉90度或處於其他取向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
圖1A是示出根據本公開一些實施例的記憶體元件100的示意性剖視圖。圖1B是示出如圖1A中所示的記憶體元件100的加熱器120的示意性平面圖。圖1C是示出如圖1A中所示的相變層110的主動區112的示意性平面圖。
參照圖1A，在一些實施例中，記憶體元件100是相變隨機存取記憶體（PCRAM）中的記憶體單元（storage unit）。記憶體元件100包括相變層110。隨著相變層110的結晶度發生變更，相變層110能夠在多個電阻狀態之間切換。因此，相變層110可被配置成儲存多個邏輯狀態。當相變層110具有最高結晶度時，相變層110可具有最低電阻，且電阻狀態11（如將參照圖3A進行闡述）可儲存在相變層110中。另一方面，當相變層110具有最低結晶度時，相變層110可具有最高電阻，且電阻狀態00可儲存在相變層110中（如將參照圖3A進行闡述）。此外，在一些實施例中，在電阻狀態11與電阻狀態00之間可存在至少一個中間狀態（例如，將參照圖3A進行闡述的電阻狀態01、電阻狀態10）。在這些實施例中，記憶體元件100可用於多級寫入（multi-level programming）。相變層110由相變材料製成。在一些實施例中，相變材料是硫屬化物（chalcogenide）材料。在這些實施例中，硫屬化物材料可包括Ge、Te及Sb中的一者或多者。舉例來說，硫屬化物材料可為GeSbTe，例如Ge2 Sb2 Te5 (GST225)、Ge4 Sb2 Te4 (GST424)等。在特定情形中，硫屬化物材料可摻雜有N、Si、C、In、Ga或其類似者，且這些硫屬化物材料的實例可為經摻雜的Ge6 Sb1 Te2 (GST612)。在一些實施例中，相變層110的厚度可介於從100 Å到600 Å的範圍內。另外，用於形成相變層110的方法可包括沉積製程，例如物理氣相沉積（physical vapor deposition，PVD）製程或化學氣相沉積（chemical vapor deposition，CVD）製程。然而，所屬領域中具有通常知識者可選擇用於形成相變層110的其他合適的材料或其他可行的方法，及/或可根據製程要求修改相變層110的尺寸，本公開並不僅限於此。
記憶體元件100還包括加熱器120。加熱器120被配置成通過焦耳加熱（joule heating）方式向相變層110提供熱能，使得相變層110的結晶度可發生變更。以此種方式，相變層110可在不同的電阻狀態之間切換。加熱器120包括具有不同的電阻率的多種導熱材料122，且這些導熱材料122接觸相變層110的不同的區。由於相變層110的這些區靠近導熱材料122或接觸導熱材料122且在被導熱材料122加熱的同時經歷相轉變，因此被稱為主動區112。由於導熱材料122具有不同的電阻率，因此導熱材料122可向相變層110的主動區112提供不同量的焦耳熱且在寫入操作期間主動區112中的結晶度的改變程度可互不相同。在一些實施例中，具有不同的電阻率的導熱材料122由相同的材料體系（即，相同的元素組合）製成，但可具有不同的組成（即，不同的元素百分比）。舉例來說，導熱材料122可由氮化鈦製成且具有不同的鈦含量（例如，鈦原子百分比）。具有較大鈦含量的導熱材料122可呈現出較低的電阻率，且可生成較少的焦耳熱。另一方面，具有較少鈦含量的導熱材料122可呈現出較高的電阻率，且生成較多的焦耳熱。
在一些實施例中，加熱器120位於相變層110下方且可被形成為柱形，且具有比相變層110的佔用面積小的佔用面積。加熱器120可向下漸縮或者可具有沿垂直方向實質上恆定的寬度。在一些實施例中，加熱器120的高度H120 介於從30 nm到90 nm的範圍內。導熱材料122的頂表面共同界定加熱器120的頂表面的至少一部分且分別接觸相變層110的主動區112。導熱材料122中的至少一者共形地覆蓋加熱器120的底表面及側壁且可被形成為具有外圍側壁部及底板部的杯形狀，底板部連接到外圍側壁部且被外圍側壁部環繞。導熱材料122的其餘部分形成在具有杯形狀的導熱材料122的內側處且可被形成為柱狀。舉例來說，導熱材料122可包括導熱材料122a、導熱材料122b及導熱材料122c。導熱材料122a、122b分別被形成為杯形狀。導熱材料122b位於導熱材料122a的內側處且覆蓋導熱材料122a的內表面。另外，導熱材料122c填充由導熱材料122b的內表面界定的凹槽且可被形成為柱狀。導熱材料122a、導熱材料122b、導熱材料122c具有不同的電阻率，以向相變層110的主動區112提供不同量的焦耳熱。在其中導熱材料122由氮化鈦製成的那些實施例中，導熱材料122a具有Tix1 Ny1 的組成，導熱材料122b具有Tix2 Ny2 的組成，且導熱材料122c具有Tix3 Ny3 的組成。係數x1、係數x2、係數x3互不相同。相似地，係數y1、係數y2、係數y3互不相同。在特定情形中，導熱材料122a具有最低的電阻率，導熱材料122c具有最高的電阻率，且導熱材料122b具有中間的電阻率。在這些情形中，係數x1大於係數x2，且係數x2大於係數x3。另一方面，係數y1小於係數y2，且係數y2小於係數y3。換句話說，導熱材料122a中的鈦原子百分比大於導熱材料122b中的鈦原子百分比，且導熱材料122b中的鈦原子百分比大於導熱材料122c中的鈦原子百分比。另一方面，導熱材料122a中的氮原子百分比小於導熱材料122b中的氮原子百分比，且導熱材料122b中的氮原子百分比小於導熱材料122c中的氮原子百分比。舉例來說，導熱材料122a中的鈦原子百分比及氮原子百分比分別介於從45%到55%的範圍內。導熱材料122b中的鈦原子百分比可介於從35%到45%的範圍內，而導熱材料122b中的氮原子百分比可介於從55%到65%的範圍內。導熱材料122c中的鈦原子百分比可介於從25%到35%的範圍內，而導熱材料122c中的氮原子百分比可介於從65%到75%的範圍內。
參照圖1B，在一些實施例中，導熱材料122a、導熱材料122b、導熱材料122c被形成為具有圓形俯視形狀。從加熱器120上方觀察，導熱材料122a、導熱材料122b、導熱材料122c可為同心圓形圖案，且導熱材料122c位於導熱材料122b內，導熱材料122b位於導熱材料122a內。以此種方式，導熱材料122a的圓形俯視形狀的直徑D122a 大於導熱材料122b的圓形俯視形狀的直徑D122b ，導熱材料122b的圓形俯視形狀的直徑D122b 大於導熱材料122c的圓形俯視形狀的直徑D122c 。舉例來說，直徑D122a 相對於直徑D122b 的比率可介於從1到8的範圍內，且直徑D122a 相對於直徑D122c 的比率可介於從2到40的範圍內。另外，直徑D122a 可介於從10 nm到40 nm的範圍內，直徑D122b 可介於從5 nm到10 nm的範圍內，且直徑D122c 可介於從1 nm到5 nm的範圍內。然而，所屬領域中具有通常知識者可將導熱材料122a、導熱材料122b、導熱材料122c形成為具有其他俯視形狀（例如，矩形俯視形狀）及/或根據設計要求調整導熱材料122a、導熱材料122b、導熱材料122c的尺寸，本公開並不僅限於此。
在一些實施例中，用於形成導熱材料122a、導熱材料122b、導熱材料122c的方法包括通過微影製程（lithography process）及蝕刻製程（etching process）在介電層（例如，將參照圖2進行闡述的介電層210中的一者）中形成開口。隨後，通過例如化學氣相沉積（CVD）製程或原子層沉積（atomic layer deposition，ALD）製程在開口中沉積導熱材料122a、導熱材料122b、導熱材料122c。可在開口的側壁及底表面上共形地沉積導熱材料122a、導熱材料122b，而隨後沉積的導熱材料122c填滿開口。在特定實施例中，用於沉積導熱材料122a、導熱材料122b、導熱材料122c的配方彼此相同。由於導熱材料122a、導熱材料122b、導熱材料122c的尺寸依序減小，因此使用相同的配方沉積的導熱材料122a、導熱材料122b、導熱材料122c的組成可互不相同，且使用能量散射X射線光譜（energy-dispersive X-ray spectroscopy，EDX）分析來驗證此種組成變化。如上所述，在其中導熱材料122a、導熱材料122b、導熱材料122c由氮化鈦製成的那些實施例中，導熱材料122a、導熱材料122b、導熱材料122c的鈦原子百分比可依序降低，且導熱材料122a、導熱材料122b、導熱材料122c的氮原子百分比可依序增大。應注意，當導熱材料122a、導熱材料122b、導熱材料122c的尺寸處於特定範圍內時，可觀察到使用相同的配方沉積的導熱材料122a、導熱材料122b、導熱材料122c的尺寸與組成之間的此種關係。舉例來說，當導熱材料122a、導熱材料122b、導熱材料122c的直徑D122a 、直徑D122b 、直徑D122c （如圖1B中所示）分別小於40 nm、10 nm、5 nm時，可觀察到此種關係。在替代實施例中，使用不同的配方來沉積導熱材料122a、導熱材料122b、導熱材料122c。在其中導熱材料122a、導熱材料122b、導熱材料122c由氮化鈦製成的那些實施例中，用於沉積導熱材料122a、導熱材料122b、導熱材料122c的配方可具有含鈦前驅體相對於含氮前驅體的不同比率（例如，在流量方面）。舉例來說，用於沉積導熱材料122a的配方具有此種比率的最高值，用於沉積導熱材料122c的配方具有此種比率的最低值，且用於沉積導熱材料122b的配方具有此種比率的中間值。
參照圖1A、圖1B及圖1C，在一些實施例中，相變層110的主動區112包括主動區112a、主動區112b、主動區112c，主動區112a、主動區112b、主動區112c分別從導熱材料122a、導熱材料122b、導熱材料122c的頂表面向上延伸。由導熱材料122a、導熱材料122b、導熱材料122c提供的焦耳熱可主要沿垂直方向移動到主動區112a、主動區112b、主動區112c中。由於導熱材料122a、導熱材料122b、導熱材料122c具有不同的電阻率，因此可向主動區112a、主動區112b、主動區112c提供不同量的焦耳熱。以此種方式，主動區112a、主動區112b、主動區112c可選擇性地經歷相轉變。換句話說，通過控制被提供到加熱器120的輸入電流，主動區112a、主動區112b、主動區112c中的一些主動區可經歷相轉變，而在主動區112a、主動區112b、主動區112c中的其他主動區中可能不會觀察到相轉變或可能觀察到反相轉變。因此，在相變層110的最高結晶態（即，最低電阻狀態）與最非晶態（即，最高電阻狀態）之間可存在多個中間電阻狀態，且可使用記憶體元件100來執行多級寫入。另外，可通過控制主動區112a、主動區112b、主動區112c中經歷相轉變的主動區的數目以及每一相轉變進行的方向而將相變層110精確地寫入為特定電阻狀態。以此種方式，可省略驗證步驟，且可改善記憶體元件100的多級寫入的速度。如圖1B及圖1C中所示，在其中導熱材料122a、導熱材料122b、導熱材料122c的俯視形狀是圓形及同心形狀的那些實施例中，主動區112a、主動區112b、主動區112c也可具有圓形俯視形狀及同心俯視形狀。主動區112a、主動區112b、主動區112c的俯視形狀的直徑可略大於、等於或略小於導熱材料122a、導熱材料122b、導熱材料122c的俯視形狀的直徑D122a 、直徑D122b 、直徑D122c 。另外，如圖1A中所示，主動區112a、主動區112b、主動區112c可不延伸到相變層110的頂表面。作為另外一種選擇，主動區112a、主動區112b、主動區112c從相變層110的底表面延伸到頂表面。
在替代實施例中，加熱器120可包括多於/少於三種導熱材料122，且主動區112的數量及每一主動區112的跨度可相應地進行變更。
參照圖1A，在一些實施例中，加熱器120還包括熱隔離層124。熱隔離層124包覆導熱材料122中的最外導熱材料（例如，導熱材料122a）的側壁及底表面，且可被配置成阻止由導熱材料122生成的焦耳熱在側向上泄漏到周圍的組件。熱隔離層124的頂表面及導熱材料122的頂表面共同界定加熱器120的頂表面。熱隔離層124的側壁及底表面分別界定加熱器120的側壁及底表面。另外，熱隔離層124的高度界定加熱器120的高度H120 ，且熱隔離層124的佔用面積界定加熱器120的佔用面積。熱隔離層124可由第一材料構成，而導熱材料122由第二材料製成。第一材料的導熱率小於第二材料的導熱率。舉例來說，第一材料可包含具有約3 W/mK的導熱率的氮化鉭，而第二材料可包含具有約20 W/mK的導熱率的氮化鈦。另外，用於形成熱隔離層124的方法可包括沉積製程，例如PVD製程或CVD製程。然而，所屬領域中具有通常知識者可根據製程要求選擇用於形成熱隔離層124的其他合適的材料或其他可行的方法，本公開並不僅限於此。
參照圖1A，記憶體元件100還包括底部電極130及頂部電極140。加熱器120及相變層110與底部電極130及頂部電極140電接觸。可通過調整底部電極130與頂部電極140之間的電壓偏置來控制電流是否可通過加熱器120及相變層110。以此種方式，可通過控制被提供到底部電極130及頂部電極140的信號來執行記憶體元件100的讀取及寫入操作。底部電極130的頂表面可接觸加熱器120的底表面（例如，熱隔離層124的底表面），且頂部電極140的底表面可接觸相變層110的頂表面。在一些實施例中，底部電極130的佔用面積大於加熱器120的佔用面積，且底部電極130的一部分可在側向上環繞加熱器120。另外，在一些實施例中，頂部電極140的佔用面積實質上相同於相變層110的佔用面積，且頂部電極140的側壁可與相變層110的側壁實質上共面。然而，所屬領域中具有通常知識者可根據設計要求修改底部電極130及頂部電極140的佔用面積，只要底部電極130及頂部電極140與加熱器120及相變層110電接觸即可。另外，在一些實施例中，底部電極130及頂部電極140的材料可分別包括Al、Cu、AlCu、W或其他金屬材料。
圖2是示出根據本公開一些實施例的儲存積體電路中的記憶胞元20的剖視圖。
參照圖1A及圖2，在一些實施例中，PCRAM積體電路包括多個記憶胞元20，所述多個記憶胞元20各自在圖2中被示例性地示出。記憶胞元20包括存取電晶體200，且包括電連接到存取電晶體200的源極端子或汲極端子的記憶體元件100。存取電晶體200用作控制對記憶體元件100的存取的開關。在一些實施例中，存取電晶體200是平面型金屬氧化物半導體場效電晶體（metal-oxide-semiconductor field effect transistor，MOSFET）。在這些實施例中，存取電晶體200形成在具有平面頂表面的半導體基底202的一部分中及半導體基底202的一部分之上。半導體基底202的此部分可被稱為存取電晶體200的主動區。在半導體基底202中可形成有隔離結構204且隔離結構204在側向上環繞存取電晶體200的主動區。存取電晶體200可包括覆蓋存取電晶體200的主動區的閘極結構206，且可包括形成在主動區中且位於閘極結構206的相對的側處的摻雜區208。閘極結構206可用作存取電晶體200的閘極端子且可包括閘極介電層及覆蓋閘極介電層的閘極電極（二者均未示出）。閘極電極可為字元線（未示出）中的一條字元線的一部分。所述字元線用於接通/關斷記憶胞元20的一列/行的存取電晶體200。另外，摻雜區208可用作存取電晶體200的源極端子及汲極端子且可具有與存取電晶體200的主動區的導電類型（例如，P型）相反的導電類型（例如，N型）。摻雜區208中的一者可電連接到記憶體元件100，而摻雜區208中的另一者可電連接到被配置成接收參考電壓（例如，地電壓）的源極線（未示出）。另外，記憶體元件100的頂部電極140可連接到位元線（未示出）。通過切換存取電晶體200且控制位元線的電壓，可控制被提供到記憶體元件100的輸入電流。在替代實施例中，存取電晶體200是鰭型MOSFET（也被稱為鰭FET（fin-FET））。在這些替代實施例中，存取電晶體200形成在形狀為鰭結構（未示出）的主動區中以及形狀為鰭結構的主動區之上，且閘極結構206可覆蓋鰭形狀的主動區的側壁及頂表面。此外，在一些實施例中，摻雜區208可被在主動區的頂部部分處的凹槽中形成的外延結構代替。所屬領域中具有通常知識者可根據設計要求修改存取電晶體200的結構、配置及尺寸，本公開並不僅限於此。
在一些實施例中，記憶體元件100形成在設置在半導體基底202上的介電層210的堆疊中。存取電晶體200被介電層210中的最底介電層210覆蓋。在一些實施例中，記憶體元件100可設置在介電層210中的最底介電層210上且在側向上被其他介電層210環繞。當存取電晶體200處於接通狀態時，可由連接到記憶體元件100的頂部電極140的位元線與連接到存取電晶體200的摻雜區208中的一者的源極線之間的電勢差來判斷記憶體元件100是否經歷讀取/寫入操作。接觸插塞212可貫穿最底介電層210，以在記憶體元件100與存取電晶體200的源極端子及汲極端子中的一者（例如，摻雜區208中的一者）之間建立電連接。在一些實施例中，接觸插塞212接觸記憶體元件100的底部電極130。在替代實施例中，記憶體元件100與接觸插塞212垂直地間隔開且通過在記憶體元件100與接觸插塞212之間的附加介電層中形成的內連（未示出）電連接到接觸插塞212。
在一些實施例中，記憶胞元20形成在積體電路的中心區內且在側向上被積體電路的外圍區（未示出）環繞。積體電路的外圍區可包括被配置成在記憶胞元20的讀取/寫入操作期間管理數據輸入/輸出的邏輯電路。舉例來說，邏輯電路可包括分別與上述存取電晶體200相似的場效電晶體。另外，邏輯電路可不具有記憶體元件（例如，上述記憶體元件100）。
圖3A是示出根據本公開一些實施例的在置位寫入操作之前及置位寫入操作期間記憶體元件100的各種電阻狀態的示意圖。圖3B是示出根據本公開一些實施例的在置位寫入操作之前及置位寫入操作期間被提供到記憶體元件100的輸入電流的波形的示意圖。圖4A到圖4D是示出根據本公開一些實施例的在置位寫入操作之前及置位寫入操作期間的各個階段中的記憶體元件100的加熱器120及相變層110的示意圖。
參照圖3A、圖3B及圖4A，在一些實施例中，置位寫入操作是多級置位寫入操作，且相變層110的電阻狀態在置位寫入操作期間從最高電阻狀態00改變到多個低電阻狀態。舉例來說，這些低電阻狀態包括具有最低電阻的電阻狀態11，且包括具有分別介於與電阻狀態00、與電阻狀態11對應的最高電阻與最低電阻之間的電阻的電阻狀態01電阻狀態、10。在一些實施例中，在置位寫入操作之前，整個相變層110可為結晶態，且接著至少局部地經歷從結晶態到非晶態的相轉變。以此種方式，相變層110在置位寫入操作開始之前至少是局部非晶的，且處於最高電阻狀態00。在一些實施例中，如圖4A中所示，相變層110的與加熱器120接觸的部分AM在置位寫入操作之前變成非晶態，而相變層110的其餘部分保持結晶。相變層110的主動區112包括在部分AM中，且當前為非晶態。如圖3B中所示，為將相變層110的部分AM變成非晶態，可向加熱器120提供電流脈衝P00 。電流脈衝P00 的幅值A00 足夠高，使得由導熱材料122提供到相變層110的焦耳熱實質上能夠熔化相變層110的部分AM。另外，電流脈衝P00 的持續時間T00 足夠短，使得可對熔化的部分AM進行淬火（quench）以形成非晶態。在一些實施例中，電流脈衝P00 被設置有陡峭/急劇的上升沿（rising edge）及陡峭/急劇的下降沿（falling edge）。舉例來說，電流脈衝P00 可為矩形電流脈衝。所屬領域中具有通常知識者可根據加熱器120及相變層110的材料或其他製程條件來調整電流脈衝P00 的幅值A00 、持續時間T00 及其他特性，本公開並不僅限於此。另外，相變層110的部分AM的形狀及體積可隨著對電流脈衝P00 的調整及/或對加熱器120及相變層110的材料的選擇而發生變更，本公開也並不僅限於此。
參照圖3A、圖3B及圖4B，在一些實施例中，在從電阻狀態00轉變到電阻狀態11期間，相變層110的電阻從最高位準下降到最低位準。如圖4B中所示，在一些實施例中，在從電阻狀態00轉變到電阻狀態11期間，通過接收由導熱材料122提供的焦耳熱使全部的主動區112結晶。另一方面，相變層110的部分AM中的其餘區保持為非晶態。作為另外一種選擇，相變層110的部分AM中的其餘區隨著主動區112的結晶而至少部分地結晶。如圖3B中所示，為使全部的主動區112結晶，可向加熱器120提供電流脈衝P11 。電流脈衝P11 的幅值A11 應足夠高，使得由導熱材料122提供到相變層110的焦耳熱能夠使相變層110中全部的主動區112結晶。考慮到導熱材料122被形成為具有不同的電阻率，即使由具有最低電阻率的導熱材料122（例如，導熱材料122a）在接收到電流脈衝P11 時生成的焦耳熱也應能夠使對應的主動區112（例如，主動區112a）結晶。另外，電流脈衝P11 的幅值A11 不應過高而導致主動區112熔化。換句話說，即使是由具有最高電阻率的導熱材料122（例如，導熱材料122c）在接收到電流脈衝P11 時生成的焦耳熱也不應能夠使對應的主動區112（例如，主動區112c）熔化。因此，電流脈衝P11 的幅值A11 應低於電流脈衝P00 的幅值A00 。另外，電流脈衝P11 的持續時間T11 應足夠長，使得不會導致結晶的主動區112的淬火，從而避免意外地使主動區112變成非晶態。以此種方式，電流脈衝P11 的持續時間T11 應長於電流脈衝P00 的持續時間T00 。在一些實施例中，為降低相變層110中的主動區112的冷卻速率，電流脈衝P11 具有階梯式下降沿（即，逐步下降沿）。另一方面，與電流脈衝P00 相似，電流脈衝P11 也可具有陡峭/急劇的上升沿。然而，所屬領域中具有通常知識者可根據加熱器120及相變層110的材料或其他製程條件來調整電流脈衝P11 的幅值A11 、持續時間T11 、形狀及其他特性，只要確保全部的主動區112均結晶即可。
參照圖3A、圖3B及圖4C，在一些實施例中，隨後相變層110的電阻狀態從最低電阻狀態11改變到電阻狀態01，電阻狀態01具有比與電阻狀態00對應的最高電阻低且比與電阻狀態11對應的最低電阻高的電阻。如圖3B中所示，在從電阻狀態11轉變到電阻狀態01期間，向加熱器120提供電流脈衝P01 。電流脈衝P01 的幅值A01 高於電流脈衝P11 的幅值A11 且低於電流脈衝P00 的幅值A00 。另外，電流脈衝P01 的持續時間T01 長於電流脈衝P00 的持續時間T00 且可略長於、相同於或略短於電流脈衝P11 的持續時間T11 。在一些實施例中，與電流脈衝P11 相似，電流脈衝P01 具有階梯式下降沿且具有陡峭/急劇的上升沿。如圖4C中所示，此種電流脈衝P01 可使主動區112中的一些主動區112至少是局部非晶的。另一方面，主動區112中的其他主動區112可保持結晶。因此，由於主動區112中的至少一些部分保持結晶，因此相變層110的總電阻略微增大，但不大於與電阻狀態00對應的最高電阻。舉例來說，接收由具有相對高的電阻率的導熱材料122b、導熱材料122c提供的焦耳熱的主動區112b、主動區112c至少被局部熔化，且接著被冷卻以在主動區112b、主動區112c中形成非晶部分。在其中加熱器120設置在相變層110下方的那些實施例中，從主動區112b、主動區112c下方提供焦耳熱。因此，主動區112b、主動區112c的非晶部分可從主動區112b、主動區112c的底部向上延伸且可到達或不到達主動區112b、主動區112c的頂部。另一方面，當加熱器120接收到電流脈衝P01 時，由具有相對低的電阻率的導熱材料122a提供的焦耳熱可能不足以使主動區112a融化。因此，主動區112a可保持結晶態。
參照圖3A、圖3B及圖4D，在一些實施例中，隨後相變層110的電阻狀態從電阻狀態01改變到電阻狀態10。如圖3A中所示，電阻狀態10的電阻略低於電阻狀態01的電阻，但高於與電阻狀態11對應的最低電阻。如圖3B中所示，在從電阻狀態01轉變到電阻狀態10期間，向加熱器120提供電流脈衝P10 。電流脈衝P10 的幅值A10 高於電流脈衝P01 的幅值A01 ，但低於電流脈衝P00 的幅值A00 。另外，電流脈衝P10 的持續時間T10 長於電流脈衝P00 的持續時間T00 ，且可略長於、相同於或略短於電流脈衝P01 的持續時間T01 。在一些實施例中，與電流脈衝P11 相似，電流脈衝P10 具有階梯式下降沿且具有陡峭/急劇的上升沿。如圖4D中所示，當加熱器120接收到電流脈衝P10 時，先前存在於主動區112中的一些主動區112中的非晶部分當前可能由於被對應的導熱材料122加熱而再次結晶。另一方面，電流脈衝P10 可使主動區112中的其他主動區112為局部非晶態。舉例來說，當加熱器120接收到電流脈衝P10 時，先前存在於主動區112b、主動區112c中的非晶部分當前在接收由導熱材料122b、導熱材料122c提供的焦耳熱的同時再次結晶。另外，先前保持結晶的主動區112a在接收到由導熱材料122a提供的焦耳熱時至少被局部熔化，且接著被冷卻以在主動區112a中形成非晶部分。在其中加熱器120設置在相變層110下方的那些實施例中，從主動區112a下方提供焦耳熱。因此，主動區112a的非晶部分可從主動區112a的底部向上延伸，且可到達或不到達主動區112a的頂部。由於先前存在於主動區112b、主動區112c中的非晶部分當前再次結晶，因此相變層110的電阻可能會降低。另外，由於主動區112a變為局部非晶，因此相變層110在電阻狀態10下的電阻可不低於與電阻狀態11對應的電阻。
根據參照圖3A、圖3B以及圖4A到圖4D闡述的實施例，在置位寫入操作期間，相變層110的電阻狀態從電阻狀態00通過電阻狀態11及電阻狀態01而改變到電阻狀態10。電阻狀態00具有最高的電阻，電阻狀態11具有最低的電阻，且電阻狀態10、01的電阻分別處於與電阻狀態00、電阻狀態11對應的最高電阻與最低電阻之間。在從具有最高電阻的電阻狀態00轉變到具有最低電阻的電阻狀態11期間，全部的主動區112從非晶態變到結晶態，且可觀察到顯著的電阻下降。在從電阻狀態11轉變到電阻狀態01期間，主動區112中的一些主動區112可至少局部地經歷從結晶態到非晶態的相轉變，且相變層110的電阻相應地增大（但仍低於與電阻狀態00對應的最高電阻）。隨後，在從電阻狀態01轉變到電阻狀態10期間，先前存在於主動區112中的一些主動區112中的非晶部分可再次結晶，且先前結晶的主動區102當前可至少局部地經歷從晶相到非晶態的相轉變。因此，相變層110的電阻在從電阻狀態01轉變到電阻狀態10期間略微降低（但不低於與電阻狀態11對應的最低電阻）。如此一來，通過選擇主動區112的用於相轉變的不同置位，而可將相變層110寫入為具有多於兩個電阻狀態。換句話說，可使用記憶體元件100來實現多級置位寫入。另外，可通過控制主動區112a、主動區112b、主動區112c中經歷相轉變的主動區的數目以及每一相轉變進行的方向而將相變層110精確地寫入為特定電阻狀態。以此種方式，可省略從一個電阻狀態到另一電阻狀態的每一轉變之後的驗證步驟，且可有效地改善記憶體元件100的多級置位寫入的速度。
圖5是根據本公開一些實施例的在置位寫入操作期間相變層110的電阻變化相對於輸入到加熱器120的電流的幅值變化的圖。
參照圖1A及圖5，隨著輸入到加熱器120的電流的幅值增大，相變層110的電阻從電阻狀態00改變到電阻狀態11、電阻狀態01、電阻狀態10。如圖5中所示，隨著電流輸入的幅值增大，從相變層110的電阻變化可觀察到階躍（step），且在這些階躍處界定電阻狀態11、電阻狀態01、電阻狀態10。換句話說，相變層110的電阻在這些階躍的範圍內實質上是固定的。因此，可通過將輸入電流的幅值控制在與電阻變化的這些階躍對應的特定範圍內而將相變層110精確地寫入為電阻狀態11、電阻狀態01、電阻狀態10。因此，可從記憶體元件100的多級置位寫入省略驗證步驟。此外，在特定實施例中，多級置位寫入過程不必遵循通過電阻狀態01、電阻狀態10從電阻狀態00到電阻狀態10的序列（如參照圖3A、圖3B以及圖4A到圖4D所述）。在這些特定實施例中，通過分別將被提供到加熱器120的輸入電流設定在與如圖5中所示的相變層110的電阻變化的階躍對應的範圍內，相變層110的電阻可在多級置位寫入過程期間從電阻狀態00直接改變到電阻狀態11、電阻狀態01、電阻狀態10。
應注意，儘管使用關於選擇用於相轉變的主動區112的不同組合及控制每一相轉變的方向的機制而參照圖4A到圖4D闡述了多級置位寫入過程，然而可使用其他機制闡釋在多級置位寫入過程期間相變層110的電阻變化相對於被提供到加熱器120的輸入電流的關係，本公開並不僅限於此。
圖6是根據本公開替代實施例的在置位寫入操作期間相變層110的電阻變化相對於輸入到加熱器120的電流的幅值變化的圖。圖7A到圖7C是示出根據本公開替代實施例的在置位寫入操作期間的不同階段中的記憶體元件100的加熱器120及相變層110的示意圖。將參照圖6以及圖7A到圖7C闡述的替代實施例相似於參照圖3A、圖3B、圖4A到圖4D以及圖5闡述的實施例，將僅論述所述實施例之間的不同之處，將不再對相同或相似的部分予以贅述。
參照圖1A及圖6，在替代實施例中，在多級置位寫入操作期間，隨著輸入到加熱器120的電流的幅值增大，相變層110的電阻逐漸減小。在這些替代實施例中，相變層110的電阻從電阻狀態00依序改變到電阻狀態01、電阻狀態10、電阻狀態11。與參照圖5闡述的實施例類似，在多級置位寫入操作期間，在相變層110的電阻變化的階躍處界定圖6中所示的電阻狀態01、電阻狀態10、電阻狀態11中的每一者。
參照圖6及圖7A，在從電阻狀態00轉變到電阻狀態01期間，主動區112中的至少一個主動區112經歷從非晶態到結晶態的相轉變。舉例來說，如圖7A中所示，主動區112c在從電阻狀態00轉變到電阻狀態01期間結晶，而主動區112a、主動區112b可保持為非晶的。在一些實施例中，被提供到加熱器120以用於啟動從電阻狀態00到電阻狀態01的轉變的電流脈衝的幅值足夠高，使得由導熱材料122c提供到主動區112c的焦耳熱能夠使主動區112c結晶。另外，此電流脈衝的幅值不應過高，以防止主動區112a、112b的相轉變及主動區112c的熔化。在一些實施例中，此電流脈衝的持續時間長於參照圖3B闡述的電流脈衝P00 的持續時間。另外，在一些實施例中，與參照圖3B闡述的電流脈衝P11 、電流脈衝P01 、電流脈衝P10 相似，此電流脈衝具有階梯式下降沿及陡峭/急劇的上升沿。
參照圖6及圖7B，在從電阻狀態01轉變到電阻狀態10期間，主動區112中的一個或多個主動區112進一步經歷從非晶態到結晶態的相轉變。舉例來說，如圖7B中所示，在從電阻狀態01轉變到電阻狀態10期間，主動區112b進一步結晶，而主動區112a當前可保持為非晶態。在一些實施例中，被提供到加熱器120以用於啟動從電阻狀態01到電阻狀態10的轉變的電流脈衝的幅值足夠高，使得由導熱材料122b提供到主動區112b的焦耳熱能夠使主動區112b結晶。另外，此電流脈衝的幅值不應過高，以防止主動區112a的相轉變及主動區112c的熔化。在一些實施例中，此電流脈衝的持續時間長於參照圖3B闡述的電流脈衝P00 的持續時間。另外，在一些實施例中，與參照圖3B闡述的電流脈衝P11 、電流脈衝P01 、電流脈衝P10 相似，此電流脈衝具有階梯式下降沿及陡峭/急劇的上升沿。
參照圖6及圖7C，在從電阻狀態10轉變到電阻狀態11期間，主動區112中的其餘的主動區112經歷從非晶態到結晶態的相轉變，使得全部的主動區112當前均處於結晶態。舉例來說，如圖7C中所示，在從電阻狀態10轉變到電阻狀態11期間，主動區112a進一步結晶。在一些實施例中，被提供到加熱器120以用於啟動從電阻狀態10到電阻狀態11的轉變的電流脈衝的幅值足夠高，使得由導熱材料122a提供到主動區112a的焦耳熱能夠使主動區112a結晶。另外，此電流脈衝的幅值不應過高，以防止主動區112b、112c熔化。在一些實施例中，此電流脈衝的持續時間長於參照圖3B闡述的電流脈衝P00 的持續時間。另外，在一些實施例中，與參照圖3B闡述的電流脈衝P11 、電流脈衝P01 、電流脈衝P10 相似，此電流脈衝具有階梯式下降沿及陡峭/急劇的上升沿。
儘管圖6中所示的多級置位寫入過程被闡述為遵循圖7A到圖7C中所示的特定序列（即，從電阻狀態00、電阻狀態01、電阻狀態10到電阻狀態11），然而根據其他實施例，此種多級置位寫入過程可不遵循特定序列。換句話說，通過分別將被提供到加熱器120的輸入電流設定在與如圖6中所示的相變層110的電阻變化的階躍對應的範圍內，相變層110的電阻可在多級置位寫入過程期間從電阻狀態00直接改變到電阻狀態11、電阻狀態01、電阻狀態10。
圖8是根據本公開替代實施例的在重置寫入操作期間相變層110的電阻變化相對於輸入到加熱器120的電流的幅值變化的圖。
參照圖1A及圖8，在重置寫入操作期間，相變層110的電阻可從電阻狀態11改變到電阻狀態10、電阻狀態01、電阻狀態00。與參照圖5及圖6闡述的置位寫入過程相似，在重置寫入過程期間，在相變層110的電阻變化的階躍處界定電阻狀態01、電阻狀態10、電阻狀態11（如圖8中所示）。作為可能的機制，相變層110的電阻狀態被寫入得越高，越多的主動區 112經歷從結晶態到非晶態的相轉變，因此需要向加熱器120提供具有更高幅值的輸入電流，以向相變層110的主動區112提供更多焦耳熱。在一些實施例中，在重置寫入過程期間輸入到加熱器120的電流可分別被提供為與參照圖3B闡述的電流脈衝P00 相似的電流脈衝，且在幅值方面互不相同。此外，重置寫入過程可遵循從電阻狀態11、電阻狀態10、電阻狀態01到電阻狀態00的序列。作為另外一種選擇，通過分別將被提供到加熱器120的輸入電流設定在與如圖8中所示的相變層110的電阻變化的階躍對應的範圍內，相變層110的電阻可在重置寫入過程期間從電阻狀態11直接改變到電阻狀態10、電阻狀態01、電阻狀態00。
如上所述，根據本公開實施例的記憶體元件是PCRAM中的記憶體單元。記憶體元件包括底部電極、位於底部電極上的加熱器、位於加熱器上方的相變層以及設置在相變層上的頂部電極。加熱器包括在電阻率方面互不相同的導熱材料。由於具有不同的電阻率，因此導熱材料可同時向相變層中的多個主動區生成不同量的焦耳熱。以此種方式，可在寫入操作期間對多個主動區選擇性地加熱。通過控制被提供到加熱器的輸入電流的幅值，多個主動區中的一些可經歷相轉變，而在多個主動區中的其他者中可能不會觀察到相轉變或可能觀察到反相轉變。因此，在相變層的最高結晶態（即，最低電阻狀態）與最非晶態（即，最高電阻狀態）之間可存在多個中間電阻狀態，且可使用記憶體元件來執行多級寫入。另外，可通過控制多個主動區中經歷相轉變的主動區的數目以及每一相轉變進行的方向而將相變層精確地寫入為特定電阻狀態。因此，隨著電流輸入的幅值增大，可從相變層的電阻變化觀察到階躍，且在這些階躍處界定電阻狀態。換句話說，相變層的電阻在這些階躍的範圍內實質上是固定的。因此，通過將輸入電流的幅值控制在與電阻變化的這些階躍對應的特定範圍內，可將相變層精確地寫入為所述電阻狀態。因此，可從記憶體元件的多級寫入省略驗證步驟。
在本公開的一個方面中，提供一種記憶體元件。所述記憶體元件包括：底部電極；加熱器，設置在所述底部電極上且包含多個導熱材料，其中所述多個導熱材料的電阻率互不相同，所述多個導熱材料中的第一導熱材料具有外圍側壁部及底板部，所述底板部連接到所述外圍側壁部且被所述外圍側壁部環繞，所述導熱材料中的第二導熱材料設置在所述多個導熱材料中的所述第一導熱材料的所述底板部上且在側向上被所述多個導熱材料中的所述第一導熱材料的所述外圍側壁部環繞；相變層，設置在所述加熱器上且接觸所述多個導熱材料；以及頂部電極，設置在所述相變層上。
在一些實施例中，所述多個導熱材料中的所述第一導熱材料被形成為杯形結構，所述杯形結構內具有凹槽，且所述多個導熱材料中的所述第二導熱材料設置在所述凹槽中。
在一些實施例中，所述多個導熱材料的多個頂表面共同界定所述加熱器的頂表面的至少一部分。
在一些實施例中，所述多個導熱材料是由相同的元素組合製成，且具有不同的元素百分比。
在一些實施例中，所述多個導熱材料是由氮化鈦製成，且具有不同的鈦原子百分比。
在一些實施例中，所述加熱器還包括熱隔離層，所述熱隔離層覆蓋所述多個導熱材料的最外側壁及最底表面。
在一些實施例中，所述熱隔離層的導熱性低於所述多個導熱材料的導熱性。
在一些實施例中，所述熱隔離層的頂表面及所述多個導熱材料的多個頂表面共同界定所述加熱器的頂表面。
在一些實施例中，所述多個導熱材料中的所述第二導熱材料覆蓋所述多個導熱材料中的所述第一導熱材料的內表面，所述多個導熱材料中的第三導熱材料覆蓋所述多個導熱材料中的所述第二導熱材料的內表面且被形成為柱狀。
在一些實施例中，所述多個導熱材料中的所述第一導熱材料的第一電阻率小於所述多個導熱材料中的所述第二導熱材料的第二電阻率，且所述第二電阻率小於所述多個導熱材料中的所述第三導熱材料的第三電阻率。
在一些實施例中，所述多個導熱材料的俯視圖案是同心圖案。
在一些實施例中，所述加熱器具有比所述相變層的佔用面積小且比所述底部電極的佔用面積小的佔用面積。
在本公開的另一方面中，提供一種記憶體元件。所述記憶體元件包括：底部電極；加熱器，設置在所述底部電極上且具有多個導熱區，所述多個導熱區被配置成同時生成不同量的焦耳熱，其中所述多個導熱區的金屬元素百分比互不相同；相變層，設置在所述加熱器上且接觸所述多個導熱區的頂端；以及頂部電極，設置在所述相變層上。
在一些實施例中，所述加熱器的電阻率從所述加熱器的中心向外減小。
在一些實施例中，所述多個導熱區中的一者在側向上被所述多個導熱區中的另一者環繞。
在本公開的又一方面中，提供一種記憶體元件的寫入方法。所述記憶體元件包括底部電極、加熱器及相變層，所述加熱器設置在所述底部電極上且具有在電阻率方面互不相同的多個導熱材料，所述相變層設置在所述加熱器上且具有分別與所述加熱器的所述多個導熱材料中的一者接觸的多個主動區。所述寫入方法包括：向所述加熱器提供第一電流脈衝，以使所述多個主動區全部經歷相轉變；以及向所述加熱器提供第二電流脈衝，以選擇所述多個主動區的一部分進行相轉變。
在一些實施例中，所述第一電流脈衝具有第一幅值及第一持續時間，所述第二電流脈衝具有第二幅值及第二持續時間，所述第一幅值大於所述第二幅值，且所述第一持續時間短於所述第二持續時間。
在一些實施例中，所述第二電流脈衝具有階梯狀的下降沿，且所述第一電流脈衝具有急劇的下降沿。
在一些實施例中，所述第一電流脈衝具有第一幅值及第一持續時間，所述第二電流脈衝具有第二幅值及第二持續時間，且所述第一幅值小於所述第二幅值。
在一些實施例中，所述第一電流脈衝及所述第二電流脈衝分別具有階梯狀的下降沿。
應理解，本公開的以下實施例提供可在各種各樣的具體背景下實施的可應用概念。所述實施例旨在提供進一步的闡釋，但不用於限制本公開的範圍。
以上概述了若干實施例的特徵，以使所屬領域中具有通常知識者可更好地理解本公開的各個方面。所屬領域中具有通常知識者應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中具有通常知識者還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對其作出各種改變、代替及變更。
00、01、10、11:電阻狀態 20:記憶胞元 100:記憶體元件 110:相變層 112、112a、112b、112c:主動區 120:加熱器 122、122a、122b、122c:導熱材料 124:熱隔離層 130:底部電極 140:頂部電極 200:存取電晶體 202:半導體基底 204:隔離結構 206:閘極結構 208:摻雜區 210:介電層 212:接觸插塞 A00 、A01 、A10 、A11 :幅值 AM:部分 D122a 、D122b 、D122c :直徑 H120 :高度 P00 、P01 、P10 、P11 :電流脈衝 T00 、T01 、T10 、T11 :持續時間
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1A是示出根據本公開一些實施例的記憶體元件的示意性剖視圖。 圖1B是示出如圖1A中所示的記憶體元件的加熱器的示意性平面圖。 圖1C是示出如圖1A中所示的記憶體元件中的相變層的主動區的示意性平面圖。 圖2是示出根據本公開一些實施例的儲存積體電路中的記憶胞元的剖視圖。 圖3A是示出根據本公開一些實施例的在置位寫入操作之前及置位寫入操作期間記憶體元件的各種電阻狀態的示意圖。 圖3B是示出根據本公開一些實施例的在置位寫入操作之前及置位寫入操作期間被提供到記憶體元件的輸入電流的波形的示意圖。 圖4A到圖4D是示出根據本公開一些實施例的在置位寫入操作之前及置位寫入操作期間的各個階段中的記憶體元件的加熱器及相變層的示意圖。 圖5是根據本公開一些實施例的在置位寫入操作期間相變層的電阻變化相對於輸入到加熱器的電流的幅值變化的圖。 圖6是根據本公開替代實施例的在置位寫入操作期間相變層的電阻變化相對於輸入到加熱器的電流的幅值變化的圖。 圖7A到圖7C是示出根據本公開替代實施例的在置位寫入操作期間的各個階段中的記憶體元件的加熱器及相變層的示意圖。 圖8是根據本公開替代實施例的在重置寫入操作期間相變層的電阻變化相對於輸入到加熱器的電流的幅值變化的圖。
100:記憶體元件
110:相變層
112、112a、112b、112c:主動區
120:加熱器
122、122a、122b、122c:導熱材料
124:熱隔離層
130:底部電極
140:頂部電極
H120 :高度

Claims (1)

  1. 一種記憶體元件，包括： 底部電極； 加熱器，設置在所述底部電極上且包含多個導熱材料，其中所述多個導熱材料的電阻率互不相同，所述多個導熱材料中的第一導熱材料具有外圍側壁部及底板部，所述底板部連接到所述外圍側壁部且被所述外圍側壁部環繞，所述導熱材料中的第二導熱材料設置在所述多個導熱材料中的所述第一導熱材料的所述底板部上且在側向上被所述多個導熱材料中的所述第一導熱材料的所述外圍側壁部環繞； 相變層，設置在所述加熱器上且接觸所述多個導熱材料；以及 頂部電極，設置在所述相變層上。
TW110103067A 2020-01-31 2021-01-27 記憶體元件及其寫入方法 TW202131534A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062968157P 2020-01-31 2020-01-31
US62/968,157 2020-01-31
US16/919,071 2020-07-01
US16/919,071 US12029143B2 (en) 2020-01-31 2020-07-01 Memory device and programming method thereof

Publications (1)

Publication Number Publication Date
TW202131534A true TW202131534A (zh) 2021-08-16

Family

ID=77062964

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110103067A TW202131534A (zh) 2020-01-31 2021-01-27 記憶體元件及其寫入方法

Country Status (3)

Country Link
US (3) US12029143B2 (zh)
CN (1) CN113205847A (zh)
TW (1) TW202131534A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117412664A (zh) * 2022-07-04 2024-01-16 长鑫存储技术有限公司 半导体结构及其形成方法、存储器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053494A (ja) * 2006-08-25 2008-03-06 Elpida Memory Inc 半導体装置及びその製造方法
US7960224B2 (en) 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
US7593255B2 (en) 2007-12-07 2009-09-22 Qimonda North America Corp. Integrated circuit for programming a memory element
US8648326B2 (en) * 2011-07-27 2014-02-11 International Business Machines Corporation Phase change memory electrode with sheath for reduced programming current
KR20130106659A (ko) * 2012-03-20 2013-09-30 에스케이하이닉스 주식회사 멀티 레벨을 갖는 상변화 메모리 장치 및 그 제조방법
US9627612B2 (en) * 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
US9324428B1 (en) 2015-01-25 2016-04-26 Macronix International Co., Ltd. Memory device and operation method thereof
US11647683B2 (en) * 2019-09-20 2023-05-09 International Business Machines Corporation Phase change memory cell with a thermal barrier layer

Also Published As

Publication number Publication date
CN113205847A (zh) 2021-08-03
US20220367807A1 (en) 2022-11-17
US12029143B2 (en) 2024-07-02
US20210242401A1 (en) 2021-08-05
US20240315153A1 (en) 2024-09-19

Similar Documents

Publication Publication Date Title
US7714315B2 (en) Thermal isolation of phase change memory cells
US7601995B2 (en) Integrated circuit having resistive memory cells
US7993962B2 (en) I-shaped phase change memory cell
EP1879232B1 (en) Low power phase change memory cell having different phase change materials
US7800093B2 (en) Resistive memory including buried word lines
KR101390340B1 (ko) 다중 레벨 메모리 장치 및 그 동작 방법
US9064794B2 (en) Integrated circuit including vertical diode
US20070249086A1 (en) Phase change memory
US20240315153A1 (en) Memory device and formation method thereof
US20090154227A1 (en) Integrated circuit including diode memory cells
US10297642B2 (en) Semiconductor device having data storage pattern
US7863610B2 (en) Integrated circuit including silicide region to inhibit parasitic currents
US20150162532A1 (en) Wrap around phase change memory
US8759808B2 (en) Phase-change memory cell
KR20080045070A (ko) 측벽 콘택을 갖는 상 변화 메모리 셀
US8189374B2 (en) Memory device including an electrode having an outer portion with greater resistivity
US8084759B2 (en) Integrated circuit including doped semiconductor line having conductive cladding
US7671353B2 (en) Integrated circuit having contact including material between sidewalls
TW202236639A (zh) 記憶體裝置
US20090046498A1 (en) Integrated circuit including memory having reduced cross talk
WO2023087131A1 (en) Phase-change memory device and method for forming the same
CN112840459B (zh) 相变存储器单元结构及其制造方法