TW202139198A - 應用於相變記憶體的方法 - Google Patents

應用於相變記憶體的方法 Download PDF

Info

Publication number
TW202139198A
TW202139198A TW110103129A TW110103129A TW202139198A TW 202139198 A TW202139198 A TW 202139198A TW 110103129 A TW110103129 A TW 110103129A TW 110103129 A TW110103129 A TW 110103129A TW 202139198 A TW202139198 A TW 202139198A
Authority
TW
Taiwan
Prior art keywords
curve
phase change
current
programming
change memory
Prior art date
Application number
TW110103129A
Other languages
English (en)
Inventor
吳昭誼
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202139198A publication Critical patent/TW202139198A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露提供一種處理序來修整PCRAM細胞以具有一致的程式化曲線。PCRAM細胞的初始程式化曲線經量測。一目標程式化曲線對於該等PCRAM細胞經設立。每一PCRAM細胞接著經個別地調變以滿足該目標程式化曲線。

Description

解決相變記憶體中細胞間變化的應力算法
無
相變技術對於下一代記憶體而言為前途無量的。它使用硫化物半導體以用於儲存狀態。硫化物半導體，亦稱為相變材料，具有晶態及非晶態。在晶態中，相變材料具有低的電阻率，而在非晶態中其具有高的電阻率。相變材料在非晶態及晶態中的電阻率比率通常大於1000，且因此相變記憶體裝置不太可能具有錯誤的讀數。硫化物材料在晶態及非晶態兩者中在某些溫度範圍下為穩定的，且可藉由電脈衝在該兩個狀態之間來回切換。在硫化物半導體中主要使用相變的一個類型之記憶體裝置通常稱為相變隨機存取記憶體（phase change random access memory；以下稱PCRAM）。
PCRAM具有若干操作及工程設計優點，包括高速度、低功率、非揮發性、高密度，及低成本。舉例而言，PCRAM裝置為非揮發性的且可經迅速地寫入，例如，在小於約50奈秒內。PCRAM細胞可具有高密度。另外，PCRAM記憶體細胞與CMOS邏輯相容，且與其他類型之記憶體細胞相比一般可以低成本來生產。
相變材料形成於頂部電極與底部電極觸點之間。在重設操作中，相變材料可在電流穿過其時經加熱達至高於熔融溫度的溫度。該溫度接著快速地下降至結晶溫度以下。相變材料之部分改變為具有高電阻率之非晶態，因此PCRAM細胞的狀態改變為高電阻狀態。區塊可藉由以下方式來設定回至晶態：將相變材料加熱達至高於結晶溫度但低於熔融溫度的溫度歷時某一時段。
無
本揭示案之實施例的製造及使用在下文中詳細地論述。然而，應瞭解，實施例提供可體現於廣泛多種特定上下文中的許多適用之發明性概念。所論述之特定實施例僅說明製造及使用實施例之特定方式，且並不限制本揭示案的範疇。遍及各種視圖及說明性實施例，相似參考數字用於指明相似元件。現將詳細地參考在隨附圖式中所說明的例示性實施例。在任何可能之處，在圖式及描述中使用相同的參考數字來指代相同或相似部分。在圖式中，形狀及厚度可為清晰性及便利性而誇示。此描述將詳言之針對元件，該等元件形成根據本揭示案之設備的部分或與該設備更直接地合作。應理解，並未特定地展示或描述的元件可採取各種形式。遍及本說明書對「一實施例」或「實施例」之引用意謂著，結合實施例所述之特定特徵、結構或特性包括於至少一實施例中。因此，短語「在一實施例中」或「在實施例中」在遍及本說明書之各處的出現未必均指代同一實施例。此外，特定特徵、結構或特性可在一或多個實施例中以任何合適之方式組合。應瞭解，以下諸圖並非按比例繪製；而是，此等諸圖僅意欲用於說明。
此外，諸如「在……之下」、「在……下方」、「下部」、「在……上方」、「上部」及其類似者之空間相對術語在本文中為易於描述可得以使用，以描述如諸圖中所說明之一元件或特徵與另一（多個）元件或特徵的關係。除諸圖中所描繪之方位之外，空間相對術語亦意欲涵蓋在使用或操作中之裝置的不同方位。設備可以其他方式定向（旋轉90度或以其他方位），且本文所使用之空間相對描述符可同樣經相應地解譯。
第1圖為展示根據本揭示案之一些實施例的半導體結構10之橫截面圖。參看第1圖，半導體結構10包括具有記憶體區120及周邊區121的半導體晶片。在一些實施例中，記憶體區120與周邊區121相比更靠近晶片中心。記憶體區120包括電晶體區100、在電晶體區100之上的加熱器130，及在加熱器130之上的相變層140。在一些實施例中，半導體結構10為PCRAM裝置。
在一些實施例中，電晶體區100包括基板101，在基板中之源極103、汲極105、STI結構109，在基板101正上方之底部層間介電質（inter-layer dielectric；ILD）111中的閘極102及接觸插塞107。在一些實施例中，基板101可包括形成於主動側上之磊晶層，諸如上覆於體半導體晶圓上的磊晶半導體層。在一些實施例中，基板101包括絕緣體上半導體（semiconductor-on-insulator；SOI）結構。舉例而言，基板可包括藉由處理序所形成之埋入式氧化物（buried oxide；BOX）層，該處理序諸如植入氧分離（separation by implanted oxygen；SIMOX）。在各種實施例中，基板101包括藉由諸如離子植入及/或擴散之處理序所形成的各種p型摻雜區及/或n型摻雜區，諸如p型井、n型井、p型源極/汲極特徵及/或n型源極/汲極特徵。基板101可包括其他功能性特徵，諸如電阻器、電容器、二極體、諸如場效電晶體（field effect transistor；FET）的電晶體。基板101可包括用以分離形成於基板101上之各種裝置的側向絕緣特徵。基板101可進一步包括多層互連（multilayer interconnection；MLI）結構的部分。多層互連結構包括複數個金屬層中之金屬線。不同的金屬層中之金屬線可經由垂直傳導性特徵來連接，該等特徵被稱為通孔特徵。多層互連結構進一步包括觸點，該等觸點用以將金屬線連接至基板101上的閘極電極及/或經摻雜特徵。多層互連結構經設計來耦接各種裝置特徵（諸如，各種p型及n型摻雜區、閘極電極及/或被動裝置）以形成功能性電路。
在一些實施例中，電晶體區100至少部分地在半導體基板101中包括重摻雜區，諸如源極103及汲極105。閘極102位於半導體基板101之頂表面之上且在源極103與汲極105之間，以共同形成電晶體結構123。第1圖展示在半導體基板101中具有摻雜區的平面電晶體。然而，本揭示案不限於此。諸如FinFET結構之任何非平面電晶體可具有隆起的摻雜區。接觸插塞107可形成於聯接至半導體基板101之頂表面的底部ILD111中，且可電耦接至電晶體區100。在半導體基板101上方之底部ILD 111可自多種介電材料形成，且可例如為氧化物（例如，Ge氧化物）、氮氧化物（例如，GaP氮氧化物）、二氧化矽（SiO2）、含氮的氧化物（例如，含氮的SiO2）、氮摻雜之氧化物（例如，N2植入之SiO2）、氮氧化矽（SixOyNz），及其類似者。
在許多例子中，淺槽絕緣（shallow trench insulation；STI）結構109經提供來界定及電隔離鄰近的電晶體。STI結構109形成於半導體基板101中。
在許多例子中，至少包括相變材料、底部電極及頂部電極之相變隨機存取記憶體（phase change random access memory；PCRAM）結構嵌入於在後段製程（back-end-of-line；BEOL）操作中所製備的金屬化層中，而電晶體區100係在前段製程（front-end-of-line；FEOL）操作中製備。PCRAM結構可嵌入於電晶體區100之上的金屬化層之任何位置中，例如，在鄰近的金屬層或平行於半導體基板101之表面水平地散佈的兩個金屬層中之任一者之間。遍及該描述，術語「金屬層」指代同一層中之金屬線的集合。另一方面，嵌入式PCRAM結構可定位於接觸插塞107與第一金屬層150之間。對於本文之金屬層所提供的數目並非限制性的。一般而言，一般熟習此項技術者可理解，PCRAM可定位於第N金屬層與第（N+1）金屬層之間，或第N金屬層與第（N+2）金屬層之間，或第N金屬層與第（N+M）金屬層之間，其中N及M為大於或等於1的整數。在實施例中，第N金屬層包括藉由介電層環繞的金屬線。金屬線可使用熟知的單鑲嵌製程來形成，且可由銅或諸如AlCu的銅合金形成，但其他金屬材料亦可得以使用。
在一些實施例中，如第1圖中所示，加熱器130充當對相變層140的底部電極，且第一金屬層150之金屬線150A充當相變層140的頂部電極。在一些實施例中，加熱器130或底部電極與接觸插塞107接觸，以用於存取源極103或汲極105。接觸插塞107藉由底部ILD 111環繞，且加熱器130或底部電極的底部與底部ILD 111接觸。接觸插塞107之形成可包括在底部ILD 111中形成開口，填充開口，且接著執行化學機械拋光（chemical mechanical polish；CMP）。閘極接觸插塞電連接來自上覆金屬線之閘極102與通孔（未圖示）。為簡單性起見，用於存取閘極102之閘極接觸插塞未經展示，但其亦與接觸插塞107同時形成。接觸插塞107可由鎢（W）形成，但諸如銀、鋁（Al）、銅（Cu）、AlCu及其類似者之其他傳導性材料亦可得以使用或添加。底部ILD 111之上的中間ILD 112環繞加熱器130或底部電極及相變層140。在第1圖的周邊區121中，存取源極103或汲極105之接觸插塞107′及存取閘極102的接觸插塞108′穿透通過底部ILD 111及中間ILD 112。
相變層140包括常用的硫化物材料，包括但不限於Ge、Te及Sb中之一或多者，例如，其可為GeSbTe、NGeSbTe、InGeSbTe，或其化學計量材料。
在第1圖中，加熱器包括由第一材料構成的熱隔離殼130A，及由第二材料構成且藉由熱隔離殼130A環繞的熱傳導芯130B。在一些實施例中，第一材料之第一熱導率小於第二材料的第二熱導率。舉例而言，第一材料可包括具有3 W/mK之熱導率的TaN，而第二材料可包括具有20 W/mK之熱導率的TiN。舉另一實例，第一材料可包括具有3 W/mK之熱導率的TaN，而第二材料可包括具有57 W/mK之熱導率的Ta。展示的是：加熱器130具有與相變層140接觸之第一表面130C，及與第一表面130C相對的第二表面130D。
在一些實施例中，熱隔離殼130A封閉熱傳導芯130B的側壁及底部，且因此第一材料及第二材料皆自第一表面130C暴露。換言之，熱傳導芯130B及熱隔離殼130A皆在第一表面130C處與相變層140的底表面接觸。展示的是：整個熱傳導芯130B與相變層140接觸，而熱隔離殼130A的僅一部分與相變層140接觸。然而，第1圖的說明關於相變層140與加熱器130之熱傳導芯130B以及熱隔離殼130A之間的界面不欲為限制性的。其他配置，諸如僅熱傳導芯130B與相變層140之底部接觸，應含於本揭示案的預期範疇中。另一方面，如第1圖中所示，僅第一材料在連接至接觸插塞107及底部ILD 111的第二表面130D處暴露。
在一些其他實施例中，熱隔離殼130A與熱傳導芯130B的僅側壁接觸，且因此第一材料及第二材料皆自第一表面130C暴露。換言之，熱傳導芯130B及熱隔離殼130A皆在第一表面處與相變層140接觸。另一方面，在熱傳導芯130B之僅側壁藉由熱隔離殼130A環繞的方案下，第一材料及第二材料皆自第二表面130D暴露。
在再一些其他實施例中，熱隔離殼130A與熱傳導芯130B的僅底部接觸，且因此僅第一材料自第一表面130C暴露。換言之，僅熱傳導芯130B在第一表面處與相變層140接觸。另一方面，在熱隔離殼130A與熱傳導芯130B之僅底部接觸的方案下，僅第一材料自第二表面130D暴露。
在非晶相中，例如GST之相變層140具有短程原子序度（short-range atomic order）及低的自由電子密度，此導致較高的電阻率。此有時被稱為RESET相，因為其通常在RESET操作之後形成，其中相變層140之溫度經由施加於加熱器130上的重設電流而升高，稍微高於熔點，接著相變層140經突然淬火以使其冷卻。冷卻之速率對於非晶相的形成為關鍵的。GST之非晶相的典型電阻可超過1百萬歐姆。
在晶相中，相變層140之GST材料具有遠程原子序度及高的自由電子密度，此導致較低的電阻率。此亦被稱作SET相，因為其在SET操作之後形成，其中材料之溫度升高高於再結晶溫度但低於熔點，接著經稍慢地冷卻以允許晶粒遍及相變層140而形成。GST之晶相的典型電阻自1千歐姆變化至10千歐姆，此顯著地低於非晶相的典型電阻。
RESET及SET脈衝之電壓及/或電流值經選擇來產生相變材料的熔融或再結晶。RESET脈衝應升高溫度恰高於熔點，且接著允許材料迅速地冷卻至非晶相。SET脈衝應升高溫度恰高於再結晶溫度但低於熔點，且允許較長時間來使其冷卻。
R-I（電阻-電流）曲線為相變層140的參數，其指示電阻值回應於在RESET或SET脈衝中所使用之各種電流值的改變。R-I曲線可單獨地對於RESET操作或對於SET操作來判定。R-I曲線可使用各種方法來量測。舉例而言，R負載量測技術可得以使用，該技術將負載電阻器與相變層140耦接。一些其他技術消除對於負載電阻器及相關突返副效應（snapback side effect）的需要。
第2圖展示在對實例相變層140之RESET操作下的實例R-I曲線200。如第2圖中所示，實例相變層140要求約320μA之RESET電流以使電阻值在RESET起始點210處開始增大，且要求約512μA的RESET電流以在RESET點220處達到高電阻相，例如全RESET相（在約1000kΩ處）。在一些實施例中，例如電阻值達到100kΩ的部分RESET點230亦可用於表徵實例R-I曲線。
PCRAM裝置或PCRAM細胞之晶圓包括大量PCM記憶體細胞，該等細胞各自包括相變層140。PCM細胞在相變性質中具有固有變化，該等性質包括相變層140的R-I曲線。R-I曲線中之固有細胞變化難以藉由材料製造或裝置製造來控制。
在構思當前技術及將當前技術轉化為實踐時，發明者已認識到，相變層140的R-I曲線或其他程式化曲線可經由加應力來調變。舉例而言，恆定的應力或循環應力增強材料偏析，且藉由使程式化曲線移位而調變相變層140的程式化曲線。在應力下之R-I曲線移位的型式亦在相變層140間變化。
第3圖展示在不同量之電流應力循環(current stress cycles)下的R-I曲線位移之四個實例型式。每一循環包括RESET電流脈衝及SET電流脈衝。在一些實施例中，RESET電流值係在約100 uA至約1 mA之範圍中，RESET脈衝寬度係在約100 ns至約1 us的範圍中。SET電流值係在約100 uA至1 mA之範圍中，且SET脈衝寬度係在約1 us至約10 us的範圍中。一般而言，較大的電流值可使移位行為加速。如第3A圖中所示，在第一型式中，相變層140之R-I曲線（「初始R-I曲線」）的初始位置310A已相對於其他初始R-I曲線310B、310C、310D向左定位，此指示較低的RESET電流經要求來將相變層140之相位自SET相改變為RESET相。在各種量之應力循環經施加後，例如，10個循環、100個循環、1K個循環、10K個循環及100K個循環，R-I曲線即一致地移至右側，例如，此指示較大的RESET電流經要求來改變相位。在100K個循環之電流應力脈衝已經施加之後，R-I曲線最終移位至右側在位置320A處，其與在10個循環、100個循環、1K個循環、10K個循環之電流應力下的R-I曲線相比進一步向右。
如第3B圖中所示，在第二型式中，當各種循環之電流應力經施加時，例如，10個循環、100個循環、1K個循環、10K個循環及100K個循環，R-I曲線經調變來：在10個循環至100個循環的電流應力之後，自初始位置310B首先移位至左側（指示較低的RESET程式電流經要求來程式化RESET），在1K個循環至10K個循環的電流應力之後，接著返回至約初始位置310B，且在100K個循環的電流應力已經施加之後最終移位至初始位置310B之右側以達到位置320B。
如第3C圖中所示，在第三型式中，當各種循環之電流應力經施加時，例如，10個循環、100個循環、1K個循環、10K個循環及100K個循環，R-I曲線經調變來：在10個循環至100個循環的電流應力之後，自初始位置310C首先移位至左側（指示較低的RESET程式電流經要求來程式化RESET），在1K個循環至10K個循環的電流應力之後，接著朝向初始位置310B向右移位，且在100K個循環的電流應力已經施加之後最終返回至約初始位置310B以達到位置320C。
如第3D圖中所示，在第四型式中，當各種循環之電流應力經施加時，例如，10個循環、100個循環、1K個循環、10K個循環及100K個循環，R-I曲線經調變來：在10個循環至100個循環的電流應力之後，自初始位置310D首先移位至左側（指示較低的RESET程式電流經要求來程式化RESET），在1K個循環至10K個循環的電流應力之後，接著朝向初始位置310B向右移位，且在100K個循環的電流應力已經施加之後最終達到位置320D，位置320D仍在初始位置310B的左側。
如圖3A至圖3D之型式中所示，相變層140的R-I曲線在約100K循環之電流應力之後主要地傾向於自初始位置310A、310B、310C移位至右側，除了310D的狀況。在100K個循環的電流應力之前，主導型式為R-I曲線自初始位置移位至左側。該等型式亦展示，在某一範圍的應力循環（「穩定範圍的應力」）中，例如在第3圖中所示之實例資料中在約1K與約10K個循環的電流應力之間，R-I曲線為相對穩定的，例如並不隨RESET電流之施加而移位，且在所有相變層140間為相對均勻的，此被稱為「R-I曲線的穩定範圍」。R-I曲線之穩定範圍可對於不同的相變材料經由實驗資料或經由模擬來獲得。該等型式亦展示，在某些應力循環之後，例如，在10K個應力循環之後，在應力調變下的R-I曲線與用小於10K個應力循環調變之R-I曲線相比主要展示右移位趨勢。
基於R-I曲線位移型式的實驗資料，目標R-I曲線位置可經判定以用於調變或修整PCRAM裝置10或含有積體電路晶片之晶圓的所有相變層140，該等積體電路晶片各自用於形成PCRAM裝置10。
第4圖展示調變PCRAM細胞之程式化曲線的實例處理方法400。參看第4圖，在實例操作410中，量測PCRAM細胞的初始程式化曲線。程式化曲線之量測可經由任何合適的方法來達成，該等方法均包括於本揭示案中。
在實例操作420中，基於經量測的初始程式化曲線對於所有PCRAM細胞判定目標程式化曲線。舉例而言，在R-I曲線的狀況下，目標R-I曲線可設置於PCRAM細胞的初始R-I曲線之全部或大部分（例如，90%）的右側之位置處。舉另一實例，目標R-I曲線可設定於R-I曲線的穩定範圍內。舉例而言，在第3圖的實例R-I曲線中，第3A圖至第3D圖的經調變之R-I曲線在約1K至約10K之應力循環之後在穩定範圍中具有類似位置。在1K至10K個循環之電流應力的範圍內之量的應力循環之後，目標R-I曲線可基於R-I曲線之位置來判定。基於實驗資料（例如，第3圖的資料）或其他方法（例如，模擬）假設，每一PCRAM細胞之R-I曲線在各種應力循環經施加的情況下將最終達到目標R-I曲線。在再一實例中，目標R-I曲線設定於PCRAM細胞中之大部分（例如，85%）的初始R-I曲線之左側的位置處，因為假設在10K個循環之電流應力內，左移對於相變層140中的大部分而言為主要調變型式。
在實例操作430中，將加應力程序施加至每一PCRAM細胞，以調變PCRAM細胞之相變層140的程式化曲線來達到目標程式化曲線。加應力程序可包括恆定電流應力、恆定應力電壓、循環電流應力脈衝、循環應力電壓脈衝，或其他合適的加應力方法。在實施例中，數個循環之電流應力用於每一PCRAM細胞。一循環的電流應力包括RESET電流脈衝及SET電流脈衝。在施加至每一PCRAM細胞的加應力程序期間，相變層140之程式化曲線可經動態地及/或週期性地量測以判定目標程式化曲線是否已達到或滿足。
在實施例中，臨限或容限範圍用於判定經調變程式化曲線是否達到或滿足目標程式化曲線。臨限或容限範圍可設定為在目標程式化曲線周圍約-2%至約+2%之間。舉例而言，對於第2圖的實例RESET I-R曲線，臨限或容限範圍可基於RESET I-R曲線之RESET起始點、部分RESET點或RESET點中的一或多者來判定。界定臨限或容限範圍的其他方法亦為可能的且包括於本揭示案中。
第5圖展示判定目標程式化曲線的實例處理方法500。在實例操作510中，將測試加應力程序施加至每一PCRAM細胞。同一測試加應力程序用於所有PCRAM細胞，以判定應對對於每一PCRAM細胞之測試加應力程序的程式化曲線位移之初始方向。舉例而言，在R-I曲線的狀況下，測試加應力程序可為在約100個循環之電流應力與約10k個循環之電流應力之間的範圍中的同一量之循環電流脈衝。
在一些實施例中，加應力之第一臨限量可對於例如GST的相變材料判定，相變材料之所有相變層140在超過該第一臨限量的情況下在R-I曲線調變中展現同一方向之移位。舉例而言，對於GST，實驗資料（例如，第3圖）指示，在約10K至100k個循環的電流應力之後，所有GST層140展現右移性質。測試加應力程序包括小於第一臨限量的加應力量。因此，在測試加應力程序下，相變層140展現不同初始移位方向及不同的移位型式。
在實例操作520中，在測試加應力程序經施加之後，對於具有相變層140的每一PCRAM細胞量測測試R-I曲線。測試R-I曲線指示在加應力下的PCRAM細胞之R-I曲線移位型式。使用第3圖的R-I移位型式作為說明性實例，在100個循環之測試加應力之後，PCRAM的R-I曲線可移位至左側（例如，第3B圖、第3C圖、第3D圖）抑或移位至右側（第3A圖）。
作為說明性實例，第6圖展示五個PCRAM細胞之初始R-I曲線610A、610B、610C、610D、610E，及各別測試R-I曲線620A、620B、620C、620D、620E。如第6圖中所示，測試R-I曲線620A、620B、620C、620D自各別初始R-I曲線610A、610B、610C、610D移位至左側。測試R-I曲線620E自初始R-I曲線610E移位至右側。在一些實施例中，在所有測試R-I曲線當中，右邊界測試R-I曲線經判定，其為所有測試R-I曲線當中的最右者。此處，測試R-I曲線620C為右邊界測試R-I曲線。
在實例操作530中，基於PCRAM細胞的初始R-I曲線及測試R-I曲線判定目標R-I曲線。在一些實施例中，目標R-I曲線經設定為在所有測試R-I曲線的右側。舉例而言，目標R-I曲線經設定於右邊界測試R-I曲線的右側。在一些實施例中，目標R-I曲線經設定於所有初始I-R曲線的或當中的中間I-R曲線之左側。中間I-R曲線可判定為所有初始R-I曲線當中的平均初始R-I曲線或中值初始R-I曲線。在測試加應力程序的該量之加應力內，主要R-I曲線移位型式為自初始R-I曲線左移。因此一般而言，平均或中值初始R-I曲線位於右邊界測試R-I曲線的右側。基於第3圖的R-I曲線移位型式，在其他測試循環在測試加應力程序之後施加於PCRAM細胞上的情況下，所有PCRAM細胞之R-I曲線將朝向目標R-I曲線移位。
本文的描述使用R-I曲線作為PCRAM細胞之相變層的實例程式化曲線。本揭示案可類似地應用於其他程式化曲線，如I-V（電流-電壓）曲線。本文的描述使用RESET I-R曲線作為I-R曲線之實例。其可類似地應用於SET I-R曲線。
使用所揭示技術，目標程式化曲線可基於PCRAM細胞的初始程式化曲線位移方向或程式化曲線位移型式來設定。因而，目標程式化曲線可經定位至PCRAM細胞中的一些PCRAM細胞之初始程式化曲線的左側，且定位至一些其他PCRAM細胞之初始程式化曲線的右側。整體加應力量可減小，且PCRAM細胞的耐久性可維持於相對較高之位準。
前述內容概述了若干實施例之特徵，使得熟習此項技術者可更好地理解本描述的態樣。熟習此項技術者應瞭解，其可容易地使用本描述作為用於設計或修改其他處理序及結構的基礎，以用於實行本文所介紹之實施例的相同目的及/或達成相同優點。熟習此項技術者應亦認識到，此等等效構造並不脫離本描述的精神及範疇，且其可在不脫離本描述之精神及範疇的情況下在本文中進行各種改變、取代及更改。
一般而言，在以下申請專利範圍中，所使用之術語不應解釋為將申請專利範圍限於在說明書及申請專利範圍中所揭示的特定實施例，而應解釋為包括所有可能的實施例連同享有此等申請專利範圍之權利的等效物之完全範疇。因此，申請專利範圍不受揭示內容限制。
本揭示案可藉由以下實施例的描述得到進一步瞭解。
在一些實施例中，一種方法包括以下步驟：判定複數個相變記憶體細胞的初始程式化曲線；基於該些初始程式化曲線對於該些相變記憶體細胞判定一同一目標程式化曲線；及藉由將一第一加應力程序施加於該些相變記憶體細胞之一第一相變記憶體細胞上而調變該第一相變記憶體細胞，直至該第一相變記憶體細胞的一經調變程式化曲線滿足該目標程式化曲線為止。
在一些實施例中，一種方法包括以下步驟：判定複數個相變記憶體細胞的初始程式化曲線；藉由將一測試應力程序施加至該些相變記憶體細胞，而判定該些相變記憶體細胞之該些初始程式化曲線的複數位移型式；基於該些相變記憶體細胞之該些位移型式而對於該些相變記憶體細胞判定一目標程式化曲線；及經由加應力而調變該些相變記憶體細胞之每一相變記憶體細胞的一程式化曲線，直至每一相變記憶體細胞之一經調變程式化曲線滿足該目標程式化曲線為止。將在發明者審查之後完成。
在一些實施例中，一種方法包括以下步驟：判定複數個相變層的初始電阻-電流曲線；基於該些初始電阻-電流曲線對於該些相變層判定一目標電阻-電流曲線；及將多個循環之RESET電流脈衝及SET電流脈衝施加於每一相變層上，直至該相變層的一經調變之電阻-電流曲線滿足該目標電阻-電流曲線為止。
可依據上文詳述的描述對實施例進行此等及其他改變。一般而言，在以下申請專利範圍中，所使用之術語不應解釋為將申請專利範圍限於在說明書及申請專利範圍中所揭示的特定實施例，而應解釋為包括所有可能的實施例連同享有此等申請專利範圍之權利的等效物之完全範疇。因此，申請專利範圍不受揭示內容限制。
10:半導體結構/PCRAM裝置 100:電晶體區 101:基板 102:閘極 103:源極 105:汲極 107:接觸插塞 107′:接觸插塞 108′:接觸插塞 109:淺槽絕緣（STI）結構 111:底部ILD 112:中間ILD 120:記憶體區 121:周邊區 123:電晶體結構 130:加熱器 130A:熱隔離殼 130B:熱傳導芯 130C:第一表面 130D:第二表面 140:相變層/GST層 150:第一金屬層 150A:金屬線 200:R-I曲線 210:RESET起始點 220:RESET點 230:部分RESET點 310A:初始位置 310B:初始R-I曲線/初始位置 310C:初始R-I曲線/初始位置 310D:初始R-I曲線/初始位置 320A:位置 320B:位置 320C:位置 320D:位置 400:方法 410:操作 420:操作 430:操作 500:方法 510:操作 520:操作 530:操作 610A:初始R-I曲線 610B:初始R-I曲線 610C:初始R-I曲線 610D:初始R-I曲線 610E:初始R-I曲線 620A:測試R-I曲線 620B:測試R-I曲線 620C:測試R-I曲線 620D:測試R-I曲線 620E:測試R-I曲線
當結合隨附諸圖閱讀時，本揭示案之態樣自以下詳細描述最佳地理解。在圖式中，等同的參考數字識別類似元件或動作，除非上下文另有指示。圖式中之元件的大小及相對位置未必按比例繪製。實務上，各種特徵之尺寸可任意地增大或減小，以用於論述的清晰性。 第1圖說明根據本揭示案之實施例的實例PCRAM細胞。 第2圖說明實例I-R曲線。 第3圖說明根據本揭示案之實施例的在加應力下之實例I-R曲線位移型式。 第4圖說明根據本揭示案之實施例的調變PCRAM細胞之程式化曲線的實例處理序。 第5圖說明根據本揭示案之實施例的判定目標程式化曲線之實例處理序。 第6圖說明根據本揭示案之實施例的實例初始I-R曲線及測試I-R曲線。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
400:方法
410:操作
420:操作
430:操作

Claims (20)

  1. 一種方法，包含： 判定複數個相變記憶體細胞的初始程式化曲線； 基於該些初始程式化曲線對於該些相變記憶體細胞判定一目標程式化曲線；及 藉由將一第一加應力程序施加於該些相變記憶體細胞之一第一相變記憶體細胞上而調變該第一相變記憶體細胞，直至該第一相變記憶體細胞的一經調變程式化曲線滿足該目標程式化曲線為止。
  2. 如請求項1所述之方法，其中該第一加應力程序將第一數目個循環之電流應力脈衝施加於該第一相變記憶體細胞上。
  3. 如請求項2所述之方法，其中電流應力脈衝的該些循環各自包括一RESET電流脈衝及一SET電流脈衝。
  4. 如請求項1所述之方法，其中一臨限值範圍用於判定該第一相變記憶體細胞的該經調變程式化曲線滿足該目標程式化曲線。
  5. 如請求項1所述之方法，其中該些初始程式化曲線及該目標程式化曲線為電阻-電流曲線，且其中該目標程式化曲線要求低於該些初始程式化曲線中之至少一些初始程式化曲線的一重設電流。
  6. 如請求項1所述之方法，其中該判定該目標程式化曲線包括以下步驟： 將一測試加應力程序施加於該些相變記憶體細胞中的每一者上； 在該測試加應力程序已經施加之後，量測該些相變記憶體細胞的測試程式化曲線；及 基於該些相變記憶體細胞的該些測試程式化曲線及該些初始程式化曲線而判定該目標程式化曲線。
  7. 如請求項6所述之方法，其中該些初始程式化曲線為電阻-電流曲線，且該目標程式化曲線為一電阻-電流曲線，該電阻-電流曲線要求高於所有該些測試程式化曲線的一重設電流。
  8. 如請求項6所述之方法，其中該些初始程式化曲線為電阻-電流曲線，且該目標程式化曲線為一電阻-電流曲線，該電阻-電流曲線要求低於該些初始程式化曲線之一中間電阻-電流曲線的一重設電流。
  9. 如請求項8所述之方法，其中該中間電阻-電流曲線為所有該些初始程式化曲線當中的一中值。
  10. 如請求項8所述之方法，其中該中間電阻-電流曲線為所有該些初始程式化曲線當中的一平均值。
  11. 如請求項6所述之方法，其中該測試加應力程序用以自該些相變記憶體細胞的該些初始程式化曲線判定初始位移方向。
  12. 如請求項11所述之方法，其中該些相變記憶體細胞之該些初始程式化曲線的該些初始位移方向包括一右移方向及一左移方向。
  13. 一種方法，包含以下步驟： 判定複數個相變記憶體細胞的初始程式化曲線； 藉由將一測試應力程序施加至該些相變記憶體細胞，而判定該些相變記憶體細胞之該些初始程式化曲線的複數位移型式； 基於該些相變記憶體細胞之該些位移型式而對於該些相變記憶體細胞判定一目標程式化曲線；及 經由加應力而調變該些相變記憶體細胞之每一相變記憶體細胞的一程式化曲線，直至每一相變記憶體細胞之一經調變程式化曲線滿足該目標程式化曲線為止。
  14. 如請求項13所述之方法，其中該判定該些位移型式包括在該測試應力程序已經施加之後判定該些相變記憶體細胞的測試程式化曲線。
  15. 如請求項13所述之方法，其中該調變該程式化曲線包括動態地且週期性地量測該程式化曲線。
  16. 如請求項15所述之方法，其中一臨限值範圍用於判定每一相變記憶體細胞的該經調變程式化曲線滿足該目標程式化曲線。
  17. 一種方法，包含以下步驟： 判定複數個相變層的初始電阻-電流曲線； 基於該些初始電阻-電流曲線對於該些相變層判定一目標電阻-電流曲線；及 將多個循環之RESET電流脈衝及SET電流脈衝施加於每一相變層上，直至該相變層的一經調變之電阻-電流曲線滿足該目標電阻-電流曲線為止。
  18. 如請求項17所述之方法，其中該目標電阻-電流曲線定位於該些相變層之一穩定範圍的電阻-電流曲線內，在該範圍內，該些電阻-電流曲線不會隨一重設電流的施加而移位。
  19. 如請求項18所述之方法，其中該些相變層之該電阻-電流曲線的該穩定範圍係基於實驗資料來判定。
  20. 如請求項18所述之方法，其中該些相變層之該電阻-電流曲線的該穩定範圍係使用模擬來判定。
TW110103129A 2020-04-01 2021-01-27 應用於相變記憶體的方法 TW202139198A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/837,770 US11475950B2 (en) 2020-04-01 2020-04-01 Stressing algorithm for solving cell-to-cell variations in phase change memory
US16/837,770 2020-04-01

Publications (1)

Publication Number Publication Date
TW202139198A true TW202139198A (zh) 2021-10-16

Family

ID=76508362

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110103129A TW202139198A (zh) 2020-04-01 2021-01-27 應用於相變記憶體的方法

Country Status (3)

Country Link
US (3) US11475950B2 (zh)
CN (1) CN113053436A (zh)
TW (1) TW202139198A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233177B2 (en) * 2005-04-04 2007-06-19 International Business Machines Corporation Precision tuning of a phase-change resistive element
US7609543B2 (en) * 2007-09-27 2009-10-27 Magic Technologies, Inc. Method and implementation of stress test for MRAM
US7639527B2 (en) * 2008-01-07 2009-12-29 Macronix International Co., Ltd. Phase change memory dynamic resistance test and manufacturing methods
KR20140128482A (ko) * 2013-04-25 2014-11-06 에스케이하이닉스 주식회사 저항변화 메모리 소자와 이를 위한 쓰기제어 회로, 이를 포함하는 메모리 장치 및 데이터 처리 시스템과 동작 방법
US9564216B2 (en) * 2015-01-30 2017-02-07 Macronix International Co., Ltd. Stress trim and modified ISPP procedures for PCM
US9373382B1 (en) * 2015-04-17 2016-06-21 Macronix International Co., Ltd. Method for healing phase-change memory device and applications thereof

Also Published As

Publication number Publication date
US20210312987A1 (en) 2021-10-07
US20240087645A1 (en) 2024-03-14
US11475950B2 (en) 2022-10-18
US11862244B2 (en) 2024-01-02
US20220383952A1 (en) 2022-12-01
CN113053436A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
US10424732B2 (en) Fin selector with gated RRAM
TWI716548B (zh) 半導體記憶體裝置及其製造方法
US7817464B2 (en) Phase change memory cell employing a GeBiTe layer as a phase change material layer, phase change memory device including the same, electronic system including the same and method of fabricating the same
US8212233B2 (en) Forming phase-change memory using self-aligned contact/via scheme
US8525298B2 (en) Phase change memory device having 3 dimensional stack structure and fabrication method thereof
TWI723356B (zh) 半導體裝置、其形成方法及應用
US9196830B2 (en) Wrap around phase change memory
US9196356B2 (en) Stackable non-volatile memory
TW202008514A (zh) 相變記憶體結構、記憶體器件與其形成方法
JP2012531740A (ja) 封入相変化セル構造および方法
US9218875B2 (en) Resistive non-volatile memory
US20080186762A1 (en) Phase-change memory element
TW201117367A (en) Semiconductor memory device and manufacturing method thereof
US20150123068A1 (en) Fin-type memory
US20090267046A1 (en) Memory structure with a programmable resistive element and its manufacturing process
US11862244B2 (en) Stressing algorithm for solving cell-to-cell variations in phase change memory
CN106997924B (zh) 相变存储器及其制造方法和电子设备
KR101030016B1 (ko) 비휘발성 프로그래머블 스위치 소자 및 그 제조방법
CN112106136A (zh) 用于3d相变存储单元以改善编程并增大阵列尺寸的新替换位线和字线方案
US11562931B2 (en) 3D stackable bidirectional access device for memory array
US11476303B2 (en) Multi-level cell configurations for non-volatile memory elements in a bitcell
US20240324475A1 (en) Phase change material including deuterium
TW202243298A (zh) 記憶體裝置及其形成方法
CN113782671A (zh) 具有多层级单元配置的非易失性存储器元件