CN1130442A - 光和辐射的半导体探测器及其制造方法 - Google Patents

Abstract

为了提供用于探测光和辐射并把它们转变为电信号的高速低功耗的半导体探测器，用具有衬底背偏的PMOS晶体管作为探测单元，并排列在具有比N型衬底浓度高的n^-井中，用于形成耗尽层的P⁺层排列在与形成PMOS晶体管半导体探测器相同的表面上。

Description

光和辐射的半导体探测器 及其制造方法

本发明与将光和辐射转变为电信号的半导体探测器及其制造方法相关联。[发明背景]

这里提到的“探测”的简单表述就是把光和辐射转变为电信号。光的探测利用的是半导体中将波长为300nm到几微米的光转变为电信号的光电效应。辐射的探测利用的是离化辐射，如x射线和γ射线及带电粒子等在半导体中产生电子—空穴对从而产生电信号的机制。排列在一个平面内的许多半导体探测单元能探测两维信息(表面分辨能力)。图20表示了一个普通带电粒子半导体探测器的例子。图20(a)是探测器设计轮廓图，图20(b)是在A-A′线上的部分轮廓图，图20(c)是在B-B′线上的部分轮廓图。图中，数字12001表示带电粒子半导体探测器，12002表示衬底厚度，12003表示p型条读出电容电极，12004表示p型条电容绝缘膜，12005表示N^-型Si(硅)半导体衬底，12006表示包括浓度为10¹⁹到10²⁰的N⁺掺杂层的n型条，12007表示n型条读出电容电极，12008表示n型条电容绝缘膜，12009表示包括浓度约为10¹⁹的P⁺掺杂层的p型条。

从图20可明显看出，许多p型条12009在半导体衬底12005的正面以条形平行排列着。在半导体衬底12005的背面，许多n型条12006沿垂直于上面提到p型条的方向平行排列着。在每个p型条12009上均有一个p型条电容绝缘膜12004和p型条读出电容电极12003，而在每个n型条上均有一个n型条电容绝缘膜12008和n型条读出电容电极12007。

图21是表示图20探测器部分的电路图。虚线标示的12001表示IC芯片，带电粒子半导体探测器在这一芯片上形成。12104表示上面提到的p型条12009和n型条12006的相交部分，在那里形成一个pn结来构成探测二极管作为带电粒子的探测部分。12102表示在二极管12104两端形成的电容C_G，它构成了读出电容。12103表示读出放大器，12105表示接地GND。12106表示偏置电阻，12101表示偏置电源V_B。每个探测二极管12104通过偏置电阻12106与偏置电源V_B12101保持电接触。

当加以偏置电源VB时，耗尽层从pn结反向偏置边界处沿衬底厚度12002方向扩展。该层可扩展到几乎整个衬底厚度。如果带电粒子落在这一耗尽层上，将在耗尽层内部产生电子一空穴对，类似于可定量测量入射带电粒子的读出放大器12103的外部电路通过读出电容探测到信号。同时，正如以上描述的，由于正面的p型条与背面的n型条垂直，在每个相交点均形成一个探测二极管12104，二极管的输出表明了入射带电粒子的位置和量。这种探测器是用作实时(持续不断的)探测带电粒子的一种半导体器件。

作为探测光的半导体器件，利用二维排列的pn结或npn晶体管作为探测单元(这种器件的例子没有表示在图中)，而不是利用CCD。这种器件通过在时分系统中选择每个单元来处理信号。

具有以上描述结构的普通半导体探测器具有下述问题：

1.由于类似于电容和导线的结构必须在半导体衬底两面构成，因此要求许多工艺步骤，从而使制造工艺复杂化。进而由于复杂的双面工艺，表面破裂的经常发生使得效率难以改善，生产成本增加。

2.在影响探测的耗尽层厚度和导致多次散射的材料质量间的关系限制了所用半导体衬底的厚度；通常使用的厚度为200-400μm，而较厚的500-600μm的衬底不能使用。这意味着在半导体晶片工艺中目前的工艺技术(例如高的清洁水平和高分辨工艺)不能使用，这主要是由于这些工艺使用6英寸或更大的片子，如果其厚度小于500μm，片子非常容易破碎，从而难以进行工艺制造。

3.对于光的探测及带电粒子的探测，如果只使用pn结，则信号的幅度太小，难以得到与附加的其它电容和电阻相比是足够大的S/N比率(信噪比)。

4.对于光的探测及带电粒子的探测，如果使用npn(或pnp)晶体管结构，信号的放大由探测元件本身完成，从而当得到大的信号幅度时，由于在基区大的结电容和长的少数载流子存储时间，在高速(超过几MHz)下测量(采样)是困难的。

从而本发明的目的就是发现一种新原理以解决上述问题，并提供一个新的高性能的光和辐射的半导体探测器、及基于这一原理的该器件的制造方法。[本发明的描述]

这里描述的是本发明的原理及解决上述问题的主要测量。

本发明的工作原理是在形成MOS晶体管的半导体衬底中提供pn结电极，并利用由pn结产生的耗尽层作为探测部分。按照光或辐射的剂量，进入耗尽层的光或辐射入射导致阻抗的变化。从而，改变了MOS晶体管的衬底电势，其中包括作为光或辐射剂量函数的漏电流的变化。本发明利用漏电流的这个变化作为读出探测输出。

利用这个工作原理的第一种措施依据的是探测单元为具有衬底背部偏置的MOS晶体管。以下的描述将根据于p沟MOS晶体管来进行。

如果衬底是N^-型，第二种措施依据的是形成浓度高于N^-型衬底的n井及在其中形成上面提到的PMOS晶体管。(如果在下面描述中使用NMOS，则杂质的导电类型相反。)

第三种措施依据的是提供一个用于形成耗尽层的P⁺层，这一P⁺层与PMOS在半导体衬底的同一面上形成。而且，这一P⁺型层以超过从n井扩展的耗尽层所希望的厚度的距离来安排。

第四种措施依据的是提供一个用于形成耗尽层的P⁺层，这一P⁺层在半导体衬底的相反面形成。而且，P⁺层的面积超过了形成PMOS的n井区。如果有许多P⁺层被排列，则形成的P⁺层的间隔小于从邻近的P⁺层扩展的耗尽层所希望的厚度。

第五种措施依据的是提供用于形成耗尽层的MOS二极管，这一二极管与PMOS在半导体衬底的同一面上形成。

第六种措施依据的是提供用于形成耗尽层的MOS二极管，这一二极管与PMOS在半导体衬底的相反面形成。

第七种措施依据的是提供以源区为中心的以同心圆形状排列的PMOS。

第八种措施依据的是所使用的半导体衬底具有一层薄膜半导体(在本领域被称为SOI衬底或绝缘层上的硅)，该薄膜半导体经过一层绝缘膜设置在基本衬底上，这个薄膜半导体层薄于由用于形成耗尽层的预定的偏置电压所扩展的耗尽层厚度。

第九种措施依据的是在同一衬底中排列许多PMOS。在PMOS间来形成P±层将更有利。

第十种措施依据的是使用一种制造方法，这个制造方法至少包括下述工艺：在第一块半导体衬底中形成P⁺层的工艺；对该层进行的氧化和扩散工艺，把第二块衬底与形成了P⁺层的表面相粘联的工艺；研磨第一块衬底的工艺；在研磨好的表面上制造上面描述的PMOS的工艺，除去第二块衬底的工艺；及在P⁺层上形成电极的工艺。

第十一种措施依据的是使用一种制造方法，这个制造方法至少包括一步工艺，即使用BF₂或BF₃在40-80keV能量下以5E14/cm²或更小的剂量进行离开注入以形成P⁺层。

第十二种措施依据的是使用一种制造方法，这个制造方法至少包括下述工艺：即经过一绝缘膜把第二块衬底与第一块半导体衬底相粘联的工艺；研磨第一块半导体衬底的工艺；在研磨好的表面上制造PMOS的工艺；除去第二块衬底的工艺；及形成用于形成耗尽层的MOS二极管电极的工艺。

第十三个种措施依据的是，在相同的半导体衬底中邻近于上面描述的PMOS来形成用于偏置的电阻元件单元。

第十四种措施依据的是一种在相同的半导体衬底中形成的与PMOS相联接的信号处理电路。而且，关于PMOS，形成一个包括偏置控制电路和电源供给控制电路的结构。

通过采用上述措施，得到了如下效应：

通过采用第一种措施和使用PMOS，得到了信号放大效应。也由于使用PMOS代替少数载流子元件，例如npn晶体管，允许进行高速测量。

通过采用第二种措施，具有较高浓度的n井衬底产生一较大的衬底偏置效应。

通过采用第三种措施，由于在与PMOS同一面形成了用于形成耗尽层的P⁺层，得到了带电粒子的单面半导体探测器。

通过采用第四种措施，在与PMOS相反的面上形成了用于形成耗尽层的P⁺层，允许减小半导体探测器的面积(芯片尺寸)及在PMOS面上的较高密度的多重排列。

通过采用第五种措施，利用MOS二极管形成耗尽层，允许降低引起噪声的漏电流。

通过采用第六种措施，由于在与PMOS的相反的面上形成了用于形成耗尽层的MOS二极管，允许减小半导体探测器本量的芯片尺寸及在PMOS面上较高密度的并多重排列。

通过采用第七种措施，得到了整个表面均匀探测的效应。

通过采用第八种措施，耗尽层沿薄半导体层的深度方向扩展，然后主要沿横向扩展到所希望的区域，允许以较低的电压进行探测。

通过采用第九种措施，得到了具有二维表面分辨率的半导体探测器。如果在PMOS间形成一P±型，将对探测带电粒子的信号分配产生影响。

通过采用第十种措施，具有所希望的耗尽层厚度(例如300μm厚度，薄于直径为600μm的大片子)的半导体探测器可在大直径晶片上制造。

通过采用第十一种措施，具有电阻率为4kΩ或更大的半导体衬底可很好地进行控制。

通过采用第十二种措施，具有所希望的耗尽层厚度(例如300μm厚度，薄于直径为600μm的大片子)的半导体探测器可在一个大的面积中制造，即在一个大直径晶片上。

通过采用第十三种措施，信号处理电路可被简化。

通过采用第十四种措施，探测单元与信号处理电路可制造在一个单片的半导体器件芯片上。[附图的简要描述]

图1表示的是本发明实施例一的截面图。图2表示的是本发明实施例一PMOS晶体管的设计图。图3表示的是按照本发明PMOS晶体管工作原理的电路图。图4表示的是按照本发明PMOS晶体管工作的解释图。图5表示的是本发明PMOS晶体管的电容和电阻元件的电路图。图6是描述本发明PMOS晶体管物理量的参数表。图7是描述按照本发明PMOS晶体管电学特征的参数表。图8是描述按照本发明PMOS晶体管象素的带电粒子探测单元电路特征的参数表。图9表示的是二维排列的本发明实施例一的平面图。图10表示的是二维排列的本发明实施例一的截面图。图11表示的是本发明实施例二的截面图。图12表示的是本发明实施例二的平面图。图13表示的是本发明一个读出电路例子的电路图。图14表示的是本发明实施例三的截面图。图15表示的是本发明半导体器件的注入剂量和电阻率的关系图。图16表示的是本发明偏置电压与耗尽层厚度的关系图。图17表示的是本发明一个制造工艺步骤例子的截面图。图18表示的是本发明实施例四的半导体器件的截面图。图19表示的是本发明实施例五的半导体器件的截面图。图20图示的是用于探测带电粒子的普通半导体器件。图21表示的是用于探测带电粒子的普通半导体器件工作的电路图。图22表示的是本发明实施例一的第一项改进的设计图。图23表示的是本发明实施例一的第一项改进的截面图。图24表示的是本发明实施例一的第二项改进的设计图。图25表示的是本发明实施例一的第三项改进的截面图。图26表示的是本发明实施例一的第四项改进的截面图。图27表示的是本发明实施例一的第五项改进的截面图。图28表示的是一个二维排列的本发明实施例一的第四项改进的多个探测部分(PMOS象素)的例子的截面图。图29表示的是本发明实施例二的第一项改进的截面图。图30表示的是本发明实施例二的第二项改进的截面图。图31表示的是本发明实施例二的第二项改进的半导体器件探测部分的部分断面图，信号处理电路在同一衬底中形成。图32表示的是本发明实施例二的第二项改进的半导体器件的信号处理电路部分断面图，信号处理电路在同一衬底中形成。图33是一个与本发明实施例二的第二项改进相关例子的设计图。图34表示的是一个本发明实施例二的读出电路例子的方框图。图35表示的是用本发明实施例二的第二个应用例子的半导体器件基带传输方法的电路的系统方框图。图36表示的是本发明实施例二第二个应用例子的半导体器件载频传输方法的电路的系统方框图。图37表示的是本发明实施例二的第二个应用实例的一个半导体器件例子的方框图，其偏置控制电路部分具有双极结构。图38表示的是本发明实施例二的第二个应用实例的一个半导体器件例子的方框图，其偏置控制电路部分具有MOS结构。图39表示的是本发明实施例二的第二个应用实例的一个半导体器件例子的方框图，其偏置控制电路部分具有MOS结构及跟随器联接的光接收部分。图40表示的是用于电源控制电路的使用N-衬底的本发明实施例二的第二个应用例子的半导体器件的方框图。图41表示的是用于电源控制电路的使用P-衬底的本发明实施例二的第二个应用例子的半导体器件的方框图。图42表示的是按照本发明的输出特性与入射光剂量的关系图。[本发明的优选实施例][实施例]

本发明的实施例将在这里参考图示详细描述。

图1表示的是按照本发明的带电粒子半导体探测器实施例一的截面图。数字10120表示具有6kΩm电阻率的N^-衬底。10102表示衬底厚度d，这里为300μm。10101是以6E12/cm²剂量、用150keV注入磷离子形成的n井。10108表示漏区，10119表示源区。这些区域的都是由以5E15/cm²剂量、用30keV注入硼离子形成的P⁺层。并且这些区域分别有漏电极10109和源电极10116。10107表示n井电极。10104表示与n井进行欧姆接触的N⁺层，它是由6E15/cm²剂量、用40keV注入磷离子形成的。10113表示栅绝缘膜，其厚度10112为540nm。10114为由多晶Si形成的栅电极。10118表示用于隔离的SiO₂，其膜厚为1μm并环绕n井。

衬底电阻率(浓度)、n井注入剂量和栅绝缘膜的厚度是本发明的重要参数，它们影响着本发明半导体探测器的性能。栅绝缘膜的膜厚度最好薄于用于隔离的SiO₂10118，否则第V个分离区由于偏置将难以控制。10117表示耗尽层，它依赖于浓度而扩展进入背面P⁺层10111。图中省略了进一步的描述。用这种方法，形成了作为探测单元的p沟MOS晶体管10106。

接着描述衬底的背面。10111表示背面的P⁺层，它通过外加偏压用于形成耗尽层10117，这个P⁺层由注入2E14/cm²与40keV的BF₂形成的，并与上面提到的N⁺衬底10120形成pn结。10122表示在背面形成的SiO₂膜。10110表示背面P⁺层的电极，它通过SiO₂膜10122的窗口与P⁺型层相联接。10115表示伸出在P⁺层外的电极部分的距离，这里为150μm。10103表示背面N⁺层沟道，它由注入6E15/cm²与40keV的磷形成，与背面P⁺型层的距离10105为350μm(这个距离必须大于耗尽层厚度的10％。)

图2是本发明实施例一的半导体探测器单一PMOS晶体管一个例子的平面图。

10208表示栅电极(多晶硅)，10205表示源区，10210表示漏区。栅电极10208与源区10205和漏区10210重叠。10204表示栅长L，如果目前忽略横向扩散Y_j，它按如图所示定义。10206表示栅宽W，如图所示它定义为源漏间的尺寸。10209表示栅电极(Al)，10201表示n井电极，10202表示n井区，10203表示漏电极，10207表示源电极。

图3表示的是解释以上描述的本发明PMOS晶体管工作原理的电路图。10301表示用于给栅电极加电压的VGS，10303表示栅电极G，10302源电极S，10304表示漏电极D。10305表示n井衬底，它借助于衬底偏置电阻组分RB10306与n井衬底的偏压V_sub10307相联接。10308表示地(GND)和10309表示漏电压VDD。

图4表示的是本发明PMOS晶体管的工作原理。本发明利用了用一个新结构的MOS晶体管的背偏置效应。通常衬底(PMOS)相对于源处于正偏而使阈值电压Vth升高，而且在非饱和工作条件下，具有相同VGS时，漏电流ID降低。从图3和图4可明显看出，本发明利用了在相同VGS条件下由衬底负偏引起的ID增加现象。通常，如果衬底(PMOS)相对与源处于负偏置，由于pn结处于正向，在它们之间有电流流过。通过利用在n井和N^-衬底中形成的寄生电阻RB，本发明可获得处于负偏的背部偏置效应。从而如图1和图2所示n井电极与源区间有一段距离，它们之间为漏区。

下面描述的是多个光探测单元按二维排列的探测器。通常，探测单元称为象素。对于由许多二维排列的PMOS探测单元构成的本发明具有表面分辨率的半导体探测器，探测单元被称为象素，它们的工作特性随后详细描述。

图5表示的是本发明实施例一的PMOS晶体管详细的电容和电阻组分的等效电路图。10501表示栅偏压VGS，10502表示栅电极G，10504表示源电极S，10505表示漏电极D。10506表示读出电容CO，10503表示输出信号VOUT端，10508表示n井与源区间的电容CJ，10507表示n井与沟道间的电容CS，10511表示相对n井与衬底背面P⁺层的电容CD。10510表示n井衬底的偏置电阻组分，10509表示漏极与VDD 10514间的电阻组分RO，10512表示地(GND)，10513表示偏压VB。

图6是用于描述本发明PMOS晶体管的计算得到的物理量参数表。当处于饱和区时，MOS晶体管漏电流Id由下述方程给出： $\mathrm{Id}=\frac{1}{2}\frac{W}{L}\mathrm{\μs}{C}_{\mathrm{ox}}{(V_{\mathrm{gs}}-V_{\mathrm{th}})}^2-----\left(1\right)$ 这里W是栅宽度，L是栅长，μs是有效表面载流子迁移率，Cox是单位面积的栅电容，VGS是源对栅电压，Vth是阈值电压。Cox由下述方程给出。μs＝120cm²/Vsec。 $C_{\mathrm{ox}}={\mathrm{\ϵ}}_o{\mathrm{\ϵ}}_{\mathrm{ox}}\frac{1}{t_{\mathrm{ox}}}-----\left(2\right)$ 这里ε_o是真空介电常数，ε_ox是SiO₂介电常数，t_ox是SiO₂膜厚。假定ε_o＝8.854×10^-14F/cm，ε_ox＝3.9，CG由下式给出：

CG＝WLC_ox    (3)衬底(n井)偏压V_sub调节Id和Vth，如F： $V_{\mathrm{th}}=2\mathrm{\φ}{F}_n-\frac{{\mathrm{qN}}_D{L}_D}{C}\sqrt{\frac{2q|2\mathrm{\φ}{F}_n-V_{\mathrm{sub}}|}{\mathrm{kT}}}---\left(4\right)$ 这里q是电荷，k是Boltzmann常数，T是Kelvin绝对温度，ND是衬底(n井)的掺杂浓度，LD是下式定义的Debye长度： $L_D=\sqrt{\frac{{\mathrm{\ϵ}}_o{\mathrm{\ϵ}}_{\mathrm{Si}}\mathrm{kT}}{q^2{N}_D}}-----\left(5\right)$ 及衬底(n井)的Fermi势为： $\mathrm{\φ}{F}_n=-\frac{\mathrm{Kt}}{q}\ln \frac{N_D}{n_i}-----\left(6\right)$ 这里ε_Si是硅(Si)的介电常数，ni是Si的本征载流子浓度。为了简化描述，在方程(4)中省略了平带电压。

衬底(n井)内部的跨导gsub由下式定义为Vsub对漏电流的依赖关系： $g_m=\frac{\mathrm{dId}}{{\mathrm{dV}}_{\mathrm{sub}}}=-g_m\frac{{\mathrm{dV}}_{\mathrm{th}}}{d{V}_{\mathrm{sub}}}-----\left(7\right)$ 这里gm也被称为表面跨导，它由下式定义： $g_m=\frac{\mathrm{dId}}{{\mathrm{dV}}_{\mathrm{GS}}}=\sqrt{2\mathrm{Id}{k}_p\frac{W}{L}}-----\left(8\right)$ 显然衬底(n井)内部跨导gsub正比于gm。

并且gsub/gm为 $\frac{g_{\mathrm{sub}}}{g_m}=-\frac{d{V}_{\mathrm{th}}}{{\mathrm{dV}}_{\mathrm{sub}}}=\frac{{\mathrm{qN}}_D{L}_D}{2C_{\mathrm{ox}}}\sqrt{\frac{2q}{\mathrm{kT}|2\mathrm{\φ}{F}_n-V_{\mathrm{sub}}|}}---\left(9\right)$ 显然gsub/gm比率表示探测器的灵敏度，并且该灵敏度可通过减小Cox(∝1/栅的t_ox)而增加。

反偏pn结(p-i-n二极管)的漏电流由方程IL＝iL(W_well)²给出，而iL又由下式表示： $i_L=\frac{1}{2}q\frac{n_i}{{\mathrm{\τ}}_o}d-----\left(10\right)$ 假设n_i＝1.45×10¹⁰cm^-3，τ_c＝2.5×10^-3S，d＝300μm，则iL＝10nA/cm²和100×100μm n井的漏电流估计为IL＝1pA/象素。

就考虑而言，对应衬底(n井)的电容CB可分为三部分：n井对衬底背部(p⁺层，结面)的电容(CD)，n井对沟道区的电容(CS)，和n井对源区的电容(CJ)，从而有：CB＝CD＋CS＋CJ

                   (11)先考虑CD。

CD＝AdCd

                   (12)这里Ad为PMOS象素的尺寸。CD为 $\mathrm{CD}={\mathrm{\ϵ}}_o{\mathrm{\ϵ}}_{\mathrm{Si}}\frac{A_d}{d}-----\left(13\right)$ 这里d是耗尽层的厚度。

再考虑n井对源区的电容。n井与源区pn结的耗尽层的厚度为 $d_{\mathrm{jo}}=\sqrt{\frac{{2\mathrm{\ϵ}}_o{\mathrm{\ϵ}}_{\mathrm{Si}}{N}_A+N_D}{q{N}_A{N}_D}{V}_{\mathrm{bi}}}-L_d\sqrt{\frac{2q{V}_{\mathrm{bi}}}{\mathrm{kT}}}---\left(14\right)$ 这里NA是源区掺杂浓度，Vbi由下式定义的内建电势： $V_{\mathrm{bi}}=\frac{\mathrm{kT}}{q}\ln \frac{N_A{N}_D}{n_i^2}-----\left(15\right)$ 从而，零偏结电容Cjo为由下式给出： $C_{\mathrm{jo}}={\mathrm{\ϵ}}_o{\mathrm{\ϵ}}_{\mathrm{Si}}\frac{1}{d_{\mathrm{jo}}}-----\left(16\right)$ 从而，源区到n井的电容由下式给出： $\mathrm{CJ}={\mathrm{\ϵ}}_o{\mathrm{\ϵ}}_{\mathrm{Si}}\frac{A_J}{d_{\mathrm{jo}}}-----\left(17\right)$

接着，考虑n井对沟道区的电容。正面导电沟道与n井衬底间的耗尽层的厚度定义为： $d_{\mathrm{sub}}=L_D\sqrt{\frac{2q|{\mathrm{\φ}}_s-V_{\mathrm{sub}}|}{\mathrm{kT}}}-----\left(18\right)$ 而φs为PMOS导电沟道的表示势。

该电容定义为： $C_{\mathrm{sub}}={\mathrm{\ϵ}}_o\frac{{\mathrm{\ϵ}}_{\mathrm{Si}}}{d_{\mathrm{sub}}}-----\left(19\right)$ 这里ND为PMOS晶体管的ND。φs沟道的表面势。整个栅区的沟道与n井衬底间的电容由下式给出： $\mathrm{CS}={\mathrm{\ϵ}}_o{\mathrm{\ϵ}}_{\mathrm{Si}}\frac{\mathrm{WL}}{d_{\mathrm{sub}}}-----\left(20\right)$ 当Vsub＝0和φs＝2φFn时，这个方程是正确的。

图7表示的是按照本发明的由以上描述得到的PMOS晶体管象素的电特性参数(当tox＝540nm和ND＝1×10¹⁶cm^-3时)。

CB是与n井掺杂浓度相关的总电容，并由综合考虑下面描述的电荷放大因子确定，其依赖于所希望的量和特殊情形。

在图5，当例如于x射线、γ射线和带电粒子以脉冲方式离化辐射时，产生的等效电荷由Qo表示。

出现在n井衬底上的电势借助于时间t和角速度ω定义为： $V_{\mathrm{sub}}=\frac{Q_o}{C_B}\exp (-t/R_B{C}_B)-\frac{Q_o}{C_B}\frac{1}{\mathrm{j\ω}+1/\left(C_B{R}_B\right)}---\left(21\right)$ 这里RB是用以保持n井电势的偏压。

随漏电流变化而显示的部分为I_d＝I_D(DC)＋g_subV_sub

                                           (22)这里I_d(DC)表示的是漏电流的直流部分。求微分可得到时间常数to，及包括RO与CO的电容和电阻组成的微分网络的输出信号(从VOUT输出的信号)为 $\frac{Q_o{g}_{\mathrm{sub}}}{C_B}\frac{\mathrm{j\ω}}{(\mathrm{j\ω}+1/\left(C_B{R}_B\right))(\mathrm{j\ω}+1/\left(t_o\right))}---\left(23\right)$ 当CB RB相对于时间轴足够长时，输出信号可如下简化 $\frac{Q_o{g}_{\mathrm{sub}}}{C_B}\frac{1}{\mathrm{j\ω}+1/t_o}-----\left(24\right)$ 实际上，在这个实施例中，取to＝150nsec和CBRB＝100μsec作了近似计算。最终经Fourier变换后的总输出电荷为 $Q_{\mathrm{out}}=\frac{Q_o{g}_{\mathrm{sub}}{t}_o}{C_B}-----\left(25\right)$ 电荷放大因子Q_out/Q_o受到n井掺杂浓度和栅SiO₂厚度(tox)的很大影响；放大因子随n井掺杂浓度的增加而增加，并随栅tox厚度的增厚而增加。然而，如果这个因子超过n井掺杂浓度则CB增加，并且如上面所描述那样，时间常数变慢。因此为这个实施例选择的每个参数值都是一个例子。

图8列出是用上述方法得到的表示PMOS晶体管象素带电粒子探测单元电路特征的参数。

借助这个实施例，可以得到具有高速响应特性和电荷放大因子的带电粒子半导体探测器。

本发明的另一个特征是该探测器具有电路型和器件型结构，并且上述方程、特别是方程20和方程25分别被用来确定为各种应用设计的探测器的参数(放大因子和时间常数)。

至今所描述的均是使用p沟MOS的情况。n沟MOS自然也可以同样的方式应用。在那种情形下，要求改变一些常数(例如迁移率)，但基本和必须的常数是严格相同的。

例如，从半导体制作工艺出发，栅tox可在10nm到一万零几nm的范围内变化，n井掺杂浓度实际上可在1×10¹⁴cm^-3到1×10¹⁸cm^-3范围内。衬底浓度实际上可在1.45×10¹¹cm^-3到1×10¹⁵cm^-3范围内。

图9表示的是由本发明实施例一提出的多个象素按二维排列的半导体器件电路的设计图。正如图中所示，在x轴方向的象素线中，10901表示象素x(1，1)，10907表示象素x(1，2)，…10908表示象素x(1，n)，它们按总数n进行电连接，并被引到由10911表示的读出电极x1处。同样，从10903表示的象素x(2，1)到10905表示的象素x(n，1)排列成总数n条线。序数为n的象素线列被引到10913表示的读出电极Xn处。在Y轴方向的象素线中，10902表示的象素Y(1，1)，10904表示的象素Y(2，1)，…10906表示的象素Y(n，1)，它们按总数n进行电连接并被引到由10912表示的读出电极Y1处。序数为n的象素线列被引到10914表示的读出电极Yn处。

10909表示象素X(n，n)，10910表示象素Y(n，n)。从而可得到具有表面分辨率的半导体器件。

在以上描述中，X象素的数目与Y象素的数目相同，但实际上X象素与Y的数目不需要相同。这是由于象素的数目和间距是由要探测的形状、所希望的分辨率等决定。在图9为了简化，省略类似于用于偏置的电源线等的一些连接。图10是表示图9一个例子的截面图。11005表示象素间的p±类型层，它是由注入30keV，7E13/cm²的硼形成的，用以增加带电粒子探测时相邻象素间的信号隔离。11006表示小尺寸结构的背部p⁺层，有许多排列的这种层。减小尺寸以便降低结电容CD。外围的p±层和划片槽(也称为scribe-line)处的N⁺层11001间的距离11003按图1所述需要有350μm或更大。11010表示划槽N⁺层电极。这个电极是为了使N+型周围电势相同，而且如果对灵敏度的影响(背偏效应)，在电路中无其它联接或电势。11007表示N^-衬底，10901表示排列的PMOS晶体管象素X(1，1)，10902表示排列的PMOS晶体管象素Y(1，1)，10910表示排列的PMOS晶体管象素Y(n，n)。在本图中，省略了n井电极(实际存在)。图10中也省略了电形成的耗尽层。

图11表示本发明实施例二的半导体探测器的截面图。11101表示PMOS晶体管，11105表示P⁺层，11104表示背面N⁺层，11105表示耗尽层，11109表n井。11102表P⁺层和n井间的距离，11106表示晶片厚度，11107表示耗尽层在横向的扩展，11108表示在耗尽层垂直方向的扩展。

这个实施例的特征是，用于形成耗尽层11105的P+层11103与PMOS晶体管区域11101在同一面形成，PMOS晶体管区域11101以围绕P+层11103的方式形成。

在衬底的下部，覆盖整个表面形成一N+层11104，在实施例一中，它仅在周围存在。图上省略了n井电极。

图12是本发明实施例二半导体器件一个例子的设计图。11201表示P⁺层，11202表示N井电极，11203表示源电极，11204表示P⁺层电极，11205表示铝栅电极，11206表示漏电极，11207表示多晶栅电极。在该实施例中，铝栅电极仅部分地与多晶栅电极接触，但它跨越多晶栅电极形成自然接触。按照该实施例，不需要半导体衬底的背面工艺，这提供了可用普通工艺来得到本发明结构的优点。

通过排列多个这种半导体探测器，自然可得到与实施例一相同的具有表面分辨率的探测器。进而，参考图11描述一个特殊例子，假设晶片11106的厚度为300μm，在6kΩ电阻率的情况下，耗尽层在偏压VB近似为60V时扩展到300μm，并且此扩展在垂直方向11108停止在300μm处。正是在此处，存在着处在底部的N层11104。同时耗尽层在横向11107也扩展到300μm。进一步增加偏压，耗尽层主要在横向扩展，而在垂直方向保持停止。用这种方法，即使基本象素间的间隙(在PMOS与P+层相结合情况下)为600μm或更大，整个衬底也可被耗尽，从而可得到具有表面分辨率的可有效探测带电粒子的半导体探测器。

图13是表示可应用在本发明任一种实施例中的读出电路一个例子的方框图。

11313表示本发明的半导体探测器，11306表示读出MOS晶体管，11309表示存储电容CSTG。这个读出电路的特征是它拥有用于输出的存储电容CSTG和由时分驱动(使用称为时钟k或Ck 11304的参考信号)的读出MOS晶体管11306。假如排列着多个半导体探测器11313，则来自于Vout 11305信号以隔行和与Ck同步的方式扫描和读出。通常图象传感器、图象敏感单元和采取存储和选择类型的读出方法的称为CCD的光探测器使用这个方法。利用这个读出方法可非常有效地得到本发明的高速响应和放大特性。

图14表示的是本发明实施例三的半导体探测器的截面图。11403表示支持SOI的衬底，11404表示SOI-Si层，11401为SOI-Si层与SOI支持衬底间的绝缘层，11405表示光和带电粒子的探测部分，11411表示信号处理电路部分。

支持衬底11403主要包括硅或石英。石英衬底在使用背面入射光的情形是方便的。支持衬底的厚度11423为500μm，绝缘膜层11401为SiO₂，其厚度11422为1μm。形成的硅层覆盖整个表面，构成所谓SOI衬底。

形成的SOI-Si层11404的电阻率为1kΩcm，厚度11421为18μm。在该实施例中，探测部分11405在SOI-Si层11404上形成，构成信号处理电路的CMOS部分11411在同一表面上形成。探测部分11405包含P+层11409和PMOS 11406，CMOS部分11411包含NMOS 11412和PMOS 11417。11419表示N+层划片槽，11420表示在SOI-Si底部的N+层。没有这一层，当耗尽层11410达到底部时，产生的载流子将引起漏电流。

11415表示P^-井，它具有通常用于NMOS的CMOSP井结构，其表面浓度为E16/cm³和深度为6μm。同样，由11418表示的用于PMOS的n井具有通常用于PMOS的CMOS n井结构，表面浓度为1E16/cm³和深度为6μm。11413表示用于表面浓度为1E18/cm³和深度为1μm的隔离单元的普通的场掺杂层。

图15表示的是用于形成本发明探测部分偏置的，为了形成P+层所需的硼、BF₂或BF₃的注入剂量与最终衬底电阻率间的关系。

假设半导体衬底电阻率在制作工艺开始前为10kΩcm，由于工艺中各种因素影响，最终电阻率要发生变化，但正如图15所示，形成P+层的注入剂量对电阻率有最大影响。这仅在使用表面晶向100、并未经在高于1000℃下处理超过1小时以上的氧化工艺才有效。对本发明的所有实施例这种电阻率的最终控制均是重要的，并可有效地得到所希望的耗尽层厚度(在横向和垂直方向)。

图16表示的是按照本发明实施例三的偏置电压VB与各种衬底电阻率的扩展(加宽)耗尽层的厚度(宽度)的关系图。从曲线C可明显看出，当电阻率ρ＝1kΩcm时，VB为3V时的耗尽层达到18μm。如d线所示，在衬底厚度11421方向扩展停止了，而由e可看出，耗尽层在横向11407的扩展则陡峭上升。加5V电压，耗尽层就达200μm，因此覆盖整个从探测部分的P+层到该探测部分的PMOS端部(图上忽略PMOS的n井电极，此电极实际位于探测部分的最外围，因此其实际端点应是该端点)的区域(如果这个区域是在100μm内)，达到全探测。通过利用这样的耗尽层的横向扩展(通过选择不同情况下的SOI-Si层电阻率和厚度)，在VB低到1.5V、3V或5V时可获得所希望的探测，提供出用于遥控、图象传感器和图象探测单元的探测部分的非常有效的半导体探测器。

例如在5V的VDD下，在ρ＝1kΩcm的衬底中，从在信号处理电路的CMOS部分中形成NMOS的P^-井11416处扩展的耗尽层11416扩展超过18μm，从而实际提供了一个深的n井11414。假设表面浓度为5E14/cm³，如果要求包含p井，则深度可小于18μm(尽管在该实施例的图示中深度为18μm)，这样可控制足够低的漏电流。

自然，如果用与以前描述的PMOS光接收部分相同的方法，将用于偏置的P+层以同心园的方式制做在正面，该实施例将也是有效的，并且使用P-衬底也是有效的。

图17是本发明实施例一的半导体探测器制造方法的截面图。

在图17(a)中，11701表示SiO₂，11706表示N-型半导体衬底(第一个半导体衬底)，由11702表示的厚度为600μm，电阻率为6kΩcm，表面晶向为100。11705表示磷离子注入部分，使用光刻胶等以实施例一描述的40keV和5E15/cm²条件有选择地注入离子。11703表示BF₂离子注入部分，类似于磷离子注入情形，使用光刻胶11704等以60keV和1E14/cm²条件有选择地注BF₂离子。SiO₂ 11701的厚度为500。接着在氧化和扩散工艺后，得到了4000厚的SiO₂ 11707、P⁺层11709和N⁺层11708(17(b))。然后，使具有上面提到的P⁺层11709的第一个半导体衬底11706的表面与第二个衬底(这里是硅)11712相接触。第二个衬底的厚度11711为300μm。在接触后，衬底在750℃的氮气条件下热处理2小时以保证衬底键合，从而得到表示在图17(c)中的结衬底。之后，第一个衬底经过研磨和镜面抛光，达到厚度为300μm。结果，如图17(d)所示得到了整个厚度为600μm的结衬底。结衬底经历一系列形成本发明PMOS晶体管的工艺步骤，以得到如图17(e)所示的结衬底。之后第二个衬底11712被除掉，在这项工艺后，在背面SiO₂的预定部分形成窗11717，并形成P+层电极11716，如图17(f)所示。当借助于上述工艺步骤完成这个实施例时，在具有所希望的300μm耗尽层厚度(衬底厚度)的半导体探测器的生产工艺中，可暂时地处理一个600μm厚的衬底，从而可使用6英寸和8英寸的大晶片工艺，以允许使用较先进的工艺技术(例如精密加工工艺)。

主要与实施例一相关联描述的这个制作方法，经稍微修改就可应用到其它实施例的制作方法中。

图18表示的是本发明实施例四的半导体器件的截面图。11801表示PMOS晶体管探测单元，11802表示栅绝缘膜，11803表示铝栅电极，11804表示多晶硅栅电极，11805表示耗尽层，11806表示反型层。

在形成PMOS晶体管11801的衬底中，一MOS二极管结构在背部形成以在加背偏压VB时形成耗尽层11805。MOS二极管结构包括栅绝缘膜11802、多晶硅栅电极11804和铝栅电极11803。通过加负偏压VB，如果衬底为N-型，对这个MOS二极管结构将形成反型层11806，然后形成耗尽层11805。

这里，对于偏压VB，应用300KHZ或更高的脉冲电压足以扩展耗尽层，如果进行光探测而不是带电粒子探测，而且读出是存储型的，很容易使该脉冲与Ck同步。鉴于反型层浓度升高，雪崩击穿变高，栅绝缘膜应尽可能薄，这层膜需要一层能允许3MV/cm或更小的电场强度的最小厚度以抵抗外加VB，从而避免介电极穿或寿命问题。在扩展的耗尽层的这一边加偏压VB的情况下，电场强度可以等于或小于5MV/cm。从而，当VB依据耗尽层厚度的要求而变化时，若VB＝50V，栅绝缘膜可大于或等于1000，VB＝5V，栅绝缘膜可大于或等于100。

图19表示的是本发明中实施例五的半导体器件的截面图。与实施例四不同的是，其背偏是通过MOS极管加上的，这个MOS二极管位于探测单元PMOS同侧。11901表示探测单元PMOS晶体管，11902表AL栅电极，11903表示MOS二极管的多晶硅栅电极，11904表示MOS二极管栅绝缘膜，11905表示反型层。图中省略了N井电极。

以上描述的实施例一到五作为基本形式以说明本发明可有多种结构，下面将描述这些实施例进一步改进的例子。

图22表示的是本发明半导体探测器实施例一的第一项改进的设计图，图23为其截面图。22201表示漏电极，22202表示源电极，22203表示栅电极(如铝Al)，22204表示n井电极，22205表示多晶(多晶硅)栅电极，22206表示栅绝缘膜，22207表示包含P⁺层的源区，22208表示N^-衬底，22209表示包含P⁺层的漏区，22210表示N⁺层，22211表示n^-井区，22212表示电流路径，22213表示偏置电阻RB。

包含栅绝缘膜22206和多晶(多晶硅)栅电极22205的栅区以同心圆形状环绕源22207。在其外周，漏区22209和N⁺层22210也以同心圆形状环绕源区。N⁺层22210用于充当为n^-井22211的提供n^-井电极22204。n^-井电极22204的形成使得它连到与信号处理电路相联接的同心圆外部处。图22省略了同心圆的下部。图23省略了形成背部P⁺层的衬底背面。

此结构中，源区完全为其它区等距离环绕，这允许在整个表面均匀探测入射带电粒子。进而，由于没有相交部分和夹角，避免了由电场的非必需的集中在压力电阻上的电压降。同样，由于在栅区和漏区下面通过栅区的电流路径22212是从源区向充当n井电极的N⁺层横穿，可得到稳定的并具有高值的偏置电阻RB 22213(见图23)。如果RB的电阻率不够高，要么用n井电极22204和铝栅电极22203作为连接，要么附加外部电路。对于后者，下面在图24中描述的例子是适宜的。

图24表示的是本发明半导体探测器实施例一的第二项改进的设计图。

22401表示漏电极，22402表示栅电极，22403表示源电极，它包含铝或其它材料。22404表示较低电阻部分，22405表示n井电极，22406表示较高电阻部分，22407表示接触部分。

n井电极22405与多晶Si(多晶硅)电阻(RB)22406连接，两者位于半导体衬底的同一表面，并被电连接到源电极22403处。多晶硅电阻是具有几十MΩ/(单位面积)电阻率的高电阻部分22406，这由近似剂量为1×10¹⁴cm^-2的磷和其它材料注入形成。通过弯成几个弯而形成的较高电阻部分，电阻可达几百MΩ到几GΩ。在其任一端均包含具有与铝电极接触的部分22407的较低电阻部分22404。为了简化，图中省略同心圆的下半部分。这个结构不需要外部电阻，从而可得到用于安排本发明的多个探测单元器件的非常有用的结构。

图25表示的是解释本发明半导体探测器实施例一的第三项改进的截面图，图26是图25进一步改进的第四项改进的截面图。

在图25中，22501表示衬底，特别表示不形成耗尽层的区域。22502表示P⁺层的边缘，22503表示背部P⁺层，22504表示耗尽层，22505表示n井区宽度，22515表示背部形成的表面绝缘膜SiO₂。

在这个例子中，用于通过在pn结上加反偏电压扩展耗尽层的背部P⁺层22503与n井区宽度22505相比足够小。如果这个小的背部P+层与在衬底和背表面绝缘膜(SiO₂)22515间的表面相结合，该表面有相当多的Qss并按照一种衬底电阻率和衬底厚度(近似与沿衬底深度方向扩展的耗尽层厚度相同)形成N型积累层，如图所示，耗尽层22504以与P⁺边缘(表面)22502相接触而形成的圆弧形扩展，结果不仅不能覆盖n井部分的衬底，而且将导致不形成耗尽层的大体积区域22501。这样的区域除了会散射入射的带电粒子和扩散载流子外，还将变为不敏感区，从而对信噪比有有害影响和并产生信号延迟。

图26中，这一缺点得以改善，这里22605表示n井区宽度，22606表示在象素间形成的P±层，22607表示在衬底深度方向的耗尽层宽度，22608表示邻近的耗尽层，22609表示邻近的P⁺层，22610表示圆弧的半径R，22611表示相邻P⁺层间的距离，22612表示P⁺层宽度，22613表示耗尽层，22614表示P⁺层。

本图中，与图25的显著不同是结构中的背部P⁺层22614的尺寸22612大于n^-井区尺寸22605。

同样，在排列着许多探测单元的器件中，相邻的背部P⁺层22609间的距离22611小于沿衬底深度方向扩展的耗尽层尺寸22607。这样，半圆弧形(22610)耗尽层在半径区与邻近的耗尽层完全接触并将其覆盖。22606表示象素间的P±层。为了简化，图中忽略了n井电极和背面N⁺层。该结构的优点是可解决图25中大体积的非耗尽22501的产生问题。

图27表示的是本发明实施例一的半导体探测器的第五项改进的截面图。22701表示p^-沟MOS晶体管，22702表示n^-井，22703表示耗尽层，22707表示P^-型衬底，22705表示背面SiO₂，22706表示背面P⁺层电极，22707表示背面P⁺层，22708表示n^-井和P^-型衬底间的结，22709表示接触孔。

如图所示，作为本发明探测部分的P^-沟MOS晶体管22701具有n^-井并在P衬底22704上形成。通过在P^-(电阻率可在几Ωcm到几kΩcm范围内变化，由实际应用和所希望的特性确定)衬底而不是以上描述的N^-衬底上形成探测单元，与以上描述过(耗尽层从背面P⁺层与N^-衬底间的表面上形成的结处扩展，这个结处具有最大场强)的相反，耗尽层从n^-井和P^-型衬底间的结22708处扩展，这个结处具有最大场强。背面P⁺层22707具有背面SiO₂ 22705，背面P⁺层电极22706形成在背面SiO₂ 22705上。背面P⁺层电极22706借助于在背面SiO₂22705上形成的接触孔22709与背面P⁺层22707进行电接触。自然，代替SiO₂和接触孔而形成了整个表面电极。

这样，不用在背面形成以上描述的pn结，这个结构可利用普通半导体制作工艺，而不用双面半导体工艺，从而对于生产成本和成品率而言，得到了非常有利的结构。

图28表示的是一个半导体器件的截面图，该器件中，本发明实施例一的第四项改进的多个半导体器件按二维形式排列为象素。

22801表示P^-沟MOS晶体管(象素)，22802表示在象素间形成的p±层，22803表示n^-井，22804表示P⁺层划片槽，22805表示背面SiO₂，22806表示P^-型衬底，22807表示背面P⁺层。

象素22801被作为探测部分，在象素间形成了P±层22802，其形成方法与实施例一中的二维排列的象素相同，并且象素22801是在P^-衬底22806中形成的。背面P⁺层22807在不构成图形(或自然地形成图形)的情况下覆盖整个表面，用于保护探测部分的背面SiO₂ 22805覆盖整个表面。

这个结构中，借助于正面P⁺层22804来从P⁺层电极22803处加偏压。自然，偏压也可通过在背面形成电极而加上。

除了图27描述的制造上的优点外，这个结构的半导体探测器还有另一个优点：由于P^-型衬底的使用解决了“P^-型反型”问题。“P^-型反型”指的是：在本发明描述的使用高电阻率(1kΩcm或更高)的N^-衬底的带电粒子探测器中，如果将它用于高辉度带电粒子的探测，在探测(测量)中N^-型将变为P^-型。如果这个现象发生，在测量中数据将失去可靠性，这将引起严重问题。在这一实施例具有此结构的半导体探测器中，即使P^-型电阻率发生轻微变化，它仍保持P^-型，从而测量数据基本不受影响，从这个意义上讲，一种有价值的结构被得到。

下面将解释以上描述用到的术语：P^-(减)，P±(加-减)，和P⁺(加)。加或减指的是掺杂浓度的水平。在同一半导体中存在着相同导电类型但不同掺杂浓度的区域时，这些术语常用于区分它们(包括浓度高低的表示)，每个术语的附加符号表示一个粗略的(不精确)浓度范围。对于P和N，P^-(减)大致表1.45×10¹⁰(本征的)到1×10¹⁶cm^-3范围，P±(加-减)大致表示1×10¹⁶(本征的)到1×10¹⁸cm^-3范围，P⁺(加)大致表示从1×10¹⁸(本征的)到1×10²¹cm^-3(P++表示高于这个范围，P--也是同样，这种情形用来区别井和衬低)。当杂质区边界表示在截面图中时，虚线表示具有相同导电类型但不同杂质浓度的区域，实线表示不同导电类型的区域(即表示pn结表面)。

图29表示的是本发明实施例二的半导体探测器第一项改进的截面图。22901表示p沟MOS晶体管，22902表示P⁺层，22904表示n^-井，22906表示源区，22907表示栅电极，22905表示漏区，22909表示N^-层，22910表示N^-型衬底，22911表示耗尽层。

本发明P^-沟MOS晶体管22901在N^-型衬底22910上的n^-井22904中形成，而栅电极22907和漏区22905以围绕位于中心的源区(电极)22906的同心圆形状排列。进一步，在这个P^-沟MOS晶体管22901的周围和在与晶体管相同表面上，有一P⁺层22902在表面上围绕晶体管。N^-型衬底22910中形成的P⁺层22902用以扩展耗尽层22911。正如以前描述的，即使形成的耗尽层22911是接触P⁺层边缘的圆弧形，通过采用一种结构，在这种结构是中，指从P⁺层22902的探测单元的端部到P⁺层22906的中心、即位于P^-沟MOS晶体管探测单元中心的源区的距离22912小于要扩展的耗尽层厚度22908的一半(深度方向的耗尽层厚度，这个厚度根据对带电粒子或光的探测而变化。对于带电粒子，耗尽层扩展到整个所用半导体衬底的厚度22913，通常在多数情况下例如为300μm，而对可见和红外光，在一些情况下，几十微米的厚度就足够了)，耗尽层可覆盖n井22904的下部并解决了非耗尽区的问题(不带阴影线的N^-衬底22910中的这些部分表示图中的耗尽层22911，它存在于耗尽层22908的深度水平之上，朝向着挥测部分，如上所述，这依赖于要扩展的层的所要求的厚度)。随后将描述，用外延晶片或SOI晶片作为衬底将更加有效。

图30表示的是本发明实施例二的半导体探测器第二项改进的截面图。

23014表示用于偏置的P⁺层，23015表示p^-沟MOS晶体管区，23016表示为n^-井提供电势的N⁺层，23017表示n^-井，23018表示包含P⁺层的漏区，23019表示栅电极，23020表示包含P⁺层的源区，23022表示用于隔离单元的SiO₂，23024表示背面P⁺层，23025表示P^-型衬底，23026表示耗尽层，23021表示从n^-井23017的边缘到用于偏置的P⁺层23014的距离，23023表示在深度方向的耗尽层厚度，23027表示在邻近表面中扩展的耗尽层部分。

作为本发明探测单元的部分的p^-沟MOS晶体管区23015利用P^-型衬底23025(依赖于应用和所希望的特性确定其浓度和电阻率)，并在衬底中的n^-井23017中形成。栅电极23019、漏23018和其它部分按照与图29一样的方式环绕源区23020以同心圆形状排列。

通过采用这个结构，耗尽层23026主要朝衬底边由电形成，在n^-井23017和P^-衬底23025的结间具有最大场强，其厚度为以前描述的沿着深度方向所希望的厚度。P^-衬底的电势要么由位于探测单元边缘处用于偏置的P⁺型衬底23014供给，要么由背面P⁺层23024供给。如以前描述的，23027表示了依赖于表面Qss(在充作隔离单元的厚SiO₂和衬底间的表面)扩展到邻近表面的耗尽层(与N^-型衬底相反具有反型倾向)，从而最好使得从n^-井边到用于偏置的P⁺层23014的距离23021大于所希望的扩展耗尽层厚度23023。同样，正如将在图31和32中所描述的，在用作隔离单元的厚SiO₂下形成一P^-区将更实用。这样，以上距离具有优越性。

对于实施例一，除了所描述的有关制作这种结构的几个优点外，正如将在图31和32所表示的，该结构允许把信号处理电路集成到一个芯片中(在同一半导体上以CMOS或其它形式形成信号处理电路)。

这个例子特别适合例如红外辐射的光接受单元，在许多这类应用中，30到40μm的耗尽层厚度就足以了。然而，在带电粒子探测情况下，当耗尽层需要扩展到2到300μm时，对于这个区域(以较大间距和较低分辨率集成的许多单元)，过长距离23021是不利的。这样图29的例子更有利。图33表示一个平面结构的例子。

图31和32表示的是本发明实施例二的半导体探测器的第二项改进的半导体器件截面图和在同一衬底中形成的信号处理电路。由于纸面布局的限制这个器件被分别表示在两个图中；图31表示图30中的探测元部分，图32表示信号处理电路。现在同时解释两个图。

23128表示p^-沟MMOS晶体管，23129表示包含CMOS部分的信号处理电路，23130表示信号处理电路的NMOS部分，23131表示信号处理电路的PMOS部分，23132表示P⁺层，23133表示P±层，23134表示N⁺层，用以提供由23135表示的n^-井电势。23136表示包含P⁺层的漏区，23137表示多晶硅栅电极，23138表示包含P⁺层的源区，23140表示用于NMOS晶体管的p^-井区(根据于P^-衬底的浓度而可不需要它)，23141表示NMOS源区或漏区，N⁺层，23142表示NMOS多晶硅栅电极，23143表示CMOS电路部分中的PMOS晶体管的第二个n^-井区。如果浓度与用于光接收PMOS的n^-井浓度相同，由于制作工艺可简化，因此它是方便的，但浓度由所希望的特性确定。如果借助于电路部分的电源电压在第二个n^-井和P^-层间形成的耗尽层23146根据电路供给电压和P^-层浓度而扩展到足以影响其它部分(例如使得到用于NMOS的p^-井的距离大到不切实际)，就必需形成第二个p^-井区以完全覆盖随后描述的第二个n^-井区。即使在此例中是将整体仅制作在一个单面上，为了避免背面不必要的反型层和产生不必要的的扩散电流，仍需形成一个独立的背面P⁺层23148。23144表示包含P⁺层的源或漏区，23145和23146表示耗尽层，23147表示P^-衬底，23148表示背面P⁺层。

在P^-衬底23147中形成的p^-沟MOS晶体管23128(它被作为本发明探测单元(光接收部分))被用于偏置的P⁺层23132(用于形成耗尽层)所环绕。如图32所示，在同一P^-衬底中，形成了构成信号处理CMOS电路23129的NMOS 12130和PMOS 23131(对CMOS部分，NMOS和PMOS仅用符号表出；实际上存在许多单元，此结构进一步包含具有一定复杂度排列在表面的电阻元件和电容元件，等效于一个LSI(集成电路))。

在用作隔离单元的厚SiO₂下，有如实施例一中描述的P^-层23133，预防在单元间的隔离和图29描述的表面反型。

这个结构获得了一个光接收IC芯片。从n井边到最近的p⁺层边缘的尺寸23139如图30所描述的那样，是由所希望的耗尽层23145的厚度确定的。

图33表示的是本发明实施例二的半导体探测器第二项改进光接收部分一个例子的设计图，23301表示漏电极、23302表示栅电极、23303表示源电极、23304表示P⁺层电极、23306表示n^-井电极。为了简化，图中省略了同心圆的下半部。

如图22和24描述的，除了以同心圆形状排列的包含用于偏置的P⁺层的所有层外，多晶硅电阻(RB)23305也以同心圆形状形成，以节约面积。

图34表示的是本发明实施例二，读出电路第一个应用例子的方框图。23414表示包括一个芯片的光接收IC(图象传感器)，这里安排着等效于图13中11313的光接收部分，标志为Ph1 23405，Ph2 23404，…Phn23403，n为序数。通过模拟开关S1 23410、S223409…Sn 23408，用时分的方法选择序数n，这些模拟开关以与光接收部分按相同的方式排列，信号通过模拟开关SC1 23412输出到输出部分23413。23401表示Vdd，23402表示存储电容CSTG，23406表示用于光接收部分的偏置控制部分，23407表示用于光接收部分的电源供给控制部分。

下面将讨论近年发展起来的光通信领域。光通信分为两种方法：应用光纤的通信方法和通过利用红外辐射与例如遥控的其它途径传输空间信号的空间光传输方法。传输方法分为两大类：基带方法和载波方法。光纤和空间光传输通信均有基带方法和载波方法。对基带方法，处理的信号主要为数字信号，而对于载波方法随调制方法，可为数字信号，也可为模拟信号(迄今描述的带电粒子探测器和图象传感器IC主要探测模拟值)。从这个意义上来看，实时监测和时分监测间的分类是不合适的(由于如果所用的SC电路类似于有源滤波器，如后面将看到，所获图象为时分图象)，第一级信号处理电路可归为实时监测。应用光通信半导体探测器的一个例子将被描述为第二个应用例子。它是一个不同于带电粒子两维实时探测的电路。

图35表示的是处于基带传输情形下的本发明实施例二的第二个应用例子的半导体器件电路的系统方框图。图中表示了光接收IC的一个芯片23501，它包括本发明光接收部分23503、前置放大器部分23504、滤波器23505，比较器23506、缓冲器23507和与光接收部分相关的偏置控制电路部分23509与功率控制电路部分23510。23502表示入射红外辐射，23508表示输出电信号，23511表Vdd，23512表GND。这个电路使用本发明光接收单元以提供的单片光接收IC芯片。

与随后描述的载波类型相反，基带传输使用数字信号表示是否存在红外辐射。光接收部分的偏置控制电路和功率控制电路将在随后描述。

图36表示的是处于载波传输情形下的本发明实施例二的第二个应用例子的半导体器件电路的系统方框图。图中表示了本发明光接收IC的一个芯片23613，它包括光接收部分23616、前置放大器部分23615、限幅器23618、BFP和陷波器部分23619、波探测部分23620、波形整形器23621和与光接收部分相关的偏置控制器部分23623与功率控制电路部分23624。23615表示入射红外辐射，23622表示输出电信号，23624表Vdd，23626表示GND。BFP是通频带滤波器的缩写，陷波器的作用是例如借助于同步信号而屏蔽来自于高频荧光灯的噪音。特别的，如果它们由CMOS电路构成，借助于SC(开关电容)电路，可方便地将BPF与陷波器部分和波探测器23625合并入有源滤波器。载波传输方法是使用类似于ASK(移幅键控)，PSK(移相键控)，PFSK(移相频键控)和QPSK(正交移相键控)的方法来调制红外辐射的载波。本发明光接收IC是调制它们的第一级IC。载波方法被用作家用电器(几十kHz的载波)、无线送发话机、扬声器以及FA、DA(几百kHz)的遥控。应用到FDA(个人数据处理)和PHS(个人手提电话机系统)和计算机间的数据通信的研究已经开始。类似于IrDA(红外线数据集合)的标准和标准化的研究也已进行。载波频率正进入到4MHz、10MHz和几十MHz。从而利用本发明光接收部分的集成电路变得越来越有效。

图37表示的是具有双极结构的偏置控制电路部分的本发明实施例二的第二个应用实例半导体器件一个例子的方框图。本发明的光接收部分借助于一串联电阻R123707连接到Vdds(如下面所述由于与电源控制电路相关，为了区别于电路的Vdd和GND，将光接收部分的电源系统称为Vdds和GNDs)。

在已前例子中，信号直接从图中的A点23708输入到前置放大器23716。在如图所示光接收部分位于串联电阻下面的情况下，当有光信号时A点变为Lo(GNDs)电位，而无入射光时(处于暗状态)A点成为Hi(Vdds)电位。这样的连接在这个特殊情况下称作埋入(sink)连接。另一方面，在光接收部分连到Vdds和串联电阻位于光接收部分下面的连接下，当有光信号时A点变为Hi(Vdds)电位，而无入射光时A点成为Lo(GNDs)电位。这样的连接被称作跟随器(follower)连接。后一种情况中，如果串联电阻R1取10k到100kΩ，在给定的条件下计算平均电流损耗约为100μA。然而如果串联电阻R1取1MΩ到5MΩ，电流损耗将降低，但将加速光饱和(动态范围将变窄)，这将引起对应于DC光(如太阳光等外部光和室内光)的信号选择性问题和由于DC光本身引起的平均电流损耗增加的问题。从而，人们希望得到类似于本发明的电路，它对应于光(载波)信号对电流幅度的响应很大，而对应于DC光则产生小的电流。这样的电路被称作通过差分量变化放大电路(passing differential amount change amplificationcircuit)。在这个例子中，所表示的电路包括pnp晶体管Tr123704、pnp晶体管Tr223713、电容C123703、电阻R223705、电阻R323712、和电容C223714。当DC光照射时，电流i23741仅由PNP Tr1的hFE确定…。另一方面，当载波光照射时，A点电势以AC方式运动，包括电阻R2、R3、电容C1和Tr1 Tr2的电路以大电流幅度工作，输入到前置放大器23716的电流幅度较只有DC光照射时大。23709表示入射红外辐射，23702表示电路部分的Vdd，23715表示电路部分的GND。

图38表示的是具有MOS结构偏置控制电路部分的本发明实施例二的第二个应用实例半导体器件的一个例子的方框图。电路包括MOS单元和以与图37所示电路相似的方式工作。23817表示Vdds，23818表示Vdd，23819表示串联电阻R1，23820表示电容C1，23821表示电阻R2，23822表示构成偏置控制电路23842的p^-沟MOS晶体管Tr1，23824表示红外辐射输入，23825表示本发明光接收部分，23823表示p^-沟MOS晶体管Tr2，23828表示前置放大器，23826表示GNDs，23827表示GND。

图39是具有MOS结构偏置控制电路部分和跟随器联接的接收部分的本发明实施例二的第二个应用实例半导体器件一个例子的方框图。

偏置控制电路包括电阻R2 23933、n^-沟MOS晶体管23938和电容C1 23939。即使串联电阻23935的电阻率为30k到100kΩ，通过量差分放大电路可足够地降低由DC光引起的电流损耗。由于电路结构简单，其工作原理容易理解，这里不对这个电路进行解释。由于简单的电路结构，产生的噪音小，因此这个电路是实用的。

23929表示Vdds，23931表示本发明光接收部分，23930表示入射红外辐射，23932表示A点，23936表示GNDs，23934表示前置放大器。

图40表示的是对电源控制电路使用N衬底的本发明实施例二第二个应用例子半导体器件的方框图。

本发明的p^-沟MOS晶体管24003代表光接收部分24002，并经过串联电阻Ro埋入接到Vdd 24001，该晶体管24003包括源S 24004、栅G 24005、漏D 24006、RB 24007、和用于偏置的pn结24043。来自于光接收部分的信号通过信号线24043传输到信号处理电路24039，信号处理电路24039包括偏置控制电路24010、Vdd 24001、GND1(或对本例多电源被称作Vss1、Vss2)24019，和前置放大器24009。如图所示，对于栅电压VG 24014和偏置电压VB 24008，已分别加上了在Vdd24001和GND4 24017间的电阻R3 24015和电阻R424016的分压电压与在Vdd 24001和GND3 24018间的电阻R1 24011和电阻R2 24012的分压电压。图上表示了可将偏压按任意方式加到VB或VG上的方式，它不同于在Vdd-GND2 23013间的加在光接收部分p^-沟MOS晶体管上的偏置电压。自然，在图中也表示了不同于GND1的GND2。不言而喻，如果使用多电源的N^-衬底将光接收部分和信号处理电路集成在一个芯片上，Vdd将变为参考电压。另一方面，GND2、GND3和GND4可由外部电路提供，也可通过调节由最高的(在负方向)GND(近似为Vin)在内部产生。这样，这个图用来表示调节的多电源(多种电压类型)可用于VG和VB。从而，在本发明光接收部分的p^-沟MOS晶体管中，可在较宽的范围内供给VG和VB负电压，允许进行特性的优化。然而在以Vdd作为参考情况下，对于在信号处理电路中的以及以后的过程，转变为GND1(外部电路的GND)的参考在最后阶段将是必需的。自然，如果可能，最好对VG和VB设置一致的GND。

图41表示的是使用P^-衬底用于电源控制电路的本发明实施例二的第二个应用例子半导体器件的方框图。

本发明的p^-沟MOS晶体管24124代表光接收部分24122，并经过串联电阻Ro 24142以跟随器方式联接到GND 24134，该晶体管24124包括源S 24125、栅G24126、漏D 24127、RB 24128、和用于偏置的pn结24141。来自于光接收部分的信号通过信号线24144传输到信号处理电路24140，信号处理电路24140包括偏置控制电路24131、Vdd1 24121、GND 24134、前置放大器24123和其它部分。如图所示，对于栅电压VG 24138和偏置电压VB 24129，已分别加上了在Vdd4 24135和GND 24134间的电阻R3 24136和电阻R4 24137的分压电压与在Vdd3 24130和GND 24134间的电阻R1 24132和电阻R2 24133的分压电压。图上表示了可将偏压按任意方式加到VB或VG的方式，它不同于加到光接收部分p^-沟MOS晶体管的在Vdd2 24120与GND间的偏压。自然，在图中也表示不同于GND1的GND2。不言而喻，如果使用带多电源的P^-衬底将光接收部分和信号处理电路集成在一个芯片上，GND将变为参考电压。另一方面，Vdd 2、Vdd 3和Vdd 4可由外部电路提供也可通过调节而由最高的(在负方向)Vdd(近似为Vin)在内部产生。目前使用图30的结构所构成的电路是最实用的。然而，在本例的结构中，将Ro置于GND端，相对于源由于可将VG和VB置于负值，因而存在很大自由度，但由于使用P^-衬底，这个电阻的电阻率不能太大。对于构成这种结构(以降低由DC光引起的漏端电流)，通常使用的偏置控制电路是有效的。如果电阻Ro置于Vdd侧，通过使用多晶硅电阻等，则该电阻率可以大到需要的值。这样，VG和VB不能提供低于GND的电位，从而不存在设定p^-沟MOS晶体管特性的自由度。同样，多电源供给将变得无意义，因而使用它是有利的。本发明中，描述了使用SOI衬底的例子。尽管在关于单片集成和多电源供给的各图上没有表示出SOI衬底的使用情况，但如果使用SOI衬底，借助于厚LOCOS、SiO₂、或开槽可将例如探测单元和电路单元的各单元分隔开，从而进一步增加了实际有效性。

以上已经描述了与用于集成到一个芯片相关连方法的例子，本发明自然地揭示了当信号处理电路与构成光接收部分的p^-沟MOS晶体管不在同一衬底情况下，可有效地构成使用偏置控制电路(通过差分量放大电路)的电路来构成器件，并且这在光接收部分为p-i-n二极管或npn晶体管情况下也是有效的。

图42表示的是表示本发明输出特性对入射光强度的图形。

迄今已经描述了实施例一和实施例二及三个应用例子。现在将利用比较本发明探测单元与其它普通探测单元特性的图进行描述。从图中可明显看出，p-i-n型对光强度有最低的输出(因为没有增益)，而npn型在起始有一高的输出(当光强度较小时)，但当光强度达到一定量时，输出变为饱和。假设所用光强度处于图中范围，当光强度处于最低水平时，p-i-n型的输出低于普通信号处理的最低水平。如果增加面积以提高输出，结电容的增加将导致速度降低和漏电的增加(暗电流)，结果信噪比降低，从而使单元难以控制。增加面积也将导致成本增加。npn型有好的增长特性，但对光强度的输出达到饱和(光饱和)。这意味着动态范围不能过宽。如图所示，在低于DC光水平时已达到光饱和，这表明npn型实际不能应用于以上描述的那些应用。由于大的结电容和基区载流子复合，npn型本身具有较低速度。即使扩大面积以增加动态范围，它也将导致结电容的进一步增加，速度降低到导致npn型完全变为不实际。因此本发明的MOS晶体管型在增益和动态范围具有许多优越特性。对带电粒子探测、光图象、光通信(基带通讯、载波通讯、光纤通讯、自由空间通讯)等任何应用，MOS晶体管型均具有硅基器件的最高性能。

正如以上所描述的，按照本发明，通过制作有衬底背偏的MOS晶体管器件单元，可制作较已有探测器具有较高速和较低功率消耗的光和辐射的半导体探测器。

迄今描述的是利用p^-沟MOS晶体管例子。自然，也可利用n^-沟MOS晶体管，尽管公式中的常数有些变化(由不同导电类型引起的载流子迁移率等变化)，但基本部分是相同的。这样，需要使用相反的导电类型和相反的电源系统(Vdd，Vss)来构造n^-井类型、衬底类型、电源等。不言而喻，描述中省略了这些。由于对相同尺寸(例如L/W和栅Tox)，PMOS较NMOS有较小的Ids，允许降低功率损耗，我们使用了PMOS例子。[工业中的应用领域]

正如以上描述的，按照本发明，通过制作有衬底背偏的PMOS晶体管器件单元，可制作具有高速和低功率消耗的光和辐射的半导体探测器。

Claims (17)

1.一种光和辐射的半导体探测器，该探测器至少包括半导体单元，其中MOS晶体管和耗尽层形成装置在同一半导体衬底上以预定间距形成，该耗尽层形成装置用于形成在所述MOS晶体管的衬底区中扩展的耗尽层，还包括用于将反向偏压加到所述耗尽层形成装置的装置，其特征在于，由入射光和辐射进入所述耗尽层引起的MOS晶体管衬底区电势变化作为所述MOS晶体管的输出而被检测。

2.按照权利要求1的光和辐射的半导体探测器，其特征在于，所述MOS晶体管在与所述半导体衬底有相同导电类型、但较所述半导体衬底有较高掺杂浓度的第三杂质区形成。

3.按照权利要求1或2的光和辐射的半导体探测器，其特征在于，所述耗尽层形成装置是由pn结形成。

4.按照权利要求3的光和辐射的半导体探测器，其特征在于，pn结在与形成所述MOS晶体管的所述半导体衬底的同一面形成。

5.按照权利要求3的光和辐射的半导体探测器，其特征在于，所述pn结在所述半导体衬底的反面形成，而在其正面形成所述MOS晶体管。

6.按照权利要求1或2的光和辐射的半导体探测器，其特征在于，所述耗尽层形成装置是由MOS二极管形成。

7.按照权利要求6的光和辐射的半导体探测器，其特征在于，所述MOS二极管在与形成所述MOS晶体管的所述半导体衬底的同一面形成。

8.按照权利要求6的光和辐射的半导体探测器，其特征在于，所述MOS二极管在所述半导体衬底的反面形成，而在其正面形成所述MOS晶体管。

9.按照权利要求3、4、或5的光和辐射的半导体探测器，其特征在于，所述MOS晶体管是以源区为中心的同心圆形状排列，并且其周围由所述pn结区环绕。

10.按照权利要求6、7、或8的光和辐射的半导体探测器，其特征在于，所述MOS晶体管的电极以在周围环绕所述MOS二极管的同心圆形状排列。

11.按照权利要求1，或2的光和辐射的半导体探测器，其特征在于，所述半导体衬底通过由衬底支持的绝缘膜提供。

12.一种光和辐射的半导体探测器，其特征在于，按照权利要求1到11中的任一项的多个所述半导体探测器的光和辐射的半导体探测器是在同一半导体衬底上排列的。

13.一种制造光和辐射半导体探测器的方法，所述方法包括至少在第一种导电类型的第一个半导体衬底上形成第二种导电类型的杂质区的步骤；氧化和扩散；将第二个衬底连接到形成第二种导电类型杂质区的表面上；研磨第一个半导体衬底到预的厚度；在研磨的表面上形成MOS晶体管；除掉所述第二个衬底；及在所述第二种导电类型的杂质区中形成电极。

14.按照权利要求13的制造光和辐射半导体探测器的方法，其特征在于，所述形成第二种导电类型的杂质区的步骤至少包括以剂量为5E14/cm²、加速能量为40keV到80keV的使用BF₂或BF₃离子的离子注入。

15.一种制造光和辐射半导体探测器的方法，所述方法包括至少将第二个衬底通过绝缘膜固定到第一种导电类型第一个半导体衬底上；研磨第一个衬底到预的厚度；在第一个半导体的研磨表面上形成MOS；除掉所述第二个衬底；及在所谓第一个半导体衬底上形成用于形成耗尽层的MOS二极管电极。

16.一种光和辐射半导体探测器，其特征在于，其中按照权利要求1到12中任一项的半导体探测器和一个信号处理电路在同一半导体衬底上形成。

17.一种用于探测光和辐射的电子仪器，包括按照权利要求16的半导体探测器，其特征在于，其中所述信号处理电路包括具有通过差分量放大作用的电路。

Images