CN113035951A - 一种mosfet结构及其制备方法和应用 - Google Patents
一种mosfet结构及其制备方法和应用 Download PDFInfo
- Publication number
- CN113035951A CN113035951A CN201911355637.1A CN201911355637A CN113035951A CN 113035951 A CN113035951 A CN 113035951A CN 201911355637 A CN201911355637 A CN 201911355637A CN 113035951 A CN113035951 A CN 113035951A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- oxide layer
- thickness
- gate oxide
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 148
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 147
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 75
- 230000003647 oxidation Effects 0.000 claims abstract description 72
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 85
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 61
- 229920005591 polysilicon Polymers 0.000 claims description 61
- 238000000151 deposition Methods 0.000 claims description 41
- 230000008021 deposition Effects 0.000 claims description 33
- 238000000137 annealing Methods 0.000 claims description 25
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 24
- 239000001257 hydrogen Substances 0.000 claims description 24
- 229910052739 hydrogen Inorganic materials 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 22
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 22
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910000077 silane Inorganic materials 0.000 claims description 7
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 4
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 claims description 4
- 239000005052 trichlorosilane Substances 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 2
- 239000003054 catalyst Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0209—Pretreatment of the material to be coated by heating
- C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种MOSFET结构及其制备方法和应用。该MOSFET结构包括具有沟槽的碳化硅晶圆，以及沉积于所述沟槽的侧壁和底部的栅极氧化层，且沟槽底部的栅极氧化层厚度大于沟槽侧壁的栅极氧化层厚度。本发明的MOSFET结构能够避免底部栅极氧化层厚度偏薄导致器件提前击穿的问题，提高了半导体器件的可靠性。
Description
技术领域
本发明属于半导体领域，具体涉及一种MOSFET结构及其制备方法和应用。
背景技术
基于碳化硅(SiC)的功率半导体器件受益于SiC材料的高带隙和高击穿场强，可应用于高压电网、轨道机车、电动汽车等领域。沟槽型MOSFET(金属-氧化物半导体场效应晶体管)器件具有更低的比导通电阻，是现今主流器件厂商所采用的结构之一。
在沟槽型碳化硅MOSFET结构制造过程中，沟槽栅氧化层的制备是其中最为关键的一环。现有技术中，栅极氧化层的制备方法大多为热氧化法，例如CN102479713B公开的热氧化法，向氧化反应腔中通氢气和氧气，持续时间为14-16分钟。但是该方法制备的底部栅极氧化层较薄，容易被击穿，限制了碳化硅MOSFET结构的耐压强度。
发明内容
本发明针对现有的上述技术问题，提供一种MOSFET结构及其制备方法和应用，在保证沟槽侧壁的栅极氧化层厚度在需求范围内的同时，能够提高沟槽底部的栅极氧化层厚度，避免底部栅极氧化层厚度偏薄导致器件提前击穿的问题，提高了半导体器件的可靠性。
本发明的发明人经过研究发现：高温氧化过程中，由于4H-SiC各向异性使得各晶向的氧化速率不同。通常情况下，晶面(0001)的氧化速率最慢，而(000-1)面的氧化速率最快，侧壁如(11-20)面的氧化速率处于这两者之间。因此高温热氧化会导致沟槽底部的栅极氧化层偏薄而侧壁的栅极氧化层偏厚。在高栅偏压应力状态下，沟槽底部的栅极氧化层比侧壁栅极氧化层提前击穿，器件的可靠性变低，碳化硅的高击穿场强特性没有被充分利用，限制了碳化硅MOSFET结构的耐压强度。而通过本发明方法制备的MOSFET结构，沟槽底部的栅极氧化层厚度大于沟槽侧壁的栅极氧化层厚度，从而增强了底部栅极氧化层的电场耐受度，进一步提高了器件的可靠性。
本发明第一方面提供了一种MOSFET结构，包括具有沟槽的碳化硅晶圆，以及沉积于所述沟槽的侧壁和底部的栅极氧化层，且沟槽底部的栅极氧化层厚度大于沟槽侧壁的栅极氧化层厚度。
根据本发明所述的MOSFET结构的一些实施方式，所述沟槽底部的栅极氧化层厚度比沟槽侧壁的栅极氧化层厚度多10nm-100nm。例如10nm、20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm，以及它们之间的任意值。
根据本发明所述的MOSFET结构的一些实施方式，所述栅极氧化层的为SiO2层。在本发明中，栅极氧化层包括制备过程中形成的第一栅极氧化层和第二栅极氧化层。所述的栅极氧化层厚为第一栅极氧化层和第二栅极氧化层的总厚度。
根据本发明所述的MOSFET结构的一些实施方式，所述碳化硅晶圆包括碳化硅衬底，以及依次形成于所述碳化硅衬底表面的碳化硅外延层、P型掺杂区和N型掺杂区，其中，在所述具有沟槽的碳化硅晶圆中，沟槽穿透所述P型掺杂区和N型掺杂区，设置在所述碳化硅外延层上。具有沟槽的碳化硅晶圆的示意图可以如图2所示。
根据本发明所述的MOSFET结构的一些实施方式，所述碳化硅外延层的掺杂浓度为1×1015atoms/cm3-5×1016atoms/cm3。
根据本发明所述的MOSFET结构的一些实施方式，所述P型掺杂区的掺杂浓度为1×1016atoms/cm3-1×1018atoms/cm3。
根据本发明所述的MOSFET结构的一些实施方式，所述N型掺杂区的掺杂浓度为1×1015atoms/cm3-1×1018atoms/cm3。
本发明第二方面提供了一种MOSFET结构的制备方法，该方法包括：
(A)将具有沟槽的碳化硅晶圆依次进行氢气退火和牺牲氧化，得到预处理的碳化硅晶圆；
(B)将所述预测处理的碳化硅晶圆依次进行多晶硅沉积、多晶硅氧化和PECVD沉积。
根据本发明所述的方法的一些实施方式，所述碳化硅晶圆的厚度为300μm-500μm。例如300μm、350μm、400μm、450μm、500μm，以及它们之间的任意值。
根据本发明所述的方法的一些实施方式，所述碳化硅晶圆包括碳化硅衬底，以及依次形成于所述碳化硅衬底表面的碳化硅外延层、P型掺杂区和N型掺杂区，其中，在所述具有沟槽的碳化硅晶圆中，沟槽穿透所述P型掺杂区和N型掺杂区，设置在所述碳化硅外延层上。具有沟槽的碳化硅晶圆的示意图可以如图2所示。
根据本发明所述的方法的一些实施方式，所述碳化硅外延层的掺杂浓度为1×1015atoms/cm3-5×1016atoms/cm3。
根据本发明所述的方法的一些实施方式，所述P型掺杂区的掺杂浓度为1×1016atoms/cm3-1×1018atoms/cm3。
根据本发明所述的方法的一些实施方式，所述N型掺杂区的掺杂浓度为1×1015atoms/cm3-1×1018atoms/cm3。
根据本发明所述的方法的一些实施方式，碳化硅晶圆经过RCA标准清洗，所述RCA标准清洗可以为本领域常规清洗方法，在此不再赘述。
根据本发明所述的方法的一些实施方式，所述氢气退火的条件包括：气氛为H2，温度为600℃-1800℃，时间为60s-1200s。氢气退火后的碳化硅晶圆的示意图可以如图3所示。所述氢气退火处理可以使得沟槽的边角钝化(圆化)。
根据本发明所述的方法的一些实施方式，所述牺牲氧化的过程包括：进行高温氧化，得到氧化层，然后进行氧化层去除。具体地，将经过氢气退火处理的晶圆依次进行高温氧化和氧化层去除。
根据本发明所述的方法的一些实施方式，所述高温氧化的条件包括：温度为600℃-1800℃，时间为60s-1200s，气氛为O2。
根据本发明所述的方法的一些实施方式，高温氧化形成氧化层，优选地，所述氧化层的厚度为5nm-30nm。例如5nm、10nm、15nm、20nm、25nm、30nm，以及它们之间的任意值。高温氧化后的碳化硅晶圆的示意图可以如图4所示。
根据本发明所述的方法的一些实施方式，所述氧化层去除的方法为湿法去除。所述湿法去除可以为本领域常规湿法去除法，例如采用HF、BOE(缓冲氧化物刻蚀液)、NH4F等进行去除。氧化层去除后的碳化硅晶圆的示意图可以如图5所示。
根据本发明所述的方法的一些实施方式，所述多晶硅沉积的方法为LPCVD(低压化学气相沉积法)法。所述LPCVD法的条件包括：温度为300℃-900℃，压强为1×10-3mbar-100mbar，工艺气体选自硅烷、二氯硅烷和三氯硅烷。
根据本发明所述的方法的一些实施方式，所述多晶硅沉积形成多晶硅层，进一步优选地，多晶硅沉积形成的多晶硅层的厚度为5nm-100nm。例如5nm、10nm、20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm，以及它们之间的任意值。多晶硅沉积后的碳化硅晶圆的示意图可以如图6所示。
根据本发明所述的方法的一些实施方式，所述多晶硅氧化的条件包括：温度为800℃-1500℃，压强为1mbar-1000mbar，工艺气体为O2。
根据本发明所述的方法的一些实施方式，多晶硅氧化形成第一栅极氧化层，进一步优选地，多晶硅氧化形成的第一栅极氧化层的厚度为10nm-200nm。优选地，所述第一栅极氧化层为SiO2层。多晶硅氧化后的碳化硅晶圆的示意图可以如图7所示。
根据本发明所述的方法的一些实施方式，所述PECVD沉积的条件包括：温度为300℃-600℃，压强为1×10-3mbar至8×10-2mbar，工艺气体为SiH4和N2O。
根据本发明所述的方法的一些实施方式，优选地，所述SiH4的流量为10sccm-200sccm。例如10sccm、50sccm、100sccm、150sccm、200sccm，以及它们之间的任意值。
根据本发明所述的方法的一些实施方式，优选地，所述N2O的流量为500sccm-3000sccm。例如500sccm、800sccm、1000sccm、1500sccm、2000sccm、2500sccm、3000sccm，以及它们之间的任意值。
根据本发明所述的方法的一些实施方式，PECVD沉积得到第二栅极氧化层，进一步优选地，PECVD沉积得到的第二栅极氧化层的厚度为10nm-100nm。优选地，所述第二栅极氧化层为SiO2层。PECVD沉积后的碳化硅晶圆的示意图可以如图8所示。
根据本发明所述的方法的一些实施方式，制备过程的流程图可以如图1所示，具体可以为：
(1)碳化硅晶圆准备。碳化硅晶圆已完成沟槽刻蚀，准备进行栅极氧化层制备工艺。晶圆厚度为300μm-500μm，碳化硅晶圆包括碳化硅衬底，以及依次形成于所述碳化硅衬底表面的碳化硅外延层、P型掺杂区和N型掺杂区，其中，沟槽穿透所述P型掺杂区和N型掺杂区，设置在所述碳化硅外延层上。碳化硅外延层的掺杂浓度为1×1015atoms/cm3-5×1016atoms/cm3，P型掺杂区的掺杂浓度为1×1016atoms/cm3-1×1018atoms/cm3，N型掺杂区的掺杂浓度为1×1015atoms/cm3-1×1018atoms/cm3，在优选地情况下，碳化硅晶圆经过RCA标准清洗。具有沟槽的碳化硅晶圆的示意图可以如图2所示。
(2)氢气退火。在一定温度下对碳化硅晶圆进行退火处理。退火气氛为H2，温度为600℃-1800℃，时间为60s-1200s。氢气退火后的碳化硅晶圆的示意图可以如图3所示。
(3)牺牲氧化。
(3-1)高温氧化。氢气退火后，在O2气氛中进行高温氧化，温度为600℃-1800℃，时间为60s-1200s。氧化层厚度为5nm-30nm。高温氧化后的碳化硅晶圆的示意图可以如图4所示。
(3-2)氧化层去除。高温氧化后湿法去除SiO2层。氧化层去除后的碳化硅晶圆的示意图可以如图5所示。
(4)多晶硅沉积。利用LPCVD沉积非掺杂多晶硅层。温度为300℃-900℃，压强为1×10-3mbar-100mbar，工艺气体选自硅烷、二氯硅烷和三氯硅烷，沉积的多晶硅厚度为5nm-100nm。多晶硅沉积后的碳化硅晶圆的示意图可以如图6所示。
(5)多晶硅氧化。多晶硅沉积完成后，进行多晶硅氧化。工艺气体为O2，温度为800℃-1500℃，压强为1mbar-1000mbar，氧化形成第一栅极氧化层(为SiO2层)，第一栅极氧化层的厚度为10nm-200nm。多晶硅氧化后的碳化硅晶圆的示意图可以如图7所示。
(6)PECVD沉积。利用PECVD沉积第二栅极氧化层(SiO2层)。温度为300℃-600℃，压强为1×10-3mbar至8×10-2mbar，工艺气体为SiH4和N2O，SiH4流量为10sccm-200sccm，N2O流量为500sccm-3000sccm，沉积的第二栅极氧化层(SiO2层)厚度为10nm-100nm。PECVD沉积后的碳化硅晶圆的示意图可以如图8所示。
本发明的方法形成的第一栅极氧化层的厚度具有一致性，得到沟槽底部和侧壁厚度一致且均匀的栅极氧化层，并且栅极氧化层质量较高，同时在沉积过程中没有等离子体对碳化硅表面造成损伤，可以获得良好的SiC/SiO2界面。本发明方法形成的第二栅极氧化层，沟槽底部栅极氧化层比沟槽侧壁栅极氧化层厚，从而增加了沟槽底部栅极氧化层的厚度，达到了增强底部栅氧化层电场耐受度，提高了器件的可靠性。
本发明第三方面提供了上述的方法制备的MOSFET结构。
根据本发明所述的MOSFET结构的一些实施方式，该MOSFET结构包括具有沟槽的碳化硅晶圆，以及沉积于所述沟槽的侧壁和底部的栅极氧化层，且沟槽底部的栅极氧化层厚度大于沟槽侧壁的栅极氧化层厚度。
根据本发明所述的MOSFET结构的一些实施方式，所述沟槽底部的栅极氧化层厚度比沟槽侧壁的栅极氧化层厚度多10nm-100nm。例如10nm、20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm，以及它们之间的任意值。
根据本发明所述的MOSFET结构的一些实施方式，所述栅极氧化层的为SiO2层。在本发明中，栅极氧化层包括制备过程中形成的第一栅极氧化层和第二栅极氧化层。
根据本发明所述的MOSFET结构的一些实施方式，所述碳化硅晶圆包括碳化硅衬底，以及依次形成于所述碳化硅衬底表面的碳化硅外延层、P型掺杂区和N型掺杂区，其中，在所述具有沟槽的碳化硅晶圆中，沟槽穿透所述P型掺杂区和N型掺杂区，设置在所述碳化硅外延层上。具有沟槽的碳化硅晶圆的示意图可以如图2所示。
根据本发明所述的MOSFET结构的一些实施方式，所述碳化硅外延层的掺杂浓度为1×1015atoms/cm3-5×1016atoms/cm3。
根据本发明所述的MOSFET结构的一些实施方式，所述P型掺杂区的掺杂浓度为1×1016atoms/cm3-1×1018atoms/cm3。
根据本发明所述的MOSFET结构的一些实施方式，所述N型掺杂区的掺杂浓度为1×1015atoms/cm3-1×1018atoms/cm3。
本发明第四方面提供了上述的MOSFET结构和/或根据上述的方法制备的MOSFET结构在半导体器件中的应用。
根据本发明所述的应用的一些实施方式，所述应用可以为在功率半导体器件中的应用。
附图说明
图1为本发明实施例1提供的MOSFET结构的制备过程的流程图；
图2为本发明实施例1提供的具有沟槽的碳化硅晶圆的示意图；
图3为本发明实施例1提供的氢气退火后的碳化硅晶圆的示意图；
图4为本发明实施例1提供的高温氧化后的碳化硅晶圆的示意图；
图5为本发明实施例1提供的氧化层去除后的碳化硅晶圆的示意图；
图6为本发明实施例1提供的多晶硅沉积后的碳化硅晶圆的示意图；
图7为本发明实施例1提供的多晶硅氧化后的碳化硅晶圆示意图；
图8为本发明实施例1提供的PECVD沉积后的碳化硅晶圆的示意图。
附图标记说明
1、碳化硅衬底 2、碳化硅外延层 3、P型掺杂区
4、N型掺杂区 5、沟槽 6、第一栅极氧化层
7、第二栅极氧化层
具体实施方式
为使本发明的目的、技术方案以及优点更加容易理解，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
以下实施例中，涉及的测试方法如下：
1、栅极氧化层击穿电压的测试方法为：采用CV测试仪(购自美国安捷伦公司，型号为B1505A)进行测定，具体操作条件和步骤为：
(1)将沟槽MOS电容置于测试仪载片台上；
(2)将CV探针扎于MOS电容的金属电极上；
(3)设置测试电压从0V扫描至300V；
(4)设置测试终止条件：电流密度≥1.4A/cm2；
(5)开始测试，当电流密度为1.4A/cm2时的电压即为氧化层击穿电压；
【实施例1】
本实施例用于说明制备MOSFET结构，制备过程的流程图如图1所示。
(1)碳化硅(SiC)晶圆准备。碳化硅晶圆已完成沟槽刻蚀，准备进行栅极氧化层制备工艺。碳化硅晶圆包括碳化硅衬底1，以及依次形成于所述碳化硅衬底1表面的碳化硅外延层2、P型掺杂区3和N型掺杂区4，其中，沟槽5穿透所述P型掺杂区3和N型掺杂区4，设置在所述碳化硅外延层2上。碳化硅晶圆厚度为400μm。碳化硅外延层2的掺杂浓度为5×1015atoms/cm3，P型掺杂区3的掺杂浓度为1×1017atoms/cm3，N型掺杂区4的掺杂浓度为1×1017atoms/cm3。具有沟槽的碳化硅晶圆的示意图如图2所示。
(2)氢气退火。在1200℃下对碳化硅晶圆进行退火处理600s。退火气氛为H2。氢气退火后的碳化硅晶圆的示意图如图3所示。
(3)牺牲氧化。
(3-1)高温氧化。氢气退火后，在O2气氛中进行高温氧化，温度为1200℃，时间为600s。氧化层厚度为15nm。高温氧化后的碳化硅晶圆的示意图如图4所示。
(3-2)氧化层去除。高温氧化后采用HF湿法去除氧化层。氧化层去除后的碳化硅晶圆的示意图如图5所示。
(4)多晶硅沉积。利用LPCVD沉积非掺杂多晶硅层。温度为500℃，压强为10mbar，工艺气体为硅烷，沉积的多晶硅厚度为50nm。多晶硅沉积后的碳化硅晶圆的示意图如图6所示。
(5)多晶硅氧化。多晶硅沉积完成后，进行多晶硅氧化。工艺气体为O2，温度为1100℃，压强为100mbar，氧化形成第一栅极氧化层6(为SiO2层)，第一栅极氧化层6的厚度为100nm。多晶硅氧化后的碳化硅晶圆的示意图如图7所示。
(6)PECVD沉积。利用PECVD沉积第二栅极氧化层7(SiO2层)。温度为400℃，压强为1×10-2mbar，工艺气体为SiH4和N2O，SiH4流量为100sccm，N2O流量为1500sccm，沉积的第二栅极氧化层7(SiO2层)在沟槽底部的厚度为100nm，PECVD沉积后的碳化硅晶圆的示意图如图8所示，得到MOSFET结构。
该MOSFET结构包括具有沟槽的碳化硅晶圆，以及沉积于所述沟槽的侧壁和底部的栅极氧化层，其中，沟槽侧壁的栅极氧化层厚度(第一栅极氧化层6加上第二栅极氧化层7的总厚度)为150nm，沟槽底部的栅极氧化层厚度比沟槽侧壁的栅极氧化层厚度多50nm。
经测定，该MOSFET结构的栅极氧化层的击穿电压≥150V。
【实施例2】
本实施例用于说明制备MOSFET结构。
(1)碳化硅晶圆准备。碳化硅晶圆已完成沟槽刻蚀，准备进行栅极氧化层制备工艺。碳化硅晶圆包括碳化硅衬底，以及依次形成于所述碳化硅衬底表面的碳化硅外延层、P型掺杂区和N型掺杂区，其中，沟槽穿透所述P型掺杂区和N型掺杂区，设置在所述碳化硅外延层上。碳化硅晶圆厚度为300μm。碳化硅外延层的掺杂浓度为1×1015atoms/cm3，P型掺杂区的掺杂浓度为1×1016atoms/cm3，N型掺杂区的掺杂浓度为1×1015atoms/cm3。
(2)氢气退火。在600℃下对碳化硅晶圆进行退火处理100s。退火气氛为H2。
(3)牺牲氧化。
(3-1)高温氧化。氢气退火后，在O2气氛中进行高温氧化，温度为600℃，时间为100s，氧化层厚度为5nm。
(3-2)氧化层去除。高温氧化后采用HF湿法去除氧化层。
(4)多晶硅沉积。利用LPCVD沉积非掺杂多晶硅层。温度为300℃，压强为1×10- 3mbar，工艺气体为二氯硅烷，沉积的多晶硅厚度为50nm。
(5)多晶硅氧化。多晶硅沉积完成后，进行多晶硅氧化。工艺气体为O2，温度为800℃，压强为1mbar，氧化形成第一栅极氧化层(为SiO2层)，第一栅极氧化层的厚度为100nm。
(6)PECVD沉积。利用PECVD沉积第二栅极氧化层(SiO2层)。温度为300℃，压强为1×10-3mbar，工艺气体为SiH4和N2O，SiH4流量为10sccm，N2O流量为500sccm，沉积的第二栅极氧化层(SiO2层)在沟槽底部的厚度为100nm，得到MOSFET结构。
该MOSFET结构包括具有沟槽的碳化硅晶圆，以及沉积于所述沟槽的侧壁和底部的栅极氧化层，其中，沟槽侧壁的栅极氧化层厚度(第一栅极氧化层加上第二栅极氧化层)为150nm，沟槽底部的栅极氧化层厚度比沟槽侧壁的栅极氧化层厚度多50nm。
经测定，该MOSFET结构的栅极氧化层的击穿电压≥150V。
【实施例3】
本实施例用于说明制备MOSFET结构。
(1)碳化硅晶圆准备。碳化硅晶圆已完成沟槽刻蚀，准备进行栅极氧化层制备工艺。碳化硅晶圆包括碳化硅衬底，以及依次形成于所述碳化硅衬底表面的碳化硅外延层、P型掺杂区和N型掺杂区，其中，沟槽穿透所述P型掺杂区和N型掺杂区，设置在所述碳化硅外延层上。碳化硅晶圆厚度为500μm。碳化硅外延层的掺杂浓度为5×1016atoms/cm3，P型掺杂区的掺杂浓度为1×1018atoms/cm3，N型掺杂区的掺杂浓度为1×1018atoms/cm3。
(2)氢气退火。在1800℃下对碳化硅晶圆进行退火处理1200s。退火气氛为H2。
(3)牺牲氧化。
(3-1)高温氧化。氢气退火后，在O2气氛中进行高温氧化，温度为1800℃，时间为1200s，氧化层厚度为30nm。
(3-2)氧化层去除。高温氧化后采用HF湿法去除氧化层。
(4)多晶硅沉积。利用LPCVD沉积非掺杂多晶硅层。温度为900℃，压强为100mbar，工艺气体为硅烷和三氯硅烷，沉积的多晶硅厚度为100nm。
(5)多晶硅氧化。多晶硅沉积完成后，进行多晶硅氧化。工艺气体为O2，温度为1500℃，压强为1000mbar，氧化形成第一栅极氧化层(为SiO2层)，第一栅极氧化层的厚度为200nm。
(6)PECVD沉积。利用PECVD沉积第二栅极氧化层(SiO2层)。温度为600℃，压强为8×10-2mbar，工艺气体为SiH4和N2O，SiH4流量为200sccm，N2O流量为3000sccm，沉积的第二栅极氧化层(SiO2层)在沟槽底部的厚度为100nm，得到MOSFET结构。
该MOSFET结构包括具有沟槽的碳化硅晶圆，以及沉积于所述沟槽的侧壁和底部的栅极氧化层，其中，沟槽侧壁的栅极氧化层厚度(第一栅极氧化层加上第二栅极氧化层)为250nm，沟槽底部的栅极氧化层厚度比沟槽侧壁的栅极氧化层厚度多50nm。
经测定，该MOSFET结构的栅极氧化层的击穿电压≥250V。
【对比例1】
(1)碳化硅晶圆准备。碳化硅晶圆已完成沟槽刻蚀，准备进行栅极氧化层制备工艺。碳化硅晶圆包括碳化硅衬底，以及依次形成于所述碳化硅衬底表面的碳化硅外延层、P型掺杂区和N型掺杂区，其中，沟槽穿透所述P型掺杂区和N型掺杂区，设置在所述碳化硅外延层上。碳化硅晶圆厚度为400μm。碳化硅外延层的掺杂浓度为5×1015atoms/cm3，P型掺杂区的掺杂浓度为1×1017atoms/cm3，N型掺杂区的掺杂浓度为1×1017atoms/cm3。
(2)氢气退火。在1600℃下对碳化硅晶圆进行退火处理1200s。退火气氛为H2。
(3)牺牲氧化。
(3-1)高温氧化。氢气退火后，在O2气氛中进行高温氧化，温度为1100℃，时间为1200s，氧化层厚度为30nm。
(3-2)氧化层去除。高温氧化后采用HF湿法去除氧化层。
(4)热氧化：在1100℃下，向氧化反应腔中通H2和O2，持续时间为60分钟，得到沟槽侧壁的栅氧厚度为150nm，沟槽底部的栅极氧化层的厚度为75nm。得到MOSFET结构。
经测定，该MOSFET结构的栅极氧化层的击穿电压＜75V。
【对比例2】
(1)碳化硅晶圆准备。碳化硅晶圆已完成沟槽刻蚀，准备进行栅极氧化层制备工艺。碳化硅晶圆包括碳化硅衬底，以及依次形成于所述碳化硅衬底表面的碳化硅外延层、P型掺杂区和N型掺杂区，其中，沟槽穿透所述P型掺杂区和N型掺杂区，设置在所述碳化硅外延层上。碳化硅晶圆厚度为400μm。碳化硅外延层的掺杂浓度为5×1015atoms/cm3，P型掺杂区的掺杂浓度为1×1017atoms/cm3，N型掺杂区的掺杂浓度为1×1017atoms/cm3。
(2)多晶硅沉积。利用LPCVD沉积非掺杂多晶硅层。温度为500℃，压强为10mbar，工艺气体为硅烷，沉积的多晶硅厚度为50nm。
(3)多晶硅氧化。多晶硅沉积完成后，进行多晶硅氧化。工艺气体为O2，温度为1100℃，压强为100mbar，氧化形成第一栅极氧化层(为SiO2层)，第一栅极氧化层的厚度为100nm。
(4)PECVD沉积。利用PECVD沉积第二栅极氧化层(SiO2层)。温度为400℃，压强为1×10-2mbar，工艺气体为SiH4和N2O，SiH4流量为100sccm，N2O流量为1500sccm，沉积的第二栅极氧化层(SiO2层)在沟槽底部的厚度为100nm，得到MOSFET结构。
经测定，该MOSFET结构的栅极氧化层的击穿电压＜125V。
【对比例3】
(1)碳化硅晶圆准备。碳化硅晶圆已完成沟槽刻蚀，准备进行栅极氧化层制备工艺。碳化硅晶圆包括碳化硅衬底，以及依次形成于所述碳化硅衬底表面的碳化硅外延层、P型掺杂区和N型掺杂区，其中，沟槽穿透所述P型掺杂区和N型掺杂区，设置在所述碳化硅外延层上。碳化硅晶圆厚度为400μm。碳化硅外延层的掺杂浓度为5×1015atoms/cm3，P型掺杂区的掺杂浓度为1×1017atoms/cm3，N型掺杂区的掺杂浓度为1×1017atoms/cm3。
(2)氢气退火。在1200℃下对碳化硅晶圆进行退火处理600s。退火气氛为H2。
(3)牺牲氧化。
(3-1)高温氧化。氢气退火后，在O2气氛中进行高温氧化，温度为1200℃，时间为600s。
(3-2)氧化层去除。高温氧化后采用HF湿法去除氧化层。
(4)多晶硅沉积。利用LPCVD沉积非掺杂多晶硅层。温度为500℃，压强为10mbar，工艺气体为硅烷，沉积的多晶硅厚度为50nm。
(5)多晶硅氧化。多晶硅沉积完成后，进行多晶硅氧化。工艺气体为O2，温度为1100℃，压强为100mbar，氧化形成第一栅极氧化层(为SiO2层)，第一栅极氧化层在侧壁和底部的厚度均为100nm。
经测定，该MOSFET结构的栅极氧化层的击穿电压＜100V。
从实施例和对比例可以看出，与对比例1(热氧化)、对比例2(未进行氢气退火和牺牲氧化)，以及对比例3(未进行PECVD沉积)进行比较，本发明的方法制备的MOSFET结构的栅极氧化层的击穿电压明显高于对比例，尤其与现有技术的热氧化(对比例1)相比，本发明的方法可以将栅极氧化层的击穿电压从小于75V，提升至大于等于150V。综上，本发明的MOSFET结构能够避免底部栅极氧化层厚度偏薄导致器件提前击穿的问题，提高了半导体器件的可靠性。
以上所述的仅是本发明的优选实例。应当指出对于本领域的普通技术人员来说，在本发明所提供的技术启示下，作为本领域的公知常识，还可以做出其它等同变型和改进，也应视为本发明的保护范围。
Claims (10)
1.一种MOSFET结构，包括具有沟槽的碳化硅晶圆，以及沉积于所述沟槽的侧壁和底部的栅极氧化层，且沟槽底部的栅极氧化层厚度大于沟槽侧壁的栅极氧化层厚度。
2.根据权利要求1所述的MOSFET结构，其特征在于，所述沟槽底部的栅极氧化层厚度比沟槽侧壁的栅极氧化层厚度多10nm-100nm；
优选地，所述碳化硅晶圆包括碳化硅衬底，以及依次形成于所述碳化硅衬底表面的碳化硅外延层、P型掺杂区和N型掺杂区，其中，沟槽穿透所述P型掺杂区和N型掺杂区，设置在所述碳化硅外延层上；
优选地，所述碳化硅外延层的掺杂浓度为1×1015atoms/cm3-5×1016atoms/cm3；
优选地，所述P型掺杂区的掺杂浓度为1×1016atoms/cm3-1×1018atoms/cm3；
优选地，所述N型掺杂区的掺杂浓度为1×1015atoms/cm3-1×1018atoms/cm3。
3.一种MOSFET结构的制备方法，该方法包括：
(A)将具有沟槽的碳化硅晶圆依次进行氢气退火和牺牲氧化，得到预处理的碳化硅晶圆；
(B)将所述预测处理的碳化硅晶圆依次进行多晶硅沉积、多晶硅氧化和PECVD沉积。
4.根据权利要求3所述的方法，其特征在于，碳化硅晶圆的厚度为300μm-500μm；
优选地，所述氢气退火的条件包括：气氛为H2，温度为600℃-1800℃，时间为60s-1200s。
5.根据权利要求3或4所述的方法，其特征在于，所述牺牲氧化的过程包括：进行高温氧化，得到氧化层，然后进行氧化层去除；
优选地，所述高温氧化的条件包括：温度为600℃-1800℃，时间为60s-1200s，气氛为O2；
优选地，所述氧化层的厚度为5nm-30nm；
优选地，所述氧化层去除的方法为湿法去除。
6.根据权利要求3-5中任意一项所述的方法，其特征在于，所述多晶硅沉积的方法为LPCVD法；
优选地，所述LPCVD法的条件包括：温度为300℃-900℃，压强为1×10-3mbar-100mbar，工艺气体选自硅烷、二氯硅烷和三氯硅烷；
优选地，多晶硅沉积形成的多晶硅层的厚度为5nm-100nm。
7.根据权利要求3-6中任意一项所述的方法，其特征在于，所述多晶硅氧化的条件包括：温度为800℃-1500℃，压强为1mbar-1000mbar，工艺气体为O2；
优选地，多晶硅氧化形成的第一栅极氧化层的厚度为10nm-200nm。
8.根据权利要求3-7中任意一项所述的方法，其特征在于，所述PECVD沉积的条件包括：温度为300℃-600℃，压强为1×10-3mbar至8×10-2mbar，工艺气体为SiH4和N2O；
优选地，所述SiH4的流量为10sccm-200sccm；
优选地，所述N2O的流量为500sccm-3000sccm；
优选地，PECVD沉积得到的第二栅极氧化层的厚度为10nm-100nm。
9.权利要求3-8中任意一项所述的方法制备的MOSFET结构。
10.权利要求1-2和9中任意一项所述的MOSFET结构和/或根据权利要求3-8中任意一项所述的方法制备的MOSFET结构在半导体器件中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911355637.1A CN113035951A (zh) | 2019-12-25 | 2019-12-25 | 一种mosfet结构及其制备方法和应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911355637.1A CN113035951A (zh) | 2019-12-25 | 2019-12-25 | 一种mosfet结构及其制备方法和应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113035951A true CN113035951A (zh) | 2021-06-25 |
Family
ID=76458835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911355637.1A Pending CN113035951A (zh) | 2019-12-25 | 2019-12-25 | 一种mosfet结构及其制备方法和应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035951A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115084228A (zh) * | 2022-06-27 | 2022-09-20 | 捷捷微电(上海)科技有限公司 | 一种SiC MOSFET的混合型栅极氧化膜的制作方法 |
| CN115863413A (zh) * | 2023-03-01 | 2023-03-28 | 通威微电子有限公司 | 一种沟槽氧化层制作方法与半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6444528B1 (en) * | 2000-08-16 | 2002-09-03 | Fairchild Semiconductor Corporation | Selective oxide deposition in the bottom of a trench |
| US20060205222A1 (en) * | 2002-12-14 | 2006-09-14 | In T Zandt Michael A A | Manufacture of trench-gate semiconductor devices |
| CN1893111A (zh) * | 2005-05-12 | 2007-01-10 | 谢福渊 | 深沟槽内栅极氧化层上的脆弱点的消除 |
| CN101207154A (zh) * | 2006-12-22 | 2008-06-25 | 万国半导体股份有限公司 | 用高密度等离子氧化层作为多晶硅层间绝缘层的分隔栅的构成 |
-
2019
- 2019-12-25 CN CN201911355637.1A patent/CN113035951A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6444528B1 (en) * | 2000-08-16 | 2002-09-03 | Fairchild Semiconductor Corporation | Selective oxide deposition in the bottom of a trench |
| US20060205222A1 (en) * | 2002-12-14 | 2006-09-14 | In T Zandt Michael A A | Manufacture of trench-gate semiconductor devices |
| CN1893111A (zh) * | 2005-05-12 | 2007-01-10 | 谢福渊 | 深沟槽内栅极氧化层上的脆弱点的消除 |
| CN101207154A (zh) * | 2006-12-22 | 2008-06-25 | 万国半导体股份有限公司 | 用高密度等离子氧化层作为多晶硅层间绝缘层的分隔栅的构成 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115084228A (zh) * | 2022-06-27 | 2022-09-20 | 捷捷微电(上海)科技有限公司 | 一种SiC MOSFET的混合型栅极氧化膜的制作方法 |
| CN115863413A (zh) * | 2023-03-01 | 2023-03-28 | 通威微电子有限公司 | 一种沟槽氧化层制作方法与半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5157843B2 (ja) | 炭化ケイ素半導体装置およびその製造方法 | |
| TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
| US20090250705A1 (en) | Silicon carbide semiconductor device comprising silicon carbide layer and method of manufacturing the same | |
| JP2008117878A (ja) | 半導体装置の製造方法 | |
| CN104637801A (zh) | 一种制备SiC MOSFET栅氧化层的方法 | |
| CN113035951A (zh) | 一种mosfet结构及其制备方法和应用 | |
| JP4549167B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US20110095304A1 (en) | Process for forming an interface between silicon carbide and silicon oxide with low density of states | |
| CN104658903A (zh) | 一种制备SiC MOSFET栅氧化层的方法 | |
| TW201237968A (en) | Production method for semiconductor device | |
| JP2005136386A5 (zh) | ||
| JP2005136386A (ja) | 炭化珪素−酸化物積層体，その製造方法及び半導体装置 | |
| JP5656216B2 (ja) | 炭化珪素半導体素子の製造方法及び電子デバイスの製造方法 | |
| WO2005101518A1 (ja) | 半導体装置の製造方法 | |
| TW201237960A (en) | Production method for semiconductor device | |
| JP6108330B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP6156814B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| JP2015142078A (ja) | 炭化ケイ素半導体装置およびその製造方法 | |
| JP2021082689A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP3372528B2 (ja) | 半導体装置の製造方法 | |
| WO2010041740A1 (ja) | 半導体装置の製造方法 | |
| JP7412765B2 (ja) | ＳｉＣ半導体素子の製造方法及びＳｉＣ半導体素子 | |
| WO2022130788A1 (ja) | ＳｉＣ半導体素子の製造方法及びＳｉＣＭＯＳＦＥＴ | |
| CN110783406A (zh) | 具有第iva族离子注入的mosfet的结构与制造方法 | |
| JP6696247B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210625 |