CN112993050A - 一种台面PiN二极管、制备方法及硅基可重构隐身天线 - Google Patents

一种台面PiN二极管、制备方法及硅基可重构隐身天线 Download PDF

Info

Publication number
CN112993050A
CN112993050A CN202110175610.5A CN202110175610A CN112993050A CN 112993050 A CN112993050 A CN 112993050A CN 202110175610 A CN202110175610 A CN 202110175610A CN 112993050 A CN112993050 A CN 112993050A
Authority
CN
China
Prior art keywords
region
mesa
forming
gesn
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110175610.5A
Other languages
English (en)
Other versions
CN112993050B (zh
Inventor
苏汉
胡健生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Engineering University of Chinese Peoples Armed Police Force
Original Assignee
Engineering University of Chinese Peoples Armed Police Force
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Engineering University of Chinese Peoples Armed Police Force filed Critical Engineering University of Chinese Peoples Armed Police Force
Priority to CN202110175610.5A priority Critical patent/CN112993050B/zh
Publication of CN112993050A publication Critical patent/CN112993050A/zh
Application granted granted Critical
Publication of CN112993050B publication Critical patent/CN112993050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/36Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00Antennas with active circuits or circuit elements integrated within them or attached to them

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种台面Pi N二极管、制备方法及硅基可重构隐身天线,该制备方法包括:选取GeOI衬底,并在GeOI衬底内掺杂形成顶层GeSn区;形成台面的有源区;利用原位掺杂形成P区和N区;以及在所述衬底上形成GeSn合金引线,以完成所述具有GaAs‑GeSn‑GaAs异质结构的台面P i N二极管的制备。本发明的P i N二极管缩减了电极在二极管中所占的比重,极大的提升了固态等离子体区域对Pi N二极管微波辐射特性的影响,采用原位掺杂能够避免离子注入等方式带来的不利影响,且能够通过控制气体流量来控制材料的掺杂浓度,更有利于获得陡峭的掺杂界面,从而获得更好的器件性能。

Description

一种台面PiN二极管、制备方法及硅基可重构隐身天线
技术领域
本发明涉及半导体材料以及器件制造技术领域,特别涉及一种台面PiN二极管、制备方法及硅基可重构隐身天线。
背景技术
硅基硅基可重构隐身天线是基于PiN二极管的微波特性,实现天线电磁辐射功能的交叉领域产物,是促进现代通信领域向集成化多功能方向发展的重要推动力。天线的可重构功能可通过控制不同导体区域的二极管阵列单元的导通与截止改变具有辐射功能的等离子体沟道的长度与形状,从而实现天线辐射性能的动态重构。当天线处于不工作状态时,二极管内部不存在高浓度的载流子,本征区处于低掺杂状态,此时硅基天线系统相当于高电阻率的介质材料,雷达散射截面较小,具备良好的探测隐身性能。二极管作为硅基可重构天线基本辐射单元,其本征区内部等离子体浓度与分布直接决定了天线辐射性能。固态等离子体浓度除了受到二极管尺寸、载流子输运机制以及微波特性的影响,二极管制备工艺对本征区内部载流子浓度以及分布均匀性的影响也至关重要。然而目前PiN二极管内部载流子浓度较低且分布均匀性差,电极在二极管中所占的比重大,固态等离子体区域对PiN二极管微波辐射特性的影响小,限制了其在各种侦察、预警和对抗雷达,直升机天线,高信噪比的微波通信天线等领域的应用。
因此,如何制作一种高性能固态等离子体横向表面PiN二极管来应用于硅基可重构隐身天线就变得尤为重要。
发明内容
为解决上述现有技术存在的技术缺陷和不足,本发明提供一种台面PiN二极管、制备方法及硅基可重构隐身天线,在PiN二极管中引入台面结构以改变有源区结构,具体的调整了P区和N区相对于本征区的位置,缩减了电极在二极管中所占的比重,极大的提升了固态等离子体区域对PiN二极管微波辐射特性的影响。同时,GaAs作为第三代半导体的主要代表,在适应高温、高压、高频及高电流密度场景方面具有明显的优势,通过GaAs-GeSn-GaAs异质结构的引入,使得固态等离子体PiN二极管具有耐高温、击穿电压大以及适用于更高频等特性。
本发明的技术方案是:
一种台面PiN二极管的制备方法,包括以下步骤:
(a)选取GeOI衬底,并在GeOI衬底内掺杂形成顶层GeSn区;
(b)形成台面的有源区;
(c)利用原位掺杂形成P区和N区;
(d)在所述衬底上形成GeSn合金引线,以完成所述具有GaAs-GeSn-GaAs异质结构的台面PiN二极管的制备。
优选的,步骤(a)中在GeOI衬底内掺杂形成顶层GeSn区,包括以下步骤:
(a1)光刻所述GeOI衬底;
(a2)对所述GeOI衬底进行Sn组分掺杂,形成顶层GeSn区,通过动态的控制顶层Ge中Sn组分的含量以实现载流子最大注入比;
(a3)去除光刻胶。
优选的,步骤(b)中形成台面的有源区,包括以下步骤:
(b1)在所述GeSn区表面利用CVD淀积一层氮化硅;
(b2)利用光刻工艺在所述氮化硅层上形成台面有源区图形;
(b3)利用干法刻蚀工艺在所述台面有源区图形的指定位置处刻蚀所述保护层及顶层GeSn区从而形成台面有源区。
优选的,步骤(c)中利用原位掺杂形成P区和N区,包括以下步骤:
(c1)台面有源区四周平坦化处理;
(c2)利用原位掺杂淀积p型GaAs形成P区;
(c3)利用原位掺杂淀积n型GaAs形成N区。
优选的,步骤(c1)中台面有源区四周平坦化处理,包括以下步骤:
(c11)氧化所述台面有源区的四周侧壁以使所述台面有源区的四周侧壁形成氧化层;
(c12)利用湿法刻蚀工艺刻蚀所述台面有源区的四周侧壁氧化层以完成所述台面有源区的四周侧壁平坦化。
优选的,步骤(c2)中利用原位掺杂淀积p型GaAs形成P区,包括以下步骤:
(c21)利用CVD在所述衬底表面淀积一层二氧化硅;
(c22)利用光刻工艺在所述二氧化硅层上形成P区图形;
(c23)利用湿法刻蚀工艺去除P区上的二氧化硅;
(c24)利用原位掺杂淀积p型GaAs形成P区;
(c25)先利用干法刻蚀工艺使P区表面平整化,再利用湿法刻蚀工艺去除衬底表面的二氧化硅。
优选的,步骤(c3)中利用原位掺杂淀积n型GaAs形成N区,包括以下步骤:
(c31)利用CVD在所述衬底表面淀积一层二氧化硅;
(c32)利用光刻工艺在所述二氧化硅层上形成N区图形;
(c33)利用湿法刻蚀工艺去除N区上的二氧化硅;
(c34)利用原位掺杂淀积n型GaAs形成N区;
(c35)先利用干法刻蚀工艺使N区表面平整化,再利用湿法刻蚀工艺去除衬底表面的二氧化硅。
优选的,步骤(d)中在衬底上形成GeSn合金引线,以完成所述具有GaAs-GeSn-GaAs异质结构的台面PiN二极管的制备中利用原位掺杂淀积n型GaAs形成N区,包括以下步骤:
(d1)在所述衬底上生成二氧化硅;
(d2)利用退火工艺激活所述P区和N区中的杂质;
(d3)在P区和N区光刻引线孔并采用RPCVD的技术形成GeSn合金引线;
(d4)钝化处理并光刻PAD以形成所述具有GaAs-GeSn-GaAs异质结构的台面PiN二极管。
一种台面PiN二极管,采用上述的方法制得。
一种硅基可重构隐身天线,包括上述的台面PiN二极管。
本发明公开了一种台面PiN二极管、制备方法及硅基可重构隐身天线,在PiN二极管中引入台面结构以改变有源区结构,具体的调整了P区和N区相对于本征区的位置,缩减了电极在二极管中所占的比重,极大的提升了固态等离子体区域对PiN二极管微波辐射特性的影响。其中,具有GaAs-GeSn-GaAs异质结构的台面PiN二极管采用原位掺杂能够避免离子注入等方式带来的不利影响,且能够通过控制气体流量来控制材料的掺杂浓度,更有利于获得陡峭的掺杂界面,从而获得更好的器件性能,同时,GaAs作为第三代半导体的主要代表,在适应高温、高压、高频及高电流密度场景方面具有明显的优势,通过GaAs-GeSn-GaAs异质结构的引入,使得固态等离子体PiN二极管具有耐高温、击穿电压大以及适用于更高频等特性,实用性强,值得推广。
附图说明
图1为本发明实施例的一种台面PiN二极管的制作方法流程图。
图2a-图2t为本发明实施例的一种台面PiN二极管的制备方法示意图。
图3为本发明实施例的台面PiN二极管的器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图1到附图3对本发明的具体实施方式做详细的说明,但应当理解本发明的保护范围并不受具体实施方式的限制。
本发明提出了一种适用于形成硅基可重构隐身天线的台面PiN二极管及其制备方法,该PiN二极管具有GaAs-GeSn-GaAs异质结构,可以是基于绝缘衬底上的锗(Germanium-On-Insulator,简称GeOI)通过掺杂Sn组分形成横向异质GeSn基PiN二极管,其在加直流偏压时,直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体,该等离子体具有类金属特性,即对电磁波具有反射作用,其反射特性与表面等离子体的微波传输特性、浓度及分布密切相关。
硅基可重构隐身天线可以是由具有台面结构的异质GeSn基固态等离子体PiN二极管按阵列排列组合而成,利用外部控制阵列中的二极管选择性导通,使该阵列形成动态固态等离子体条纹、具备天线的功能,对特定电磁波具有发射和接收功能,并且该天线可通过阵列中二极管的选择性导通,改变固态等离子体条纹形状及分布,从而实现天线的重构,在直升机、国防通讯与雷达技术方面具有重要的应用前景。
以下,将对本发明制备的台面PiN二极管的工艺流程作进一步详细描述。在图中,为了方便说明,放大或缩小了层和区域的厚度,所示大小并不代表实际尺寸。
实施例一
请参见图1,图1为本发明实施例的一种台面PiN二极管的制备方法的流程图,该方法适用于制备具有GaAs-GeSn-GaAs异质结构的台面PiN二极管,且该二极管主要用于制作硅基可重构隐身天线,该方法包括如下步骤:
(a)选取GeOI衬底,并在GeOI衬底内掺杂形成顶层GeSn区;
(b)形成台面的有源区;
(c)利用原位掺杂形成P区和N区;
(d)在所述衬底上形成GeSn合金引线,以完成所述具有GaAs-GeSn-GaAs异质结构的台面PiN二极管的制备。
其中,对于步骤(a),在GeOI衬底内掺杂形成顶层GeSn区的原因在于,对于硅基固态等离子天线由于其需要良好的微波特性,其辐射单元二极管需要具备高浓度的固态等离子体。而异质GeSn基固态等离子体PiN二极管通过在顶层Ge中掺杂Sn组分动态控制顶层Ge中Sn组分的含量得到禁带宽度比GaAs材料要窄的GeSn合金,从而进一步的提高载流子从源区到本征区的注入比,使得二极管内部固态等离子体浓度以及分布均匀性得到极大的提高。
此外,埋氧层以及深槽隔离技术的引入,进一步提高了载流子的限定能力,所以在GeOI衬底内掺杂Sn以便形成顶层GeSn区。
对于步骤(a),在GeOI衬底内掺杂形成顶层GeSn区,可以包括以下步骤:
(a1)光刻所述GeOI衬底;
(a2)对所述GeOI衬底进行Sn组分掺杂,形成顶层GeSn区,通过动态的控制顶层Ge中Sn组分的含量以实现载流子最大注入比;
(a3)去除光刻胶。
另外,对于步骤(b),形成台面的有源区,可以包括以下步骤:
(b1)在所述GeSn区表面利用CVD淀积一层氮化硅;
淀积氮化硅层的目的在于:
光刻台面有源区后,可以利用氮化硅作为顶层GeSn的掩膜,从而刻蚀掉台面有源区里面的GeSn材料。
(b2)利用光刻工艺在所述氮化硅层上形成台面有源区图形;
(b3)利用干法刻蚀工艺在所述有源区图形的指定位置处刻蚀所述保护层及顶层GeSn从而形成台面有源区。
再者,对于步骤(c),利用原位掺杂形成P区和N区,具体可以包括如下步骤:
(c1)台面的有源区四周平坦化处理;
(c2)利用原位掺杂淀积p型GaAs形成P区;
(c3)利用原位掺杂淀积n型GaAs形成N区。
对于步骤(c1),台面的有源区四周平坦化处理,具体可以包括如下步骤:
(c11)氧化所述台面有源区的四周侧壁以使所述台面有源区的四周侧壁形成氧化层;
(c12)利用湿法刻蚀工艺刻蚀所述台面有源区的四周侧壁氧化层以完成所述台面有源区的四周侧壁平坦化。
再者,对于步骤(c2),利用原位掺杂淀积p型GaAs形成P区,具体可以包括如下步骤:
(c21)利用CVD在所述衬底表面淀积一层二氧化硅;
(c22)利用光刻工艺在所述二氧化硅层上形成P区图形;
(c23)利用湿法刻蚀工艺去除P区上的二氧化硅;
(c24)利用原位掺杂淀积p型GaAs形成P区;
(c25)先利用干法刻蚀工艺使P区表面平整化,再利用湿法刻蚀工艺去除衬底表面的二氧化硅。
对于步骤(c3),利用原位掺杂淀积n型GaAs形成N区,具体可以包括如下步骤:
(c31)利用CVD在所述衬底表面淀积一层二氧化硅;
(c32)利用光刻工艺在所述二氧化硅层上形成N区图形;
(c33)利用湿法刻蚀工艺去除N区上的二氧化硅;
(c34)利用原位掺杂淀积n型GaAs形成N区;
(c35)先利用干法刻蚀工艺使N区表面平整化,再利用湿法刻蚀工艺去除衬底表面的二氧化硅。
对于步骤(d),在所述衬底上形成GeSn合金引线,以完成所述具有GaAs-GeSn-GaAs异质结构的台面PiN二极管的制备,具体可以包括如下步骤:
(d1)在所述衬底上生成二氧化硅;
(d2)利用退火工艺激活所述P区和N区中的杂质;
(d3)在P区和N区光刻引线孔并采用RPCVD的技术形成GeSn合金引线;
(d4)钝化处理并光刻PAD以形成所述具有GaAs-GeSn-GaAs异质结构的台面PiN二极管。
常规制作固态等离子pin二极管的P区与N区的制备工艺中,均采用注入工艺形成,此方法要求注入剂量和能量较大,对设备要求高,且与现有工艺不兼容;而采用扩散工艺,虽结深较深,但同时P区与N区的面积较大,集成度低,掺杂浓度不均匀,影响固态等离子pin二极管的电学性能,导致固态等离子体浓度和分布的可控性差。
采用原位掺杂能够避免离子注入等方式带来的不利影响,且能够通过控制气体流量来控制材料的掺杂浓度,更有利于获得陡峭的掺杂界面,从而获得更好的器件性能。
实施例二
请参见图2a-图2t,图2a-图2t为本发明实施例的一种台面PiN二极管的制备方法的示意图,在上述实施例一的基础上,以制备固态等离子区域长度为120微米的具有GaAs-GeSn-GaAs异质结构的台面PiN二极管为例进行详细说明,本征区长度可以在50微米~150微米之间,具体步骤如下:
S10、选取GeOI衬底。
请参见图2a,该GeOI衬底101的晶向为(110),另外,该GeOI衬底101的掺杂类型为p型,掺杂浓度为5×1014cm-3的,顶层Ge的厚度为50μm。
S20、在所述GeOI衬底内掺杂形成顶层GeSn区。
请参见图2b,具体做法可以是:光刻所述GeOI衬底,对所述GeOI衬底进行Sn组分掺杂,使衬底上形成顶层GeSn区201,GeSn区中的Sn组分为1%~30%,去除光刻胶。
S30、在所述顶层GeSn区表面淀积一层氮化硅。
请参见图2c,采用化学气相沉积(Chemical vapor deposition,简称CVD)的方法,在顶层GeSn区201上淀积氮化硅层301。
S40、刻蚀衬底顶层GeSn区形成有源区深槽。
请参见图2d,利用光刻工艺在所述氮化硅层上形成有源区图形,利用干法刻蚀工艺在所述有源区图形的指定位置处刻蚀所述保护层及顶层GeSn区从而形成有源区深槽401。
S50、台面的有源区四周平坦化处理。
请参见图2e和2f,具体做法可以是:氧化所述台面有源区的四周侧壁以使所述台面有源区的四周侧壁形成5~60nm厚度的氧化层501,利用湿法刻蚀工艺刻蚀所述台面有源区的四周侧壁氧化层以完成所述台面有源区的四周侧壁平坦化。
S60、在所述衬底表面淀积一层二氧化硅。
请参见图2g,利用CVD方法在所述衬底上淀积一层二氧化硅601。
S70、光刻所述二氧化硅层。
请参见图2h,利用光刻工艺在所述二氧化硅层上形成P区图形,利用湿法刻蚀工艺去除P区图形上的二氧化硅层。
S80、形成P区。
请参见图2i,具体做法可以是:利用原位掺杂的方法,在所述衬底表面的P区图形上淀积p型GaAs形成P区801,通过控制气体流量来控制P区的掺杂浓度。
S90、平整化衬底表面。
请参见图2j,具体做法可以是:先利用干法刻蚀工艺使P区表面平整化,再利用湿法刻蚀工艺去除衬底表面的二氧化硅层。
S100、在所述衬底表面淀积一层二氧化硅。
请参见图2k,具体做法可以是:利用CVD方法在所述衬底表面淀积二氧化硅层1001。
S110、光刻所述二氧化硅层。
请参见图2l,利用光刻工艺在所述二氧化硅层上形成N区图形;利用湿法刻蚀工艺去除N区上的二氧化硅层。
S120、形成N区。
请参见图2m,利用原位掺杂的方法,在所述衬底表面的N区图形上淀积n型GaAs形成N区1201,通过控制气体流量来控制N区的掺杂浓度。
S130、平整化衬底表面。
请参见图2n,先利用干法刻蚀工艺使N区表面平整化,再利用湿法刻蚀工艺去除衬底表面的二氧化硅层。
S140、淀积GeSn层。
请参见图2o,可以利用RPCVD的方法,在沟槽里淀积GeSn合金层1401。
S150、在表面形成二氧化硅层。
请参照图2p,可以利用CVD的方法,在表面淀积二氧化硅层1501,厚度为500nm。
S160、平整表面。
请参照图2q,可以采用CMP方法去除表面二氧化硅与氮化硅层,使表面平整。
S170、杂质激活。
在950-1150℃,退火0.5~2分钟,使离子注入的杂质激活、并且推进有源区中杂质。
S180、光刻引线孔。
请参照图2r,在二氧化硅层上光刻引线孔1801。
S190、形成引线。
请参照图2s,可以在引线孔中采用RPCVD的技术形成GeSn合金,并刻蚀掉表面的合金;再在衬底表面采用RPCVD的技术形成GeSn合金1901,形成引线,GeSn合金中的Sn组分为1%~30%。
S200、钝化处理,光刻PAD。
请参照图2t,可以通过淀积氮化硅形成钝化层2001,光刻PAD,最终形成具有GaAs-GeSn-GaAs异质结构的台面PiN二极管,作为制备硅基可重构隐身天线基本单元。
实施例三
请参见图3,图3为本发明实施例的台面PiN二极管的器件结构示意图,该PiN二极管采用上述如图1所示的制备方法制成。
具体地,该台面PiN二极管在GeOI衬底301上制备形成,且PiN二极管的P区303、N区304以及横向位于该P区303和该N区304之间的本征区均位于该衬底的顶层GeSn区302内。
本发明公开了一种台面PiN二极管、制备方法及硅基可重构隐身天线,在PiN二极管中引入台面结构以改变有源区结构,具体的调整了P区和N区相对于本征区的位置,缩减了电极在二极管中所占的比重,极大的提升了固态等离子体区域对PiN二极管微波辐射特性的影响。其中,具有GaAs-GeSn-GaAs异质结构的台面PiN二极管采用原位掺杂能够避免离子注入等方式带来的不利影响,且能够通过控制气体流量来控制材料的掺杂浓度,更有利于获得陡峭的掺杂界面,从而获得更好的器件性能,同时,GaAs作为第三代半导体的主要代表,在适应高温、高压、高频及高电流密度场景方面具有明显的优势,通过GaAs-GeSn-GaAs异质结构的引入,使得固态等离子体PiN二极管具有耐高温、击穿电压大以及适用于更高频等特性,实用性强,值得推广。
综上所述,本文中应用了具体个例对本发明具有GaAs-GeSn-GaAs异质结构的台面PiN二极管及其制备方法的原理及实施方式进行了阐述,本发明具有GaAs-GeSn-GaAs异质结构的台面PiN二极管采用原位掺杂能够避免离子注入等方式带来的不利影响,且能够通过控制气体流量来控制材料的掺杂浓度,更有利于获得陡峭的掺杂界面,从而获得更好的器件性能。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求为准。
以上公开的仅为本发明的几个具体实施例,但是,本发明实施例并非局限于此,任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims (10)

1.一种台面PiN二极管的制备方法,其特征在于,包括以下步骤:
(a)选取GeOI衬底,并在GeOI衬底内掺杂形成顶层GeSn区;
(b)形成台面的有源区;
(c)利用原位掺杂形成P区和N区;
(d)在所述衬底上形成GeSn合金引线,以完成所述具有GaAs-GeSn-GaAs异质结构的台面PiN二极管的制备。
2.如权利要求1所述的一种台面PiN二极管的制备方法,其特征在于,步骤(a)中在GeOI衬底内掺杂形成顶层GeSn区,包括以下步骤:
(a1)光刻所述GeOI衬底;
(a2)对所述GeOI衬底进行Sn组分掺杂,形成顶层GeSn区,通过动态的控制顶层Ge中Sn组分的含量以实现载流子最大注入比;
(a3)去除光刻胶。
3.如权利要求1所述的一种台面PiN二极管的制备方法,其特征在于,步骤(b)中形成台面的有源区,包括以下步骤:
(b1)在所述GeSn区表面利用CVD淀积一层氮化硅;
(b2)利用光刻工艺在所述氮化硅层上形成台面有源区图形;
(b3)利用干法刻蚀工艺在所述台面有源区图形的指定位置处刻蚀所述保护层及顶层GeSn区从而形成台面有源区。
4.如权利要求1所述的一种台面PiN二极管的制备方法,其特征在于,步骤(c)中利用原位掺杂形成P区和N区,包括以下步骤:
(c1)台面有源区四周平坦化处理;
(c2)利用原位掺杂淀积p型GaAs形成P区;
(c3)利用原位掺杂淀积n型GaAs形成N区。
5.如权利要求4所述的一种台面PiN二极管的制备方法,其特征在于,步骤(c1)中台面有源区四周平坦化处理,包括以下步骤:
(c11)氧化所述台面有源区的四周侧壁以使所述台面有源区的四周侧壁形成氧化层;
(c12)利用湿法刻蚀工艺刻蚀所述台面有源区的四周侧壁氧化层以完成所述台面有源区的四周侧壁平坦化。
6.如权利要求4所述的一种台面PiN二极管的制备方法,其特征在于,步骤(c2)中利用原位掺杂淀积p型GaAs形成P区,包括以下步骤:
(c21)利用CVD在所述衬底表面淀积一层二氧化硅;
(c22)利用光刻工艺在所述二氧化硅层上形成P区图形;
(c23)利用湿法刻蚀工艺去除P区上的二氧化硅;
(c24)利用原位掺杂淀积p型GaAs形成P区;
(c25)先利用干法刻蚀工艺使P区表面平整化,再利用湿法刻蚀工艺去除衬底表面的二氧化硅。
7.如权利要求4所述的一种台面PiN二极管的制备方法,其特征在于,步骤(c3)中利用原位掺杂淀积n型GaAs形成N区,包括以下步骤:
(c31)利用CVD在所述衬底表面淀积一层二氧化硅;
(c32)利用光刻工艺在所述二氧化硅层上形成N区图形;
(c33)利用湿法刻蚀工艺去除N区上的二氧化硅;
(c34)利用原位掺杂淀积n型GaAs形成N区;
(c35)先利用干法刻蚀工艺使N区表面平整化,再利用湿法刻蚀工艺去除衬底表面的二氧化硅。
8.如权利要求1所述的一种台面PiN二极管的制备方法,其特征在于,步骤(d)中在衬底上形成GeSn合金引线,以完成所述具有GaAs-GeSn-GaAs异质结构的台面PiN二极管的制备中利用原位掺杂淀积n型GaAs形成N区,包括以下步骤:
(d1)在所述衬底上生成二氧化硅;
(d2)利用退火工艺激活所述P区和N区中的杂质;
(d3)在P区和N区光刻引线孔并采用RPCVD的技术形成GeSn合金引线;
(d4)钝化处理并光刻PAD以形成所述具有GaAs-GeSn-GaAs异质结构的台面PiN二极管。
9.一种台面PiN二极管,其特征在于,采用如权利要求1-8中任一项所述的方法制得。
10.一种硅基可重构隐身天线,包括如权利要求9所述的台面PiN二极管。
CN202110175610.5A 2021-02-07 2021-02-07 一种台面PiN二极管、制备方法及可重构隐身天线 Active CN112993050B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110175610.5A CN112993050B (zh) 2021-02-07 2021-02-07 一种台面PiN二极管、制备方法及可重构隐身天线

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110175610.5A CN112993050B (zh) 2021-02-07 2021-02-07 一种台面PiN二极管、制备方法及可重构隐身天线

Publications (2)

Publication Number Publication Date
CN112993050A true CN112993050A (zh) 2021-06-18
CN112993050B CN112993050B (zh) 2023-12-05

Family

ID=76392513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110175610.5A Active CN112993050B (zh) 2021-02-07 2021-02-07 一种台面PiN二极管、制备方法及可重构隐身天线

Country Status (1)

Country Link
CN (1) CN112993050B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024138825A1 (zh) * 2022-12-30 2024-07-04 之江实验室 集成天线及天线装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7603016B1 (en) * 2007-04-30 2009-10-13 The United States Of America As Represented By The Secretary Of The Air Force Semiconductor photonic nano communication link apparatus
CN106847904A (zh) * 2016-12-20 2017-06-13 西安科锐盛创新科技有限公司 用于套筒天线的GaAs/Ge/GaAs异质结构SPiN二极管串的制备方法
CN107046163A (zh) * 2016-12-20 2017-08-15 西安科锐盛创新科技有限公司 用于制备全息天线的台状有源区固态等离子二极管制造方法
CN107658364A (zh) * 2017-08-11 2018-02-02 西安科锐盛创新科技有限公司 一种横向PiN结构GeSn光电探测器及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7603016B1 (en) * 2007-04-30 2009-10-13 The United States Of America As Represented By The Secretary Of The Air Force Semiconductor photonic nano communication link apparatus
CN106847904A (zh) * 2016-12-20 2017-06-13 西安科锐盛创新科技有限公司 用于套筒天线的GaAs/Ge/GaAs异质结构SPiN二极管串的制备方法
CN107046163A (zh) * 2016-12-20 2017-08-15 西安科锐盛创新科技有限公司 用于制备全息天线的台状有源区固态等离子二极管制造方法
CN107658364A (zh) * 2017-08-11 2018-02-02 西安科锐盛创新科技有限公司 一种横向PiN结构GeSn光电探测器及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHENGQIANG XU ET AL: "Ge0.9Sn0.1 p-i-n Photodiode with Record-High Responsivity at Two-Micron-Wavelength", 《IEEE XPLORE》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024138825A1 (zh) * 2022-12-30 2024-07-04 之江实验室 集成天线及天线装置

Also Published As

Publication number Publication date
CN112993050B (zh) 2023-12-05

Similar Documents

Publication Publication Date Title
CN112993050B (zh) 一种台面PiN二极管、制备方法及可重构隐身天线
CN112993045B (zh) 异质GeSn基固态等离子体PiN二极管的制备方法及其器件
CN106783600B (zh) 一种固态等离子体PiN二极管及其制备方法
CN106847901A (zh) 多层全息天线中AlAs‑Ge‑AlAs结构基等离子pin二极管的制造方法
CN112993052B (zh) 具有台面结构的异质GeSn基固态等离子体PiN二极管及制备方法
CN106653867B (zh) 基于台状有源区的固态等离子体PiN二极管及其制备方法
CN112993046B (zh) 一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法
CN112993047B (zh) 一种异质GeSn基深槽保护PiN二极管及其制备方法
CN106601616B (zh) 可重构多层全息天线中的异质Ge基pin二极管串制备方法
CN106783604B (zh) AlAs-Ge-AlAs结构的基固态等离子体PiN二极管及其制备方法
CN106783593B (zh) 应用于环形天线的Ge基异质固态等离子二极管的制备方法
CN112993049B (zh) AlSb-GeSn-AlSb异质结构固态等离子体PiN二极管的制备方法及其器件
CN106847899B (zh) 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法
CN112993044B (zh) CdTe-GeSn-CdTe异质横向PiN二极管的制备方法及其器件
CN112992677B (zh) 异质InP-GeSn-InP深槽保护PiN二极管阵列的制备方法及其器件
CN112993043B (zh) 一种Si-GeSn-Si异质GeSn基固态等离子体PiN二极管及制备方法
CN113299765B (zh) 具有台面结构的异质GeSn基固态等离子体PiN二极管阵列的制备方法及其器件
WO2018113542A1 (zh) 可重构环形天线中基于台状有源区pin二极管串的制备方法
CN112993051B (zh) 一种异质深槽PiN阵列的制备方法、器件及硅基可重构隐身天线
CN112992676B (zh) 一种AlAs-GeSn-AlAs结构的高注入比异质PiN二极管的制备方法及其器件
CN112993053B (zh) 一种横向PiN二极管的制备方法、器件及高集成隐身天线
CN113013258B (zh) SiGe-GeSn-SiGe异质结构高注入比PiN二极管阵列的制备方法及其器件
CN106876872A (zh) 基于AlAs/Ge/AlAs结构的Ge基可重构偶极子天线的制备方法
CN112993048B (zh) 一种PiN二极管阵列的制备方法、器件及可重构对称偶极子天线
CN106847902B (zh) 用于套筒天线具有台状有源区的pin二极管串的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant