CN112992956A - 芯片封装结构、芯片封装方法和电子设备 - Google Patents

芯片封装结构、芯片封装方法和电子设备 Download PDF

Info

Publication number
CN112992956A
CN112992956A CN202110532142.2A CN202110532142A CN112992956A CN 112992956 A CN112992956 A CN 112992956A CN 202110532142 A CN202110532142 A CN 202110532142A CN 112992956 A CN112992956 A CN 112992956A
Authority
CN
China
Prior art keywords
chip
light
layer
pin
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110532142.2A
Other languages
English (en)
Other versions
CN112992956B (zh
Inventor
吴春悦
何正鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202110532142.2A priority Critical patent/CN112992956B/zh
Publication of CN112992956A publication Critical patent/CN112992956A/zh
Application granted granted Critical
Publication of CN112992956B publication Critical patent/CN112992956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请提供了一种芯片封装结构、芯片封装方法和电子设备,涉及半导体领域。本申请的芯片封装结构中,将不同功能的第一芯片、第二芯片重叠在一起,通过穿设在第二芯片内的导电柱连接,实现了作为感光芯片的第一芯片与具备其他功能的第二芯片的电连接,集成度高且连接结构很稳定。并且,本申请实施例提供的芯片封装方法可以不使用引线键合工艺,避免塑封时线弧冲弯,或者感光区点胶导致打线困难的问题,提高了产品良率。本申请的芯片封装方法用于制备上述芯片封装结构。本申请提供的电子设备包括了上述的芯片封装结构或者上述芯片封装方法制得的芯片封装结构,因此也具有相应的有益效果。

Description

芯片封装结构、芯片封装方法和电子设备
技术领域
本申请涉及半导体技术领域,具体而言,涉及一种芯片封装结构、芯片封装方法和电子设备。
背景技术
随着半导体行业的迭代,图像传感器封装技术主要利用包括了:电荷耦合元件图像传感器 (CCD:charge couple device)、CMOS芯片图形处理器 光电传感器(CIS:contactimage sensor),因此图像传感器可用以接收光信号,并将光信号转换成电信号,使得图像传感器运用于数码相机、车用图像传感模块、监控摄像机等各种电子产品。随着图像传感器的功能以及性能的提升,需求图像传感器的处理性能越高,故需求在图像传感器上设置更多的芯片(比如闪存及DRAM),以获得增强的内存容量来提升其图像传感器性能。
但现有的具有图像采集功能的芯片封装结构其集成度较低,而且产品良率也比较低。
发明内容
本申请的目的包括提供一种芯片封装结构、芯片封装方法和电子设备,以改善相关技术中具有图像采集功能的芯片封装结构集成度较低、良率较低的问题。
本申请的实施例可以这样实现:
第一方面,本申请提供一种芯片封装结构,包括:
第一芯片,第一芯片为感光芯片,第一芯片表面具有感光区和第一管脚;
第二芯片,第二芯片贴装于第一芯片并覆盖第一管脚,第二芯片的背离第一芯片的一侧具有第二管脚,第二芯片内埋设有导电柱,导电柱的一端连接第一管脚,另一端连接第二管脚;
重新布线层,重新布线层铺设于第二芯片背离第一芯片的一侧,并与第二管脚电连接。
在可选的实施方式中,感光区和第一管脚位于第一芯片的同一侧,第二芯片避让感光区。
在可选的实施方式中,重新布线层上对应感光区的位置开设有通光孔,以使重新布线层背离第一芯片和第二芯片的一侧的光线能够进入感光区。
在可选的实施方式中,通光孔靠近感光区的一端与感光区之间设置有透光件。
在可选的实施方式中,重新布线层朝向第一芯片和第二芯片的一侧设置有塑封体,塑封体包裹第一芯片、第二芯片以及透光件。
在可选的实施方式中,芯片封装结构还包括锡球,锡球设置于重新布线层背离第一芯片的一面。
在可选的实施方式中,导电柱为铜或者导电胶。
第二方面,本申请提供一种芯片封装方法,芯片封装方法包括:
在载具上贴装第二芯片,第二芯片上具有第二管脚,第二管脚朝向载具;
在第二芯片背离载具的一侧开设容置孔,容置孔延伸至第二管脚,在容置孔内填充导电材料以形成导电柱;
在第二芯片上贴装第一芯片,第一芯片为感光芯片,第一芯片具有第一管脚,第一管脚连接导电柱;
去除载具,在第二芯片背离第一芯片的一侧制作重新布线层,重新布线层与第二管脚电连接。
在可选的实施方式中,在第二芯片上贴装第一芯片的步骤之前,芯片封装方法还包括:
在载具上铺设第一层塑封材料,第一层塑封材料包围第二芯片,并露出第二芯片背离载具一侧的表面,在第一层塑封材料上开设深至载具的凹槽,在凹槽内填充透光材料形成透光件;
在第二芯片上贴装第一芯片的步骤中,第一芯片的感光区贴附于透光件。
在可选的实施方式中,在第二芯片上贴装第一芯片的步骤之后,芯片封装方法还包括:
在第一层塑封材料上铺设第二层塑封材料,第二层塑封材料包裹第一芯片,第一层塑封材料与第二层塑封材料共同形成包裹第一芯片、第二芯片以及透光件的塑封体。
在可选的实施方式中,在第二芯片背离第一芯片的一侧制作重新布线层的步骤,包括:
在第一层塑封材料、透光件以及第二芯片背离第一芯片的一侧铺设重新布线层,并在重新布线层上对应透光件的位置开设通光孔。
在可选的实施方式中,载具包括板体和铺设于板体的UV胶膜,UV胶膜用于贴装第二芯片。
第三方面,本申请提供一种电子设备,包括前述第一方面中任一项的芯片封装结构,或者包括前述第二方面中任一项的芯片封装方法制得的芯片封装结构。
本申请实施例的有益效果包括,例如:
本申请实施例提供的芯片封装结构,第一芯片与第二芯片重叠设置,作为第一芯片的第一管脚贴在第二芯片表面,并通过埋设于第二芯片的导电柱与第二芯片的管脚连接,实现了作为感光芯片的第一芯片与具备其他功能(比如存储、处理功能)的第二芯片的电连接。第二芯片的管脚与重新布线层电连接,重新布线层可用于与设备上的其他结构电连接。本申请实施例将不同功能的第一芯片、第二芯片重叠在一起,通过穿设在第二芯片内的导电柱连接,集成度高且连接结构很稳定。并且,本申请实施例提供的芯片封装方法可以不使用引线键合工艺(打线),避免塑封时线弧冲弯,或者感光区点胶导致打线困难的问题,提高了产品良率。
本申请实施例提供的电子设备包括了上述的芯片封装结构或者上述芯片封装方法制得的芯片封装结构,因此也具有相应的有益效果。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请一种实施例中芯片封装结构的示意图;
图2为本申请一种实施例中芯片封装方法的流程图;
图3至图10为本申请一种实施例中芯片封装结构在制作过程中的不同形态的示意图。
图标:010-芯片封装结构;100-第一芯片;110-第一管脚;120-感光区;130-透光件;200-第二芯片;210-第二管脚;220-容置孔;230-导电柱;300-重新布线层;310-通光孔;320-锡球;400-塑封体;410-第一层塑封材料;412-凹槽;420-第二层塑封材料;020-载具;021-板体;022-UV胶膜。
具体实施方式
传统图像传感器封装结构主要是将图像传感芯片(Sensor chip)放置于基板上,利用引线键合工艺将图像传感晶片与基板连接,再透光盖(例如玻璃)点胶体粘贴设置于图像传感晶片的上方,达到透光目的(满足透光率>90%),然后塑封保护叠装后的芯片和基板,借此完成图像传感器的封装。除了具有图像采集功能的感光芯片之外,封装结构还具有其他功能的芯片,比如处理芯片或者存储芯片。而处理(或存储)芯片通常与感光芯片采用SIP(system in package)集成方式分开贴装在电路板上,导致集成度低,整体尺寸较大。而且如果采用引线键合工艺(打线)将芯片与线路连接,则会面临线弧容易被塑封材料冲弯的风险,并且感光芯片的感光区通常需要涂覆透光胶,如果溢胶又容易导致无法打线。因此相关技术中具有图像采集功能的芯片封装结构具有集成度低、良品率低的问题。
为了改善上述现有技术中的至少一个问题,本申请实施例提供一种芯片封装结构、芯片封装方法和电子设备。通过将不同功能的芯片堆叠,利用贯穿下层芯片的导电柱来连接两个芯片的管脚,从而实现两个芯片的电连接,再通过重新布线层连接下层芯片的管脚。这样提高了集成度并一定程度地改善了采用打线工艺实现电连接所带来的良品率低的问题。
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在不冲突的情况下,本申请的实施例中的特征可以相互结合。
图1为本申请一种实施例中芯片封装结构010的示意图。请参考图1,本实施例提供了一种芯片封装结构010,其包括:
第一芯片100,第一芯片100为感光芯片,第一芯片100表面具有感光区120和第一管脚110;
第二芯片200,第二芯片200贴装于第一芯片100并覆盖第一管脚110,第二芯片200的背离第一芯片100的一侧具有第二管脚210,第二芯片200内埋设有导电柱230,导电柱230的一端连接第一管脚110,另一端连接第二管脚210;
重新布线层300,重新布线层300铺设于第二芯片200背离第一芯片100的一侧,并与第二管脚210电连接。
在本申请实施例中,第一芯片100为感光芯片,其感光区120能够采集图像信息。而第二芯片200可以是具有其他功能的芯片,比如存储芯片、处理芯片,第二芯片200可以对第一芯片100采集的图像信息进行处理或者存储,以使得整个芯片封装结构010能够具备更强的性能。如图1所示,在本实施例中,第一芯片100和第二芯片200是重叠设置的,通过贯穿第二芯片200的导电柱230实现二者之间的电连接,并且第二芯片200的管脚还与重新布线层300连接。这样的芯片封装结构010十分紧凑,封装体积较小。并且,芯片之间没有采用打线方式连接,也避免了线弧在塑封工艺中冲弯,或者出现溢胶无法打线的问题。
在重新布线层300背离第一芯片100和第二芯片200的一面还设置有锡球320,用于使该芯片封装结构010能够通过锡球320连接至电子设备中的其他组件上。
本申请实施例的芯片封装结构010还包括塑封体400,塑封体400位于重新布线层300朝向第一芯片100和第二芯片200的一侧,并且包裹第一芯片100、第二芯片200以及透光件130。
在本实施例中,第一芯片100的感光区120和第一管脚110位于第一芯片100的同一侧,第二芯片200避让感光区120。因此如图1可见,第一芯片100和第二芯片200并非完全重叠,而是在一定程度上错开,这样能够保证第一芯片100的感光区120不会被第二芯片200遮挡。
在本实施例中,重新布线层300完全覆盖了第二芯片200,并比第二芯片200的面积更大。在本实施例中,重新布线层300铺设于塑封体400,并同时覆盖了第二芯片200。第一芯片100和第二芯片200在重新布线层300上的投影落入到重新布线层300外边缘轮廓以内。
为了使得第一芯片100的感光区120能够正常地采集图像,在本实施例中,重新布线层300上开设有通光孔310,使得重新布线层300背离第一芯片100和第二芯片200的一侧的光线能够进入感光区120。当然,重新布线层300上开设有通光孔310,是建立在第一芯片100的感光区120朝向重新布线层300的基础上,在其他实施例中,第一芯片100的感光区120可能朝向其他方向,比如位于背离重新布线层300的一侧,这种情况下则无需在重新布线层300上开设通光孔310,而是需要在塑封体400上开设孔结构来实现透光。
在本实施例中,为了更好地保护第一芯片100的感光区120,感光区120上还设置有透光件130,以覆盖感光区120。透光件130位于通光孔310靠近感光区120的一端与感光区120之间。可以理解,透光件130主要是起到保护作用,其必须具备透光的性质,可选的,透光件130的透光率在90%以上。在其他可选的实施例中,透光件130的厚度可以更厚或者更薄。
图1中展示了两个导电柱230,第一芯片100有两个第一管脚110,第二芯片200有两个第二管脚210;在可选的其他实施例中,第一芯片100、第二芯片200的管脚数量以及导电柱230的数量可以根据需要进行设置。导电柱230的材质可以为铜、导电胶或者其他可以导电的材料,比如石墨。
图2为本申请一种实施例中芯片封装方法的流程图。图3至图10为本申请一种实施例中芯片封装结构010在制作过程中的不同形态的示意图。如图2所示,本申请实施例提供的芯片封装方法包括:
步骤S100,在载具020上贴装第二芯片200,第二芯片200上具有第二管脚210,第二管脚210朝向载具020。
以制作本申请实施例提供的芯片封装结构010为例,首先获取一个载具020,在载具020上贴装第二芯片200,第二芯片200的管脚朝下,也即朝向载具020,如图3所示。利用载具020,可以便于固定芯片的相对位置,并且,能够消除制程过程中的翘曲问题。在本实施例中,载具020包括板体021和铺设于板体021的UV胶膜022,UV胶膜022用于贴装第二芯片200。板体021的材料可以为玻璃、氧化硅、金属等。UV胶膜022可以通过照射紫外光来去除其表面上的粘贴的附件(比如第二芯片200),实现重复使用。
步骤S200,在第二芯片200背离载具020的一侧开设容置孔220,容置孔220延伸至第二管脚210,在容置孔220内填充导电材料以形成导电柱230。
以制作本申请实施例提供的芯片封装结构010为例,在开设容置孔220之前,可以先在载具020上铺设第一层塑封材料410,第一塑封材料可以是环氧树脂、氧化硅等。第一层塑封材料410包围第二芯片200,并露出第二芯片200背离载具020一侧的表面,然后在第一层塑封材料410上开设深至载具020的凹槽412,如图4所示。然后利用激光在第二芯片200的背面(背离第二管脚210的一面)开设容置孔220,该容置孔220为硅穿孔(through siliconvia,TSV)。容置孔220的下端延伸到第二管脚210处。在容置孔220内填充导电材料,形成连接第二管脚210的导电柱230,如图5所示。
可以利用激光在第一层塑封材料410上开设凹槽412,在凹槽412内填充透光材料形成透光件130,如图6所示。透光材料可选为透光胶。在本实施例中,通过开设凹槽412,然后填充透光材料形成透光件130,可以精确地控制透光件130的大小、形状。在其他可选的实施例中,透光件130可以不通过填充的方式形成,而是直接制作在载具020上;也可以是预制的透光件130固定在载具020上与第二芯片200相邻或者靠近的位置。
应当理解,铺设第一层塑封材料410、开设容置孔220以及填充透光材料、填充导电材料的步骤顺序,可以根据情况进行调整。
步骤S300,在第二芯片200上贴装第一芯片100,第一芯片100为感光芯片,第一芯片100具有第一管脚110,第一管脚110连接导电柱230。
以制作本申请实施例提供的芯片封装结构010为例,在第二芯片200上贴装第一芯片100,令第一管脚110连接导电柱230,并使得第一芯片100的感光区120贴附在透光件130上,感光区120被透光件130保护起来,如图7所示。第一芯片100的第一管脚110为铜,当导电柱230为铜时,可以通过热压焊的原理将第一管脚110与导电柱230连接起来。当然,导电柱230与第一管脚110之间也可以采用锡凸块焊接。
进一步的,在贴装第一芯片100以后,在第一层塑封材料410上铺设第二层塑封材料420,第二层塑封材料420包裹第一芯片100,第一层塑封材料410与第二层塑封材料420共同形成包裹第一芯片100、第二芯片200以及透光件130的塑封体400,如图8所示。可选的,第二层塑封材料420与第一层塑封材料410的材质相同。
在本实施例中,塑封体400是分步形成的;在可选的其他实施例中,塑封体400可以是一次成型,比如,在贴装第一芯片100之前不铺设第一层塑封材料410,先制作透光件130,然后铺设第一芯片100,再一次成型整个塑封体400。
在本实施例中,塑封材料在铺设时为液态塑封材料,铺设完之后需要通过固化来保证所需的强度。
步骤S400,去除载具020,在第二芯片200背离第一芯片100的一侧制作重新布线层300,重新布线层300与第二管脚210电连接。
以制作本申请实施例提供的芯片封装结构010为例,可以通过照射紫外光的方式去除载具020,露出第二芯片200的第二管脚210,如图9所示。然后,在第一层塑封材料410(或塑封体400)、透光件130以及第二芯片200背离第一芯片100的一侧铺设重新布线层300,并在重新布线层300上对应透光件130的位置开设通光孔310,如图10所示。
重新布线层300包括介电材料和介电材料中线路,线路的局部会延伸到重新布线层300的两个面上。铺设重新布线层300可以根据现有工艺(包括曝光、显影等)来实现,使得第二芯片200的第二管脚210通过重新布线层300内的线路引出。介电材料可以为环氧树脂、氧化硅等。开设通光孔310的方式可以采用激光或者蚀刻的方式,通光孔310能够将透光件130暴露出来。但应注意,开设通光孔310时,不应破坏重新布线层300中的线路,因此在设计重新布线层300的线路时,应当避开需要开设通光孔310的位置。
进一步的,通过植球工艺,在重新布线层300上制作锡球320,锡球320连接于重新布线层300此面的线路,便可以得到如图1所示的芯片封装结构010。
可以理解,为了提高制作的效率,在步骤S100中选用的载具020可以是较大的载具020,其上可以同时制作多个芯片封装结构010。在这种情况下,当步骤S400完成之后,可以通过切割的方式,形成单个的芯片封装结构010。
此外,本申请实施例还提供了一种电子设备(图中未示出),其包括本申请实施例提供的芯片封装结构010或者上述芯片封装方法制得的芯片封装结构010。电子设备可以是照相机、摄像机、监视器、扫码器、手机等具有图像采集功能的设备。
综上所述,本申请实施例提供的芯片封装结构010,第一芯片100与第二芯片200重叠设置,作为第一芯片100的第一管脚110贴在第二芯片200表面,并通过埋设于第二芯片200的导电柱230与第二芯片200的管脚连接,实现了作为感光芯片的第一芯片100与具备其他功能(比如存储、处理功能)的第二芯片200的电连接。第二芯片200的管脚与重新布线层300电连接,重新布线层300可用于与设备上的其他结构电连接。本申请实施例将不同功能的第一芯片100、第二芯片200重叠在一起,通过穿设在第二芯片200内的导电柱230连接,集成度高且连接结构很稳定。并且,本申请实施例提供的芯片封装方法可以不使用引线键合工艺(打线),避免塑封时线弧冲弯,或者感光区120点胶导致打线困难的问题,提高了产品良率。
本申请实施例提供的电子设备包括了上述的芯片封装结构010或者上述芯片封装方法制得的芯片封装结构010,因此也具有相应的有益效果。
以上,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种芯片封装结构,其特征在于,包括:
第一芯片,所述第一芯片为感光芯片,所述第一芯片表面具有感光区和第一管脚;
第二芯片,所述第二芯片贴装于所述第一芯片并覆盖所述第一管脚,所述第二芯片的背离所述第一芯片的一侧具有第二管脚,所述第二芯片内埋设有导电柱,所述导电柱的一端连接所述第一管脚,另一端连接所述第二管脚;
重新布线层,所述重新布线层铺设于所述第二芯片背离所述第一芯片的一侧,并与所述第二管脚电连接。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述感光区和所述第一管脚位于所述第一芯片的同一侧,所述第二芯片避让所述感光区。
3.根据权利要求2所述的芯片封装结构,其特征在于,所述重新布线层上对应所述感光区的位置开设有通光孔,以使所述重新布线层背离所述第一芯片和所述第二芯片的一侧的光线能够进入所述感光区。
4.根据权利要求3所述的芯片封装结构,其特征在于,所述通光孔靠近所述感光区的一端与所述感光区之间设置有透光件。
5.根据权利要求4所述的芯片封装结构,其特征在于,所述重新布线层朝向所述第一芯片和所述第二芯片的一侧设置有塑封体,所述塑封体包裹所述第一芯片、所述第二芯片以及所述透光件。
6.根据权利要求1所述的芯片封装结构,其特征在于,所述芯片封装结构还包括锡球,所述锡球设置于所述重新布线层背离所述第一芯片的一面。
7.根据权利要求1所述的芯片封装结构,其特征在于,所述导电柱为铜或者导电胶。
8.一种芯片封装方法,其特征在于,所述芯片封装方法包括:
在载具上贴装第二芯片,所述第二芯片上具有第二管脚,所述第二管脚朝向所述载具;
在所述第二芯片背离所述载具的一侧开设容置孔,所述容置孔延伸至所述第二管脚,在所述容置孔内填充导电材料以形成导电柱;
在所述第二芯片上贴装第一芯片,所述第一芯片为感光芯片,所述第一芯片具有第一管脚,所述第一管脚连接所述导电柱;
去除所述载具,在所述第二芯片背离所述第一芯片的一侧制作重新布线层,所述重新布线层与所述第二管脚电连接。
9.根据权利要求8所述的芯片封装方法,其特征在于,所述在所述第二芯片上贴装所述第一芯片的步骤之前,所述芯片封装方法还包括:
在所述载具上铺设第一层塑封材料,所述第一层塑封材料包围所述第二芯片,并露出所述第二芯片背离所述载具一侧的表面,在所述第一层塑封材料上开设深至所述载具的凹槽,在所述凹槽内填充透光材料形成透光件;
所述在所述第二芯片上贴装所述第一芯片的步骤中,所述第一芯片的感光区贴附于所述透光件。
10.根据权利要求9所述的芯片封装方法,其特征在于,所述在所述第二芯片上贴装所述第一芯片的步骤之后,所述芯片封装方法还包括:
在所述第一层塑封材料上铺设第二层塑封材料,所述第二层塑封材料包裹所述第一芯片,所述第一层塑封材料与所述第二层塑封材料共同形成包裹所述第一芯片、所述第二芯片以及所述透光件的塑封体。
11.根据权利要求9所述的芯片封装方法,其特征在于,所述在所述第二芯片背离所述第一芯片的一侧制作重新布线层的步骤,包括:
在所述第一层塑封材料、所述透光件以及所述第二芯片背离所述第一芯片的一侧铺设所述重新布线层,并在所述重新布线层上对应所述透光件的位置开设通光孔。
12.根据权利要求8所述的芯片封装方法,其特征在于,所述载具包括板体和铺设于所述板体的UV胶膜,所述UV胶膜用于贴装所述第二芯片。
13.一种电子设备,其特征在于,包括权利要求1-7中任一项所述的芯片封装结构,或者包括权利要求8-12中任一项所述的芯片封装方法制得的芯片封装结构。
CN202110532142.2A 2021-05-17 2021-05-17 芯片封装结构、芯片封装方法和电子设备 Active CN112992956B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110532142.2A CN112992956B (zh) 2021-05-17 2021-05-17 芯片封装结构、芯片封装方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110532142.2A CN112992956B (zh) 2021-05-17 2021-05-17 芯片封装结构、芯片封装方法和电子设备

Publications (2)

Publication Number Publication Date
CN112992956A true CN112992956A (zh) 2021-06-18
CN112992956B CN112992956B (zh) 2022-02-01

Family

ID=76336626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110532142.2A Active CN112992956B (zh) 2021-05-17 2021-05-17 芯片封装结构、芯片封装方法和电子设备

Country Status (1)

Country Link
CN (1) CN112992956B (zh)

Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574379A (zh) * 2003-06-18 2005-02-02 三星电子株式会社 固态成像方法及装置
CN1691344A (zh) * 2004-04-26 2005-11-02 松下电器产业株式会社 光学器件及其制造方法
US20080073742A1 (en) * 2006-09-26 2008-03-27 Adkisson James W Stacked image package
US8048794B2 (en) * 2009-08-18 2011-11-01 International Business Machines Corporation 3D silicon-silicon die stack structure and method for fine pitch interconnection and vertical heat transport
CN103545297A (zh) * 2013-10-25 2014-01-29 矽力杰半导体技术(杭州)有限公司 多芯片叠合封装结构及其制作方法
CN103579278A (zh) * 2013-11-14 2014-02-12 华进半导体封装先导技术研发中心有限公司 基于玻璃基板的图像传感器封装结构及封装方法
CN104505393A (zh) * 2014-09-16 2015-04-08 华天科技(昆山)电子有限公司 背照式影像传感器三维堆叠封装结构及封装工艺
US20150097258A1 (en) * 2013-10-09 2015-04-09 Sony Corporation Semiconductor device, manufacturing method thereof, and electronic apparatus
CN104637908A (zh) * 2013-11-14 2015-05-20 三星电子株式会社 半导体封装件和制造半导体封装件的方法
CN105140253A (zh) * 2015-08-03 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
US20150357274A1 (en) * 2010-08-06 2015-12-10 Stats Chippac, Ltd. Semiconductor Die and Method of Forming FO-WLCSP Vertical Interconnect Using TSV and TMV
CN205039151U (zh) * 2015-09-24 2016-02-17 中芯长电半导体(江阴)有限公司 一种堆叠型芯片封装结构
CN106356339A (zh) * 2015-07-13 2017-01-25 精材科技股份有限公司 晶片封装体及其制造方法
CN108269781A (zh) * 2018-03-27 2018-07-10 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
CN108962876A (zh) * 2012-10-11 2018-12-07 台湾积体电路制造股份有限公司 Pop结构及其形成方法
WO2019007412A1 (zh) * 2017-07-06 2019-01-10 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
CN109786413A (zh) * 2019-02-14 2019-05-21 豪威半导体(上海)有限责任公司 图像传感器
US10510724B2 (en) * 2017-08-03 2019-12-17 Samsung Electronics Co., Ltd. Semiconductor device package
US20200105813A1 (en) * 2017-04-04 2020-04-02 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
US20200161359A1 (en) * 2018-11-20 2020-05-21 Ningbo Semiconductor International Corporation Image capturing assembly and packaging method thereof, lens module and electronic device
US20200195875A1 (en) * 2018-12-17 2020-06-18 Facebook Technologies, Llc Dynamically programmable image sensor
CN111463226A (zh) * 2020-05-11 2020-07-28 矽力杰半导体技术(杭州)有限公司 光电集成器件及其制造方法
CN112086407A (zh) * 2019-06-14 2020-12-15 台湾积体电路制造股份有限公司 集成电路封装及其形成方法
CN112447782A (zh) * 2019-08-28 2021-03-05 三星电子株式会社 半导体封装
CN112740647A (zh) * 2018-06-29 2021-04-30 宁波舜宇光电信息有限公司 感光组件、摄像模组及其制作方法
US20210134871A1 (en) * 2019-11-01 2021-05-06 Samsung Electronics Co., Ltd. Sensor device

Patent Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574379A (zh) * 2003-06-18 2005-02-02 三星电子株式会社 固态成像方法及装置
CN1691344A (zh) * 2004-04-26 2005-11-02 松下电器产业株式会社 光学器件及其制造方法
US20080073742A1 (en) * 2006-09-26 2008-03-27 Adkisson James W Stacked image package
US8048794B2 (en) * 2009-08-18 2011-11-01 International Business Machines Corporation 3D silicon-silicon die stack structure and method for fine pitch interconnection and vertical heat transport
US20150357274A1 (en) * 2010-08-06 2015-12-10 Stats Chippac, Ltd. Semiconductor Die and Method of Forming FO-WLCSP Vertical Interconnect Using TSV and TMV
CN108962876A (zh) * 2012-10-11 2018-12-07 台湾积体电路制造股份有限公司 Pop结构及其形成方法
US20150097258A1 (en) * 2013-10-09 2015-04-09 Sony Corporation Semiconductor device, manufacturing method thereof, and electronic apparatus
CN103545297A (zh) * 2013-10-25 2014-01-29 矽力杰半导体技术(杭州)有限公司 多芯片叠合封装结构及其制作方法
CN103579278A (zh) * 2013-11-14 2014-02-12 华进半导体封装先导技术研发中心有限公司 基于玻璃基板的图像传感器封装结构及封装方法
CN104637908A (zh) * 2013-11-14 2015-05-20 三星电子株式会社 半导体封装件和制造半导体封装件的方法
CN104505393A (zh) * 2014-09-16 2015-04-08 华天科技(昆山)电子有限公司 背照式影像传感器三维堆叠封装结构及封装工艺
CN106356339A (zh) * 2015-07-13 2017-01-25 精材科技股份有限公司 晶片封装体及其制造方法
CN105140253A (zh) * 2015-08-03 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
CN205039151U (zh) * 2015-09-24 2016-02-17 中芯长电半导体(江阴)有限公司 一种堆叠型芯片封装结构
US20200105813A1 (en) * 2017-04-04 2020-04-02 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
WO2019007412A1 (zh) * 2017-07-06 2019-01-10 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
US10510724B2 (en) * 2017-08-03 2019-12-17 Samsung Electronics Co., Ltd. Semiconductor device package
CN108269781A (zh) * 2018-03-27 2018-07-10 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
CN112740647A (zh) * 2018-06-29 2021-04-30 宁波舜宇光电信息有限公司 感光组件、摄像模组及其制作方法
US20200161359A1 (en) * 2018-11-20 2020-05-21 Ningbo Semiconductor International Corporation Image capturing assembly and packaging method thereof, lens module and electronic device
US20200195875A1 (en) * 2018-12-17 2020-06-18 Facebook Technologies, Llc Dynamically programmable image sensor
CN109786413A (zh) * 2019-02-14 2019-05-21 豪威半导体(上海)有限责任公司 图像传感器
CN112086407A (zh) * 2019-06-14 2020-12-15 台湾积体电路制造股份有限公司 集成电路封装及其形成方法
CN112447782A (zh) * 2019-08-28 2021-03-05 三星电子株式会社 半导体封装
US20210134871A1 (en) * 2019-11-01 2021-05-06 Samsung Electronics Co., Ltd. Sensor device
CN111463226A (zh) * 2020-05-11 2020-07-28 矽力杰半导体技术(杭州)有限公司 光电集成器件及其制造方法

Also Published As

Publication number Publication date
CN112992956B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
US10026770B2 (en) Semiconductor device, method for manufacturing the same, and electronic device
TWI228948B (en) Camera module
US10008533B2 (en) Semiconductor package
US8114701B2 (en) Camera modules and methods of fabricating the same
US7202460B2 (en) Camera module for compact electronic equipments
US7443038B2 (en) Flip-chip image sensor packages
WO2019090935A1 (zh) 光学模组及其加工方法、及终端设备
TWI244174B (en) Photosensitive semiconductor package and method for fabricating the same
CN103000648B (zh) 大芯片尺寸封装及其制造方法
CN111199984B (zh) 摄像组件及其封装方法、镜头模组、电子设备
JP2012094882A (ja) ウェハーレベルのイメージセンサモジュールの製造方法
US20200161289A1 (en) Camera assembly and packaging method thereof, lens module, and electronic device
US10727260B2 (en) Image sensor packaging method, image sensor package and lens module
US20160268326A1 (en) Packaging module and substrate structure thereof
CN112992955B (zh) 芯片封装结构及其制作方法和电子设备
CN106298699A (zh) 封装结构以及封装方法
CN106898625A (zh) 图像传感器芯片的封装结构及封装方法
US11380726B2 (en) Sensor device
WO2018121288A1 (zh) 双影像传感器封装模组及其形成方法
CN112992956B (zh) 芯片封装结构、芯片封装方法和电子设备
CN111199985B (zh) 摄像组件及其封装方法、镜头模组、电子设备
TWI651845B (zh) 影像感測模組系統級封裝體及其製造方法
CN112151560A (zh) 图像传感器封装件和相关方法
US20240120354A1 (en) Semiconductor package
JP2004282227A (ja) 光モジュール及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant