CN112992790B - 半导体器件结构的制造方法 - Google Patents

Abstract

本发明提供一种半导体器件结构的制造方法。由于阵列区域的导电连接结构与周边电路区的导电结构在同一水平面上，且具有类似的膜层结构，因此，在本发明半导体器件结构的制备方法中，将两者同时制作，在形成这该两种结构时可以做一次掩模，一次蚀刻，可以较大的缩减工序及成本，缩短制程周期，提高生产效率。

Description

半导体器件结构的制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件结构的制造方法。

背景技术

随着半导体器件结构尺寸的微缩，尤其是在关键尺寸小于20nm以后，位元线/电容孔塞及周边电路的栅极的制造流程会变的越来越复杂。DRAM的制造过程要经过数百道工艺，其中包括薄膜、光刻、蚀刻、清洗等不同的制程。

如何缩减工艺流程，降低制造成本是DRAM产业中的一个重要课题。

发明内容

本发明所要解决的技术问题是，提供一种半导体器件结构的制造方法。

为了解决上述问题，本发明提供了一种半导体器件结构的制造方法，包括如下步骤：提供半导体基底，所述基底具有阵列区域和周边电路区；在所述阵列区域形成间隔设置的多条位元线结构；在所述阵列区域和所述周边电路区形成第一导电层，所述第一导电层的顶面低于所述位元线结构的顶面；在所述阵列区域和所述周边电路区同时形成第一绝缘介质层，且所述第一绝缘介质层的顶表面不低于所述位元线结构的顶表面；在所述阵列区域和所述周边电路区的所述第一绝缘介质层表面同时形成图形转移层；对所述图形转移层执行图形化处理，于所述阵列区域的所述图形转移层上形成第一图形，于所述周边电路区的所述图形转移层上形成第二图形，所述第一图形与所述位元线结构位置对应；以所述第一图形和所述第二图形为掩膜，将所述第一图形转移到所述阵列区域，将所述第二图形转移到所述周边电路区。

进一步，在所述阵列区域形成间隔设置的多条位元线结构，包括：在所述阵列区域形成间隔设置的多条位元线，所述位元线包括位线导电层和位于所述位线导电层上方的隔离层；在所述基底表面沉积第二绝缘介质层；去除所述基底表面的所述第二绝缘介质层，保留所述位元线侧壁的所述第二绝缘层，形成所述位元线结构。

进一步，在所述阵列区域和所述周边电路区形成第一导电层，包括：在所述阵列区域和所述周边电路区同时形成第一导电材料，所述第一导电材料顶表面高于所述位元线结构的顶表面；在所述阵列区域的所述第一导电材料表面形成掩膜，回刻蚀所述周边电路区的所述第一导电材料，在所述周边电路区形成所述第一导电层；在所述周边电路区的所述第一导电层表面形成掩膜，回刻蚀所述阵列区域的所述第一导电材料，在所述阵列区域形成所述第一导电层。

进一步，还包括在所述第一导电层表面形成第二导电层，所述第二导电层的顶表面不高于所述位元线结构的顶表面。

进一步，所述第一导电层的顶表面不低于所述位线导电层的顶表面。

进一步，对所述图形转移层执行图形化处理，于所述阵列区域的所述图形转移层上形成第一图形，于所述周边电路区的所述图形转移层上形成第二图形，包括：图形化所述阵列区域的所述图形转移层，于所述阵列区域上形成初始第一图形；图形化所述阵列区域的所述初始第一图形和所述周边电路区的所述图形转移层，于所述阵列区域形成所述第一图形，于所述周边电路区形成所述第二图形。

进一步，图形化所述阵列区域的所述图形转移层，于所述阵列区域上形成初始第一图形，包括：在所述阵列区域和所述周边电路区的所述图形转移层上形成第一牺牲层；在所述第一牺牲层上形成第一光刻胶层，仅对所述阵列区域的所述第一光刻胶层进行曝光显影，在所述阵列区域形成第一光刻胶图形；对所述第一光刻胶图形进行自对准双重成像处理，并以所述第一牺牲层为掩膜，图形化所述阵列区域的所述图形转移层；去除所述第一牺牲层，形成所述初始第一图形。

进一步，图形化所述阵列区域的所述初始第一图形和所述周边电路区的所述图形转移层，于所述阵列区域形成所述第一图形，于所述周边电路区形成所述第二图形，包括：于所述第一初始图形和所述周边电路区的所述图形转移层上形成第二牺牲层；在所述第二牺牲层上形成第二光刻胶层，对所述第二光刻胶层进行曝光显影，形成第二光刻胶图形；以所述第二光刻胶图形为窗口，并以所述第二牺牲层为掩膜，图形化所述初始第一图形和所述周边电路区的所述图形转移层；去除所述第二牺牲层，形成所述第一图形和所述第二图形。

进一步，以所述第一图形和所述第二图形为掩膜，将所述第一图形转移到所述阵列区域，将所述第二图形转移到所述周边电路区，包括：以所述第一图形为掩膜，将所述第一图形转移到所述位元线结构之间的所述第一绝缘介质层中，暴露出所述位元线结构之间的所述第一导电层；以所述第二图形为掩膜，将所述第二图形转移到所述周边电路区的所述第一绝缘介质层和所述第一导电层中。

进一步，还包括：去除所述第一图形和所述第二图形；在所述基底上形成第三绝缘介质层，所述第三绝缘介质层同时形成在所述阵列区域和所述周边电路区；在所述周边电路区上形成第三光阻层；蚀刻所述阵列区域的所述第三绝缘介质层，暴露出所述位元线结构之间的所述第一导电层；去除所述第三光阻层，在所述基底表面沉积第三导电层。

本发明的优点在于，由于阵列区域的导电连接结构与周边电路区的导电结构在同一水平面上，且具有类似的膜层结构，因此，在本发明半导体器件结构的制备方法中，将两者同时制作，在形成这该两种结构时可以做一次掩模，一次蚀刻，可以较大的缩减工序及成本，缩短制程周期，提高生产效率。

附图说明

图1是本发明半导体器件结构的制造方法的一具体实施方式的步骤示意图；

图2A～图2T是本发明半导体器件结构的制造方法的一具体实施方式的工艺流程图；

图3A～图3K是本发明半导体器件结构的制造方法中形成图形转移层的方法。

具体实施方式

下面结合附图对本发明提供的半导体器件结构的制造方法的具体实施方式做详细说明。

图1是本发明半导体器件结构的制造方法的一具体实施方式的步骤示意图。请参阅图1，本发明半导体器件结构的制造方法包括如下步骤：步骤S10，提供半导体基底，所述基底具有阵列区域和周边电路区；步骤S11，在所述阵列区域形成间隔设置的多条位元线结构；步骤S12，在所述阵列区域和所述周边电路区形成第一导电层，所述第一导电层的顶面低于所述位元线结构的顶面；步骤S13，在所述阵列区域和所述周边电路区同时形成第一绝缘介质层，且所述第一绝缘介质层的顶表面不低于所述位元线结构的顶表面；步骤S14，在所述阵列区域和所述周边电路区的所述第一绝缘介质层表面同时形成图形转移层；步骤S15，对所述图形转移层执行图形化处理，于所述阵列区域的所述图形转移层上形成第一图形，于所述周边电路区的所述图形转移层上形成第二图形，所述第一图形与所述位元线结构位置对应；步骤S16，以所述第一图形和所述第二图形为掩膜，将所述第一图形转移到所述阵列区域，将所述第二图形转移到所述周边电路区。

图2A～图2T是本发明半导体器件结构的制造方法的一具体实施方式的工艺流程图。

请参阅步骤S10及图2A，提供半导体基底200，所述基底200具有阵列区域A和周边电路区B。具体地说，所述基底200自所述阵列区域A延伸至所述周边电路区B。在所述周边电路区B，在所述基底200的表面还具有缓冲层203，所述缓冲层203包括但不限于氧化硅层。所述缓冲层203可作为后续步骤形成的导电结构的缓冲层。

请参阅步骤S11、图2B、图2C及图2D，在所述阵列区域A形成间隔设置的多条位元线结构210。其中，所述位元线结构210突出于所述基底200。具体地说，在所述阵列区域A，所述位元线结构210的底部设置在所述基底200内，顶部突出于所述基底200的表面。

在本具体实施方式中，在所述阵列区域A形成间隔设置的多条位元线结构210包括如下步骤：

请参阅图2B，在所述阵列区域A形成间隔设置的多条位元线211，所述位元线211包括位线导电层2110和位于所述位线导电层2110上方的隔离层2111。其中，所述位线导电层2110包括但不限于复合导电层，例如，在本具体实施方式中，所述位线导电层2110为多晶硅层及金属层构成的复合导电层，所述金属层为金属钨层及多金属层形成的多层结构，在本发明其他具体实施方式中，所述金属层也可采用其他金属材料。所述隔离层2111可以为氮化硅等绝缘层。

请参阅图2C，在所述基底200表面沉积第二绝缘介质层212。在该步骤中，所述第二绝缘介质层212覆盖所述基底200暴露的表面及所述位元线211的顶表面及侧壁。具体地说，在所述阵列区域A，所述第二绝缘介质层212覆盖所述基底200暴露的表面及所述位线导电层2110和所述隔离层2111的侧面及所述隔离层2111顶面，在所述周边电路区B，所述第二绝缘介质层212覆盖所述基底200暴露的表面。在本具体实施方式中，采用化学气相沉积(CVD)沉积氮化硅，形成所述第二绝缘介质层212。

请参阅图2D，去除所述基底200表面的所述第二绝缘介质层212，保留所述位元线211侧壁的所述第二绝缘介质层212，形成所述位元线结构210。在该步骤中，采用刻蚀的方法去除所述第二绝缘介质层212的顶部及底部，位于所述位元线211侧壁的第二绝缘介质层212被保留。所述第二绝缘介质层212可作为所述位元线211与后续步骤形成的导电连接结构之间的隔离层。在该步骤执行完毕，在所述阵列区域A，仅在所述位元线211的侧壁具有第二绝缘介质层212，在所述周边电路区B，所述第二绝缘介质层212被完全去除，所述缓冲层203被暴露。

请参阅步骤S12、图2E、图2F及图2G，在所述阵列区域A和所述周边电路区B形成第一导电层220，所述第一导电层220的顶面低于所述位元线结构210的顶面。在本具体实施方式中，所述第一导电层220为多晶硅层，在本发明其他具体实施方式中，所述第一导电层220也可为其他导电材料形成的导电层。在所述阵列区域A，所述第一导电层220填充在所述位元线结构210之间，且所述第一导电层220的顶面低于所述位元线结构210的顶面。在所述周边电路区B，所述第一导电层220覆盖所述基底200上表面，具体地说，在本具体实施方式中，所述第一导电层220覆盖所述缓冲层203。

在所述阵列区域A和所述周边电路区B形成第一导电层220的步骤包括：

请参阅图2E，在所述阵列区域A和所述周边电路区B同时形成第一导电材料400，所述第一导电材料400顶表面高于所述位元线结构210的顶表面。在本具体实施方式中，所述第一导电材料400为多晶硅。具体地说，在该步骤中，采用原子层沉积(ALD)的方法沉积所述第一导电材料400，所述第一导电材料400不仅覆盖所述基底200，还覆盖所述位元线结构210的顶面。

请参阅图2F，在所述阵列区域A的所述第一导电材料400表面形成掩膜410，回刻蚀所述周边电路区B的所述第一导电材料400，在所述周边电路区B形成所述第一导电层220。在该步骤中，所述掩膜410仅覆盖所述阵列区域A的第一导电材料400的表面，而不覆盖所述周边电路区B的第一导电材料400的表面。在进行回刻蚀时，所述周边电路区B的所述第一导电材料400被刻蚀，形成所述第一导电层220，所述阵列区域A的所述第一导电材料400未被刻蚀。在该步骤后，去除所述掩膜410，暴露所述这阵列区域A的所述第一导电材料400。

请参阅图2G，在所述周边电路区B的所述第一导电层220表面形成掩膜420，回刻蚀所述阵列区域A的所述第一导电材料400，在所述阵列区域A形成所述第一导电层220。在该步骤中，所述掩膜420仅覆盖所述周边电路区B的第一导电层220的表面，而不覆盖所述阵列区域A的第一导电材料400的表面。在进行回刻蚀时，所述阵列区域A的所述第一导电材料400被刻蚀，形成所述第一导电层220，所述周边电路区B的所述第一导电层220未被刻蚀。在该步骤后，去除所述掩膜420，暴露所述周边电路区B的所述第一导电层220。

进一步，在形成所述第一导电层220的步骤中，在所述周边电路区B的刻蚀窗口大于在所述阵列区域A的刻蚀窗口，则在所述周边电路区B保留的第一导电层220的厚度小于在所述阵列区域A保留的第一导电层220的厚度。

进一步，在步骤S12之后，还包括如下步骤：请参阅图2H，在所述第一导电层220表面形成第二导电层230，所述第二导电层230的顶表面不高于所述位元线结构210的顶表面。在本具体实施方式中，所述第二导电层230为金属钨层，在本发明其他具体实施方式中，也可采用其他导电材料作为所述第二导电层230的材料。在所述阵列区域A，所述第二导电层230覆盖所述第一导电层220，且填充在所述位元线结构210之间。

进一步，所述第一导电层220的顶表面不低于所述位线导电层2110的顶表面，使得形成的所述第二导电层230的底面不低于所述位线导电层2110的顶面，则可避免所述第二导电层230与所述位线导电层2110之间发生击穿的情况，避免产生漏电流。

请参阅步骤S13及图2I，在所述阵列区域A和所述周边电路区B同时形成第一绝缘介质层240，且所述第一绝缘介质层240的顶表面不低于所述位元线结构210的顶表面。所述第一绝缘介质层240可为氧化硅、氮化硅等绝缘介质材料。

请参阅步骤S14及图2J，在所述阵列区域A和所述周边电路区B的所述第一绝缘介质层240表面同时形成图形转移层250。在本具体实施方式中，所述图形转移层250为多晶硅层。

进一步，在本具体实施方式中，在所述第一绝缘介质层240上设置有底部掩膜层260，所述底部掩膜层260可为多层结构，包括但不限于碳层及氮化硅层的组合。在所述底部掩膜层260上形成所述图形转移层250。

请参阅步骤S15、图2K及图2L，其中，图2L为沿图2K的C-C线的截面图，对所述图形转移层250执行图形化处理，于所述阵列区域A的所述图形转移层250上形成第一图形251，于所述周边电路区B的所述图形转移层250上形成第二图形252。在所述阵列区域A，所述第一图形251与所述位元线结构210位置对应，在所述周边电路区B，所述第二图形252与后续形成导电结构的区域对应。

在本具体实施方式中，对所述图形转移层250执行图形化处理的方法包括如下步骤：

首先，图形化所述阵列区域A的所述图形转移层250，于所述阵列区域A上形成初始第一图形253。

具体地说，请参阅图3A，在所述阵列区域A和所述周边电路区B的所述图形转移层250上形成第一牺牲层300。所述第一牺牲层300可为多层结构。例如，在本具体实施方式中，所述第一牺牲层300为碳层与氮化硅层的组合。

请参阅图3B及图3C，其中，图3C为沿图3B的C-C线的截面图，在所述第一牺牲层300上形成第一光刻胶层301，仅对所述阵列区域A的所述第一光刻胶层301进行曝光显影，在所述阵列区域A形成第一光刻胶图形302。在所述阵列区域A，所述第一光刻胶图形302包括多条间隔设置的沿第一方向(如图3B所示的X方向)延伸的条形窗口，在所述周边电路区B，所述第一光刻胶层301并未被图形化，其保持平坦结构。

请参阅图3D及图3E，其中，图3E为沿图3D的C-C线的截面图，对所述第一光刻胶图形302进行自对准双重成像处理，并以所述第一牺牲层300为掩膜，图形化所述阵列区域A的所述图形转移层250，并去除第一牺牲层300，形成所述初始第一图形253。所述初始第一图形253包括多条间隔设置的沿第一方向(如图3D所示的X方向)延伸的条形结构。在所述周边电路区B，所述图形转移层250并未被图形化，其保持平坦结构。

其次，图形化所述阵列区域A的所述初始第一图形253和所述周边电路区B的所述图形转移层250，于所述阵列区域A形成所述第一图形251，于所述周边电路区形成所述第二图形252。

具体地说，请参阅图3F，于所述第一初始图形253和所述周边电路区A的所述图形转移层250上形成第二牺牲层310。

请参阅图3G及图3H，其中，图3H为沿图3G的C-C线的截面图，在所述第二牺牲层310上形成第二光刻胶层，对所述第二光刻胶层进行曝光显影，形成第二光刻胶图形320。所述第二光刻胶图形320包括多条间隔设置的沿第二方向(如图3G所示的Y方向)延伸的条形结构。其中所述第一方向与所述第二方向呈一角度，在本具体实施方式中，所述第一方向与所述第二方向垂直。在该步骤中，在所述阵列区域A及所述周边电路区B，所述第二光刻胶层均被图形化，形成所述第二光刻胶图形320。

请参阅图3I，以所述第二光刻胶图形320为遮蔽层，并以所述第二牺牲层310为掩膜，图形化所述阵列区域A的所述初始第一图形253和所述周边电路区B的所述图形转移层250。

请参阅图3J及图3K，其中，图3K为沿图3J的C-C线的截面图，去除所述第二光刻胶图形320及所述第二牺牲层310，形成所述第一图形251和所述第二图形252。

在本具体实施方式中，执行步骤S15后，所述第一图形251之间由多个柱状结构间隔，所述第二图形252具有多个沿第二方向(如图3J的Y方向)延伸的条形窗口。在所述阵列区域A，所述第一图形251与所述位元线结构210位置对应，在所述周边电路区B，所述第二图形252对应后续需要形成导电结构的区域。

请参阅步骤S16、图2M及图2N，其中，所述图2N为沿图2M的C-C线的截面图，以所述第一图形251和所述第二图形252为掩膜，将所述第一图形251转移到所述阵列区域A，将所述第二图形252转移到所述周边电路区B。具体地说，在本具体实施方式中，以所述第一图形251为掩膜，将所述第一图形251转移到所述位元线结构210之间的所述第一绝缘介质层240中，暴露出所述位元线结构210之间的所述第二导电层230；以所述第二图形252为掩膜，将所述第二图形252转移到所述周边电路区B的所述第一绝缘介质层240、所述第二导电层230和所述第一导电层220中，从而在所述阵列区域A形成导电连接结构及在所述周边电路区B形成导电结构。在所述阵列区域A，在相邻的所述位元线结构210之间形成柱状的导电连接结构，所述导电连接结构由第一导电层220及第二导电层230组成，所述导电连接结构上覆盖所述第一绝缘介质层240；在所述周边电路区B，形成条状的导电结构，所述导电结构由第一导电层220及第二导电层230组成，所述导电结构上覆盖有所述第一绝缘介质层240。

进一步，所述制备方法还包括如下步骤：

请参阅图2O及图2P，其中，图2P为沿图2O的C-C线的截面图，去除所述第一图形251和所述第二图形252。在该步骤中，所述底部掩膜层260也被去除。

请参阅图2Q，在所述基底200上形成第三绝缘介质层280，所述第三绝缘介质280层同时形成在所述阵列区域A和所述周边电路区B。在所述阵列区A，所述第三绝缘介质层280不仅填充所述导电连接结构之间的区域，还覆盖所述导电连接结构对应区域，在所述周边电路区B，所述第三绝缘介质层280覆盖所述基底200及所述第一绝缘介质层240。

请参阅图2R，在所述周边电路区B上形成第三光阻层281。在该步骤中，所述阵列区域A并未形成第三光阻层281。

请参阅图2S，蚀刻所述阵列区域A的所述第三绝缘介质层280，暴露出所述位元线结构210之间的所述第一导电层220。在本具体实施方式中，所述第一导电层220上覆盖有第三导电层230，则在该步骤中，所述导电连接结构的所述第二导电层230被暴露。在该步骤中，在所述阵列区域A并未形成所述第三光阻层281，而在所述周边电路区B形成有第三光阻层281，所以，在所述阵列区域A，所述第三绝缘介质层280被刻蚀，在所述周边电路区B，所述第三绝缘介质层280未被刻蚀。

其中，在所述阵列区域A，所述第三绝缘介质层280被减薄至暴露出所述第一绝缘介质层240，并被继续减薄，同时，暴露的第一绝缘介质层240也被同时去除，并以所述第二导电层230作为刻蚀停止层。

请参阅图2T，去除所述第三光阻层281，在所述基底200表面沉积第三导电层290。在所述周边电路区B，去除所述光阻层281后，所述隔离层280被暴露。在所述阵列区域A，所述第三导电层290覆盖所述导电连接结构、所述第三绝缘介质层280及所述位元线结构210，在所述周边电路区B，所述第二导电层290覆盖所述第三绝缘介质层280。

所述第二导电层290可以与所述第一导电层230为同种材料层。在后续工艺中，可对所述第二导电层290进行图形化，使其能够与电容电连接。

由于阵列区域的导电连接结构(例如电容插塞)与周边电路区的导电结构(例如栅极)基本在同一水平面上，且具有类似的膜层结构，因此，在本发明半导体器件结构的制备方法中，将两者同时制作，在形成这该两种结构时可以做一次掩模，一次蚀刻，可以较大的缩减工序及成本，缩短制程周期，提高生产效率。

以上所述仅是本发明的较佳实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种半导体器件结构的制造方法，其特征在于，所述制造方法包括如下步骤：

提供半导体基底，所述基底具有阵列区域和周边电路区；

在所述阵列区域形成间隔设置的多条位元线结构；

在所述阵列区域和所述周边电路区形成第一导电层，所述第一导电层的顶面低于所述位元线结构的顶面；

在所述阵列区域和所述周边电路区同时形成第一绝缘介质层，且所述第一绝缘介质层的顶表面不低于所述位元线结构的顶表面；

在所述阵列区域和所述周边电路区的所述第一绝缘介质层表面同时形成图形转移层；

对所述图形转移层执行图形化处理，于所述阵列区域的所述图形转移层上形成第一图形，于所述周边电路区的所述图形转移层上形成第二图形，所述第一图形与所述位元线结构位置对应；

以所述第一图形和所述第二图形为掩膜，将所述第一图形转移到所述阵列区域，将所述第二图形转移到所述周边电路区。

2.根据权利要求1所述的制造方法，其特征在于，在所述阵列区域形成间隔设置的多条位元线结构，包括：

在所述阵列区域形成间隔设置的多条位元线，所述位元线包括位线导电层和位于所述位线导电层上方的隔离层；

在所述基底表面沉积第二绝缘介质层；

去除所述基底表面的所述第二绝缘介质层，保留所述位元线侧壁的所述第二绝缘层，形成所述位元线结构。

3.根据权利要求2所述的制造方法，其特征在于，在所述阵列区域和所述周边电路区形成第一导电层，包括：

在所述阵列区域和所述周边电路区同时形成第一导电材料，所述第一导电材料顶表面高于所述位元线结构的顶表面；

在所述阵列区域的所述第一导电材料表面形成掩膜，回刻蚀所述周边电路区的所述第一导电材料，在所述周边电路区形成所述第一导电层；

在所述周边电路区的所述第一导电层表面形成掩膜，回刻蚀所述阵列区域的所述第一导电材料，在所述阵列区域形成所述第一导电层。

4.根据权利要求3所述的制造方法，其特征在于，还包括在所述第一导电层表面形成第二导电层，所述第二导电层的顶表面不高于所述位元线结构的顶表面。

5.根据权利要求3所述的制造方法，其特征在于，所述第一导电层的顶表面不低于所述位线导电层的顶表面。

6.根据权利要求1所述的制造方法，其特征在于，对所述图形转移层执行图形化处理，于所述阵列区域的所述图形转移层上形成第一图形，于所述周边电路区的所述图形转移层上形成第二图形，包括：

图形化所述阵列区域的所述图形转移层，于所述阵列区域上形成初始第一图形；

图形化所述阵列区域的所述初始第一图形和所述周边电路区的所述图形转移层，于所述阵列区域形成所述第一图形，于所述周边电路区形成所述第二图形。

7.根据权利要求6所述的制造方法，其特征在于，图形化所述阵列区域的所述图形转移层，于所述阵列区域上形成初始第一图形，包括：

在所述阵列区域和所述周边电路区的所述图形转移层上形成第一牺牲层；

在所述第一牺牲层上形成第一光刻胶层，仅对所述阵列区域的所述第一光刻胶层进行曝光显影，在所述阵列区域形成第一光刻胶图形；

对所述第一光刻胶图形进行自对准双重成像处理，并以所述第一牺牲层为掩膜，图形化所述阵列区域的所述图形转移层；

去除所述第一牺牲层，形成所述初始第一图形。

8.根据权利要求7所述的制造方法，其特征在于，图形化所述阵列区域的所述初始第一图形和所述周边电路区的所述图形转移层，于所述阵列区域形成所述第一图形，于所述周边电路区形成所述第二图形，包括：

于所述第一初始图形和所述周边电路区的所述图形转移层上形成第二牺牲层；

在所述第二牺牲层上形成第二光刻胶层，对所述第二光刻胶层进行曝光显影，形成第二光刻胶图形；

以所述第二光刻胶图形为窗口，并以所述第二牺牲层为掩膜，图形化所述初始第一图形和所述周边电路区的所述图形转移层；

去除所述第二牺牲层，形成所述第一图形和所述第二图形。

9.根据权利要求1所述的制造方法，其特征在于，以所述第一图形和所述第二图形为掩膜，将所述第一图形转移到所述阵列区域，将所述第二图形转移到所述周边电路区，包括：

以所述第一图形为掩膜，将所述第一图形转移到所述位元线结构之间的所述第一绝缘介质层中，暴露出所述位元线结构之间的所述第一导电层；

以所述第二图形为掩膜，将所述第二图形转移到所述周边电路区的所述第一绝缘介质层和所述第一导电层中。

10.根据权利要求1所述的制造方法，其特征在于，还包括：

去除所述第一图形和所述第二图形；

在所述基底上形成第三绝缘介质层，所述第三绝缘介质层同时形成在所述阵列区域和所述周边电路区；

在所述周边电路区上形成第三光阻层；

蚀刻所述阵列区域的所述第三绝缘介质层，暴露出所述位元线结构之间的所述第一导电层；

去除所述第三光阻层，在所述基底表面沉积第三导电层。

Images