CN112970203B - 具有动态通信的双向数据隔离器 - Google Patents

Abstract

描述用于在两个端口之间提供隔离以实现动态通信的数据隔离器。可以通过改变数据速率相对于时钟信号的时钟频率的比率来实现动态通信。数据隔离器可以包括当时钟信号处于第一状态时跨越隔离屏障发送数据的第一电路和当时钟信号处于第二状态时跨越隔离屏障发送数据的第二电路。时钟频率可以是可变的，并且因此可以改变给定时钟周期中数据传输的持续时间。例如，可以降低时钟频率以增加每个时钟周期发送的位数，反之，可以增加时钟频率以减少每个时钟周期发送的位数。因此，可以调整每个时钟周期发送的位数以适应这种情况。

Description

具有动态通信的双向数据隔离器

相关申请的交叉引用

此申请是根据下列要求享有利益的延续：2018年11月6日提交的美国申请序列号16/181,895的35 U.S.C.§120，代理人案卷号G0766.70254US00，标题为“具有动态通信的双向数据隔离器”，其全部内容通过引用合并于此。

此申请是根据下列要求享有利益的延续：2019年8月5日提交的美国申请序列号16/532,415的35 U.S.C.§120，代理人案卷号G0766.70254US01，标题为“具有动态通信的双向数据隔离器”，其全部内容通过引用合并于此。

美国申请序列号No.16/532,415是根据下列要求享有利益的延续：美国申请序列号No.16/181,895的35 U.S.C.§120，于2018年11月6日提交，代理人案卷号G0766.70254US00，标题为“具有动态通信的双向数据隔离器”，其全部内容通过引用合并于此。

技术领域

本公开涉及实现动态通信的双向数据隔离器配置。

背景技术

数据隔离器例如可以是被配置为在输入端口处接收数据并在与输入端口隔离的输出端口处提供数据的电子设备。因此，数据隔离器可以防止某些干扰从输入端口传播到输出端口，反之亦然。数据隔离器可以使用隔离屏障将输入端口与输出端口隔离。典型地，数据隔离器包括设置在隔离屏障的一侧上的发射机和设置在隔离屏障的相对侧上的接收器。发射机通常通过隔离屏障将表示在输入端口处接收到的信息的数据信号传输到接收器。依次，接收器处理接收到的数据信号以恢复提供给输入端口的信息。可以通过以固定频率在两个状态之间振荡的时钟信号来协调发射机和接收器的动作。

发明内容

描述用于在两个端口之间提供隔离以实现动态通信的数据隔离器。可以通过改变数据速率相对于时钟信号的时钟频率的比率来实现动态通信。数据隔离器可以包括当时钟信号处于第一状态时跨越隔离屏障发送数据的第一电路和当时钟信号处于第二状态时跨越隔离屏障发送数据的第二电路。时钟频率可以是可变的，并且因此可以改变给定时钟周期中数据传输的持续时间。例如，可以降低时钟频率以增加每个时钟周期发送的位数，反之，可以增加时钟频率以减少每个时钟周期发送的位数。因此，可以调整每个时钟周期发送的位数以适应这种情况。

根据至少一方面，提供双向数据隔离器。数据隔离器包括：隔离屏障；第一电路，被配置为跨越所述隔离屏障发送第一数据和时钟信号,所述时钟信号被配置为以时钟频率在多个状态之间周期性地变化；和第二电路，被配置为接收所述第一数据和时钟信号并跨越所述隔离屏障发送第二数据,其中所述第一电路被配置为以相对于所述时钟频率可变的数据速率在包括所述数据速率与所述时钟频率的第一比率和所述数据速率与所述时钟频率的第二比率的范围内发送所述第一数据。

根据至少一方面，提供双向数据隔离器。双向数据隔离器包括：隔离屏障；第一电路，被配置为跨越所述隔离屏障发送第一数据和时钟信号，所述时钟信号被配置为以时钟频率在多个状态之间周期性地变化；和第二电路，被配置为接收所述第一数据和时钟信号并跨越所述隔离屏障发送第二数据，其中所述第一电路被配置为以至少比所述时钟频率高四倍的数据速率来发送所述第一数据。

根据至少一方面，提供一种操作双向数据隔离器的方法。该方法包括：产生时钟信号，该时钟信号以时钟频率在多个状态之间周期性地变化,通过第一电路在第一方向跨越变压器发送时钟信号,通过所述第一电路以相对于所述时钟频率可变的数据速率在这样的范围内在第一方向跨越所述隔离屏障发送第一数据，该范围包括所述数据速率与所述时钟频率的第一比率和所述数据速率与所述时钟频率的第二比率；通过第二电路接收在第一方向跨越所述隔离屏障发送的第一数据和时钟信号；和通过所述第二电路在与所述第一方向不同的第二方向跨越所述隔离屏障发送第二数据。

附图说明

将参考以下附图描述本申请的各个方面和实施例。应当理解，附图不一定按比例绘制。出现在多个图中的项目在所有出现的图中均用相同的参考数字表示。

图1是示出根据一些实施例的示例数据隔离器的图；

图2是示出根据一些实施例的示例通信序列的图；

图3是示出根据一些实施例的在图1的数据隔离器中的发射电路的非限制性示例实施方式的电路图；

图4是示出根据一些实施例的图1的数据隔离器中的接收电路的非限制性示例实施方式的电路图；

图5是示出根据一些实施例的操作数据隔离器的示例方法的流程图；和

图6是示出根据一些非限制性实施例的包括图1的数据隔离器的系统的框图。

具体实施方式

根据一些方面，提供了实现动态通信的数据隔离器。传统的数据隔离器通常以静态方式传输信息。例如，协调发射机和接收器的时钟信号的频率可以是固定的。另外，每个时钟周期发送的位数也可以是固定的。发明人已经认识到，这种常规方法不能为处理各种大小的数据包的传输提供灵活性。例如，传感器可以通过数据隔离器周期性地发送小数据块(例如，包含少于4位的数据)，该数据指示传感器感测到的参数，并且偶尔传输大得多的数据(例如，包含超过6位)，以通过数据隔离器发送运行状态信息(例如，故障代码)。结果，常规的数据隔离器可以将较大的数据片段划分为可以单独发送的多个较小的数据包。以这种方式划分数据包降低了整个数据跨隔离屏障传输的速度，并增加了发送数据所需的通信开销。因此，本公开的各方面向数据隔离器提供了动态通信方案，该动态通信方案使得能够将不同大小的数据包跨过隔离屏障来发送。

在一些实施例中，当时钟信号处于第一状态时，数据隔离器可以在第一方向上跨隔离屏障传输数据(例如，电容性隔离屏障、光学隔离屏障和/或电感隔离屏障)，而当时钟信号处于第二状态时，数据隔离器可以跨隔离屏障在第二相反方向上传输数据。在这些实施例中，时钟信号可以具有可变频率，该可变频率使得能够在时钟信号的给定周期中跨隔离在每个方向上发送可变数量的比特。例如，可以降低时钟频率以增加时钟信号在给定周期内在第一状态和第二状态中的每一个上花费的时间量。因此，增加了在时钟信号处于给定状态时可以发送的比特数。给定时钟周期中增加位数可以有利地允许以较少数量的数据包来传输较大的数据，并且因此减少了跨隔离屏障传输该数据所需的总时间。相反，可以增加时钟频率以减少时钟信号处于给定状态的时间，结果，减少了时钟信号处于给定状态时可以传输的位数。减少给定时钟周期中的位数可以有利地允许较小的数据片段在隔离屏障上更快地传输，因为每个时钟周期的持续时间都减少了。因此，可以调节在给定时钟周期中发送的时钟频率和/或位数，以最适合跨隔离屏障发送的信息。

下面进一步描述上述方面和实施例，以及另外的方面和实施例。这些方面和/或实施例可以单独地，全部一起地或者以两个或更多个的任何组合来使用，因为本申请在这方面不受限制。

图1示出了根据一些实施例的示例数据隔离器100。数据隔离器100可以在第一端口102和第二端口104之间提供数据隔离。第一端口102可以在第一电压域118中，而第二端口104可以在第二电压域120中。第一电压域118可以是与第二电压域120不同的电压域。例如，第一端口102处的电压域可以是比第二电压域120更低(或更高)的电压域。可替代地，第一电压域118可以与第二电压域120相同。

如图1所示，数据隔离器100包括第一电路106，该第一电路106通过隔离屏障111与第二电路108通信，该隔离屏障111被示为包括变压器105的电感隔离屏障。第一电路106耦合在第一端口102和变压器105的第一线圈107之间。第二电路108耦合在第二端口104和变压器105的第二线圈109之间。第一电路106可以包括：发送电路114，其使得能够在第一方向上跨隔离屏障111向第二电路108传输数据；以及接收电路110，其能够接收第二电路108沿第二相反方向跨过隔离屏障111传输的数据。第二电路108可以包括：发送电路116，其使得能够在第二方向上跨隔离屏障111向第一电路106发送数据；以及接收电路112，其使能够接收第一电路106在第一方向上跨过隔离屏障111传输的数据。因此，第一电路106和第二电路108可以分别协同操作以实现第一端口102和第二端口104之间的双向通信。

隔离屏障111可以被配置为将第一端口102与第二端口104隔离。隔离屏障111可以包括一个或多个隔离器，诸如变压器、光学隔离器和电容性隔离器。例如，隔离屏障111可以包括单个隔离器，数据和时钟信号通过该隔离器被传输。可替代地，隔离屏障可以包括两个或更多个隔离器。例如，可以将第一隔离器用于数据的传输，并且可以将第二隔离器用于时钟信号的传输。在另一示例中，可以采用第一隔离器来在第一方向上跨隔离屏障传输数据和时钟信号，并且可以采用第二隔离器来在相反的第二方向上跨隔离屏障传输数据。

隔离屏障111例如可以被实现为使用一个或多个电容器的电容性隔离屏障，使用一个或多个光学部件的光学隔离屏障和/或使用一个或多个变压器的电感性隔离屏障111。在图1所示的特定实施方式中，隔离屏障111被实现为采用变压器105提供隔离的电感隔离屏障。变压器105可以例如被配置为经由电磁感应传递能量。变压器105可以具有多种构造中的任何一种。例如，变压器105可以被构造为其中绕组围绕芯的芯型变压器、其中绕组至少部分地被芯围绕的壳型变压器，和/或其中每个线圈都布置在各自的二维平面内的平面变压器。另外，变压器105可以是在半导体管芯内实现的微变压器。

发送电路114和116可以被配置为跨隔离屏障111发送数据。例如，发送电路114可以被配置为在第一方向上通过隔离屏障111向接收电路112发送数据，并且发送电路116可以被配置为在第二方向上通过隔离屏障111向接收电路110发送数据。可以分别例如经由第一端口102和第二端口104接收由发送电路114和发送电路116中的每一个发送的数据。发射电路114和116中的一个(或两者)可以将时钟信号与数据一起越过隔离屏障111发射，以分别协调第一电路106和第二电路108的操作。例如，时钟信号可以在仅允许发送电路114跨隔离屏障111发送数据的第一状态和仅允许发射机116跨隔离屏障111发送数据的第二状态之间振荡。可以避免由发射机114和116试图同时发送数据引起的冲突。

接收电路110和112可以被配置为接收通过隔离屏障111传输的数据。例如，接收电路110可以被配置为通过发送电路116接收跨隔离屏障111传输的数据，并且接收电路112可以被配置为接收由发送电路114通过隔离屏障111发送的数据。接收电路110和接收电路112接收的数据可以分别提供给例如第一端口102和第二端口104。接收电路110和/或112可以利用与数据信号一起发送的时钟信号来例如识别正在接收的数据的来源。例如，当时钟信号处于第一状态时，发射机114可以是接收到的数据的源，而当时钟信号处于第二状态时，发射机116可以是接收到的数据的源。另外地(或替代地)，接收电路110和112中的一个或两个可以将时钟信号与接收到的数据一起输出。因此，时钟信号可以被耦合到第一端口102和/或第二端口104的外部设备采用。

在一些实施例中，发送电路114和116可以被配置为以动态方式发送数据，以使得不同大小的数据包能够在隔离屏障111上被发送。这种发送方案可以通过例如改变时钟信号的频率来完成。因此，时钟信号在给定状态中花费的时间量是可变的，并且可以在时钟周期中发送的数据位数是可变的。例如，时钟频率名义上可以大约为1兆赫，并且每个时钟周期可以传输八位。在该示例中，可以将时钟频率降低(例如，降低到500kHz)，以使得每个时钟周期可以发送多达十六个比特。相反，可以增加时钟频率(例如，增加到2兆赫兹)，以使每个时钟周期最多可以发送4个比特。应当理解，时钟频率的特定范围和每个时钟周期可以发送的相关联的比特范围可以基于特定实现而变化。在一些实施例中，最小时钟频率可以不超过500千赫兹(例如400赫兹，300赫兹，200赫兹，100赫兹，50赫兹，10赫兹等)，并且最大时钟频率可以是至少1兆赫兹(例如2兆赫，4兆赫，8兆赫，10兆赫等)。时钟频率的特定非限制性示例范围包括：(1)500赫兹至4兆赫兹；(2)500赫兹至8兆赫兹；(3)250赫兹至4兆赫兹；(4)250赫兹至8兆赫兹。在一些实施例中，每个时钟周期发送的比特数可以在最小位数不超过2(例如1位、0.5位等)，最大位数至少为4(例如5位、6位、7位、8位等)的范围内变化。每个时钟周期要传输的位数的特定非限制示例范围包括：(1)1位至10位；(2)2位到8位；(3)2位到8位。由于每个时钟周期的可变时钟频率和发射机位数的变化，数据速率与时钟频率的比率也可能在一定范围内变化。在一些实施例中，数据速率与时钟频率的比率可以具有不大于1：1的最小比率(例如，以比特/秒为单位的数据速率等于以赫兹为单位的时钟频率)和至少4：1的最大比率(例如，以比特/秒为单位的数据速率是时钟频率(以赫兹为单位)的四倍)。该比率的特定非限制实例范围包括：(1)1：1至4：1；(2)1：2至8：1；(3)1：1至8：1。

参照图2，描绘了可以被用来实现动态数据传输的示例通信序列200。如图所示，通信序列200包括可以由发送电路114发送的第一电路发送序列202，可以由发送电路116发送的第二发送序列204以及在第一状态213和第二状态215之间变化的时钟信号211。第一发送序列202包括第一时钟标记206、第一数据包208、第二时钟标记210和无发送周期212。第二发送序列204包括无发送周期214和第二数据包216。通信序列200从通信开始201开始，并且被分为四个时段，分别示出为第一、第二、第三和第四时段203、205、207和209。

在第一时段203期间，发送电路114在发送电路116不处于发送时段214(例如，发送电路116空闲)时发送第一时钟标记206。第一时钟标记206可以是代表时钟信号211在第一状态213和第二状态215之间的转变的信号。例如，第一时钟标记206可以是一个或多个脉冲的唯一序列，例如具有极性为正-负-正的极性的三个脉冲的序列。

在第二时段205期间，发送电路114在发送电路116处于无发送时段214中时发送第一数据包208。第一数据包208可以包括分别在第一端口102与第二端口104之间发送的数据。第一数据包208可以包括例如脉冲序列，每个脉冲代表正在发送的比特的状态。第一数据包208的大小可以基于第二周期205的持续时间而变化。随着第二周期205的持续时间的增加，可以在第一数据包208中发送更多的比特。相反，第一数据包208的大小可以随着第二时段205的持续时间的减小而减小。

在第三时段207期间，发送电路114在发送电路116处于无发送时段214中时发送第二时钟标记210。第二时钟标记210可以是代表时钟信号211在第二状态215回到第一状态213之间的转变的信号。例如，第二时钟标记206可以是一个或多个脉冲的唯一序列，例如具有极性为负-正-负的三个脉冲的序列。

在第四时间段209期间，发送电路116在发送电路114不处于发送时间段212(例如，发送电路116处于空闲状态)的同时发送第二数据包216。第二数据包216可以包括分别在第一端口102和第二端口104之间传输的数据。第二数据包216可以包括例如脉冲序列，每个脉冲代表正在发送的比特的状态。第二数据包216的大小可以基于第四时段209的持续时间而变化。随着第四时段209的持续时间的增加，可以在第二数据包216中发送更多的比特。相反，第二数据包216的大小可以随着第四时段209的持续时间的减小而减小。

一旦第四时段209已经结束，则通信序列200可以重复直到通信完成。例如，发射机114和116可以分别重复第一发射序列202和第二发射序列204。根据要在隔离屏障上传输的数据量，可以将通信序列200重复任意次。

返回图1，应当理解，可以使用集成到任意数量的电路封装中的任意数量的半导体管芯来实现数据隔离器100。例如，数据隔离器100可以在单个半导体管芯中实现，该单个半导体管芯可以集成到电路封装中。在另一个示例中，数据隔离器100的组件可以被分布到可以电连接的多个半导体管芯中。多个管芯可以集成到单个电路封装或多个电路封装中。另外，在不脱离本公开的范围的情况下，可以将被配置为执行附加操作的其他电路集成到数据隔离器100中。例如，功率隔离器可以与数据隔离器100集成在一起以提供组合的功率和数据隔离器。这种组合的电源和数据隔离器可以集成到单个电路封装中，也可以分为多个单独的封装。

图3示出了示例性发射电路300，其可以用作例如数据隔离器100中的发射电路114和/或116。发射电路300包括控制器318，该控制器318基于要通过隔离屏障传输的信息生成脉冲信息320。脉冲信息320可以包括关于应该如何执行传输的信息，诸如传输中的脉冲的数量和/或极性。脉冲信息320可以由脉冲产生器302接收，该脉冲产生器采用脉冲信息来产生输出脉冲，该输出脉冲可以在通过隔离屏障传输之前被前端电路316转换为模拟信号。可以通过发送定时电路301来控制由脉冲发生器302发送脉冲的定时。例如，发送定时电路301可以标识脉冲发生器302发送脉冲的适当时间、监视已发送的脉冲数量、和/或确定脉冲的持续时间。

控制器318可以被配置为基于将要通过隔离屏障传输的信息(例如，从数据隔离器外部的设备接收的信息)来生成脉冲信息320。控制器318可以基于接收到的信息来生成要在隔离屏障上传输的一系列数据包。控制器318用于对数据打包的特定技术可以基于要发送的特定数据和/或数据隔离器所采用的特定打包方案而变化。一旦已经生成了数据包，控制器318就可以识别与数据包相对应的脉冲序列和/或可以与数据包相伴的时钟信号。例如，控制器318可以识别要在该序列中发送的脉冲数以及该序列中的每个脉冲的极性。所标识的脉冲数量和脉冲序列可以依次作为脉冲信息320提供给脉冲发生器302。

发送定时电路301可以被配置为生成用于脉冲发生器302的定时信息。当发送开始信号322为逻辑高时，发送定时电路301可以开始。可以从例如位于隔离屏障的同一侧的接收电路(例如，图3中的接收电路300)接收发送开始信号322。发射开始信号322上的逻辑高触发D触发器304在输出Q处输出逻辑高，因为到D触发器304的D输入也接收到逻辑高(例如，耦合到电源电压)。进而，将D触发器304的输出提供给模拟延迟线310，该模拟延迟线310提供作为输入的延迟版本的输出。可以使用模拟组件来实现模拟延迟线310，以有利地提供比数字组件更精确的延迟。模拟延迟线310的输出可以被提供给边缘检测器308，该边缘检测器308识别模拟延迟线310的输出中的上升沿和下降沿。当边缘检测器308检测到上升沿时，逻辑高被提供给D触发器304的复位输入，其触发D触发器304的输出Q变为逻辑低。相反，当边缘检测器308检测到下降沿时，逻辑高被提供给D触发器304的置位输入，其触发D触发器304的输出Q以返回逻辑高。结果，D触发器304与模拟延迟线310和边沿检测器308相结合，形成了自身产生的时钟，其频率等于模拟延迟线310的延迟时间的两倍的倒数。由边缘检测器308检测到的下降沿被提供给“或”门312。进而，“或”门312的输出经由数字延迟器314被提供给脉冲发生器302，以触发脉冲的传输。此外，脉冲计数器306对“或”门312的输出中逻辑高电平的数量进行计数，该逻辑高电平表示脉冲发生器302输出的脉冲数量。一旦传输完成，传输开始信号322变为逻辑低，并触发脉冲计数器306以重置脉冲计数并生成逻辑高的传输完成信号324。另外，由D触发器304、模拟延迟线310和边缘检测器308形成的自产生时钟也可以被停止。

脉冲发生器302可以被配置为基于从控制器接收的脉冲信息320和从发送定时电路301接收的定时信息将脉冲输出到前端电路316。例如，定时信息可以包括发送脉冲的触发信号和发送的脉冲总数，并且脉冲信息可以包括要发送的脉冲总数和每个脉冲的极性。在该示例中，每次接收到触发信号时，脉冲发生器可以发送具有由脉冲信息指定的极性的脉冲，直到发送的脉冲总数等于要发送的脉冲总数为止。一旦发送的脉冲总数等于要发送的脉冲总数，脉冲发生器302就可以停止发送脉冲。

前端电路316可以被配置为将从脉冲发生器302接收的脉冲转换为可以跨隔离屏障传输的模拟信号。前端电路316可以包括多种组件中的任何组件，包括例如数模转换器(DAC)、滤波器和/或放大器。

图4示出了示例接收电路400，其可以用作例如数据隔离器100中的接收电路110和/或112。接收电路400包括前端电路416，以对来自隔离屏障的信号进行数字化并分别输出第一和第二接收脉冲信号403和405。接收定时电路401可以监视指示接收电路400是否应当分别处理第一脉冲信号403和第二脉冲信号405的接收状态。一对触发器422和424可以耦合在前端电路416和数据处理电路428之间。触发器422和424可以采样并保持由前端电路416输出的脉冲的状态。例如，前端电路416输出的脉冲可以具有短的持续时间，并且触发器422和424可以向数据处理电路428提供输出脉冲，该输出脉冲具有比前端电路416输出的短脉冲更长的持续时间。数据处理电路428可以分析接收到的脉冲以生成可以提供给控制器432的恢复的数据430。控制器432可以依次将恢复的数据430提供给数据隔离器的端口。

前端电路416可以被配置为将从隔离屏障接收的模拟信号转换为分别示为第一和第二脉冲信号403和405的数字信号。当在隔离屏障上接收到第一信号时(例如，与正在发送的0关联)，第一脉冲信号403可以为逻辑高电平；而当跨隔离屏障接收到第二个不同的信号时(例如，与正在发送的1相关联)，第二个脉冲信号405可能为逻辑高电平。前端电路416可以包括多种组件中的任何组件，包括例如模数转换器(ADC)、滤波器和/或放大器。

接收定时电路401可以被配置为监视指示接收电路400是处于应处理从前端电路416接收的信息的接收状态还是应忽略从前端电路416接收的信息的发送状态的接收状态。在接收定时电路401中，状态机电路406从隔离屏障的同一侧的发送电路(例如，发送电路300)接收发送完成信号324，指示最后一次发送已完成。反过来，状态机电路406在接收状态端口输出逻辑高信号，该逻辑高信号触发数据处理电路428以处理由触发器422和424输出的逻辑状态。此外，状态机电路406的发送状态端口输出逻辑低信号，该逻辑低信号经由反相器426向与门418和420的第一端口提供逻辑高。与门418和420的每个的第二输入分别接收第一脉冲信号403和第二脉冲信号405。因此，与门418和420的输出可以分别跟踪第一脉冲信号403和第二脉冲信号405。“与”门418和420的输出被提供给“或”门416，该“或”门416输出是否已经接收到脉冲的指示。“或”门416的输出被提供给“或”门414，该“或”门414又被提供给模拟单触发电路412。模拟单触发电路412可以被配置为监视自上次接收到脉冲信号以来经过的时间量。如果接收脉冲之间的时间量超过阈值，则模拟单发电路412超时并提供逻辑高信号。可以使用模拟组件来实现模拟单次电路412，以相对于采用数字组件有利地在超时之前提供更精确的时间阈值。由模拟单触发412输出的逻辑高信号可以触发接收定时电路401从接收状态转变为发送状态。结果，可以接收和处理的脉冲数是任意的，因为接收电路400直到从发送脉冲起经过了阈值的时间量才从接收状态转换到发送状态。

在一些实施例中，状态机电路406可以输出指示是否期望接收脉冲或不期望接收脉冲的脉动信号。抖动信号可以被输出到边缘检测器415，边缘检测器415检测抖动信号中的边缘并且将指示是否检测到边缘的输出提供给或门414。可以控制抖动信号的状态以阻止寄生脉冲被检测以增加接收电路400的鲁棒性。例如，当期望没有接收到的信号时，可以触发轴信号以掩盖“或”门416的输出，从而停止接收电路400处理伪脉冲。

定时电路401可以使用边缘检测器410来监视模拟单发的输出，该边缘检测器410响应于检测到由模拟单发412输出的信号中的上升沿而输出逻辑高。检测器410触发触发器408以从在输出Q处提供逻辑低转变为提供逻辑高。触发器408输出的逻辑高被提供给状态机电路406，该状态机电路406可以触发状态机电路406在发送状态端口输出逻辑高电平，以阻止第一和第二脉冲信号403和405传播到模拟单发信号412。此外，状态机电路406可以在接收状态端口输出逻辑低，以停止数据处理电路428处理触发器422和424的输出。触发器408的输出(Q)也可以在被提供给“与”门404之前，而被提供给数字延迟器402。“与”门404的输出可以是可以在隔离屏障的同一侧被提供给发射机(例如，图3所示的发射机300)的发送开始信号322。因此，数字延迟402可以在第一方向上的隔离屏障上的传输完成与第二相反方向上的隔离屏障上的传输开始之间之间增加时间延迟。

在一些实施例中，状态机电路406可以包括时钟恢复电路434，其被配置为分别从第一和第二脉冲信号403和405恢复时钟信号。在这些实施例中，状态机电路406可以耦合到触发器422和/或424中的一个或多个的输出，并且监视触发器422和/或424的输出以定位表示时钟信号转换的传输时钟标记。恢复的时钟信号可以输出到控制器432，该控制器432可以例如由数据隔离器输出到外部电子设备，以促进对外部电子设备内的一个或多个组件的控制。

数据处理电路428可以被配置为：当接收电路400处于接收状态(与发送状态相对)时，基于触发器422和424的输出来恢复所发送的数据包(例如，恢复数据包中的总位数和每个位的值)。例如，数据处理电路428可以监视触发器422和424的输出以确定数据包中给定位的状态。在该示例中，数据处理电路428可以将触发器422的输出中的从低到高到低的转变序列识别为数据包中的0，并且将触发器424的输出中的低到高到低转换的序列识别为数据包中的1。数据处理电路428可以将恢复的数据包提供给控制器432，该控制器432又可以将恢复的数据包提供给数据隔离器的输出(例如，单独或与其他信息(例如，其他恢复的数据包)组合使用)。

控制器432可以基于恢复的数据430和/或恢复的时钟信号将信息提供给数据隔离器的输出。例如，控制器432可以在将数据提供给输出之前将来自多个数据包的数据拼合为单个数据。组合来自多个数据包的信息的特定方式可能取决于数据隔离器采用的特定打包方案。另外，控制器432可以将恢复的时钟信号输出到数据隔离器的端口，使得该时钟信号可以被外部设备使用(例如，以控制外部设备内的一个或多个组件)。

如上所述，本文公开了一种数据隔离器，该数据隔离器可以被配置为以动态方式实现双向通信。这些数据隔离器可以执行各种过程以例如实现双向通信。由过程500在图5中示出了操作数据隔离器以实现双向通信的这种过程的示例。过程500包括识别时钟频率的动作502、产生时钟信号的动作504、发送时钟信号的动作506，在隔离屏障上沿第一方向发送第一数据的动作508，接收第一数据和时钟信号的动作510，在隔离屏障上沿第二方向传输第二数据的动作512和确定通信是否完成的动作514。

在动作502中，数据隔离器可以识别用于数据传输(或其任何部分)的时钟频率。时钟频率可以在频率范围内变化，以改变在时钟信号处于给定状态时发送的位数。例如，当时钟信号处于给定状态时，可以降低时钟频率以允许发送更多数量的比特。相反，可以增加时钟频率以减少在时钟信号处于给定状态时可以传输的位数。因此，数据隔离器可以增加时钟频率以在低等待时间下发送尺寸较小的数据包(例如传感器值)，或者降低时钟频率以发送较大的数据包(例如错误消息)。结果，数据隔离器可以基于正在传输的数据来选择时钟频率。

在动作504中，数据隔离器可以产生以所标识的时钟频率的时钟信号。数据隔离器可以使用时钟信号来协调多个组件(例如，发射机电路和/或接收器电路)的操作。例如，当时钟信号处于第一状态时，数据隔离器可以在第一方向上跨隔离屏障传输数据，而当时钟信号处于第二状态时，数据隔离器可以跨隔离屏障在第二相反方向传输数据。

在动作506中，数据隔离器可以在第一方向上跨隔离屏障发送时钟信号。数据隔离器可以通过发送指示时钟信号何时发生转变的时钟标记来发送时钟信号。时钟标记可以是例如代表时钟信号中的上升沿或时钟信号中的下降沿的唯一脉冲序列。

在动作508中，数据隔离器可以在第一方向上跨隔离屏障发送第一数据。第一数据可以例如来自与数据隔离器耦合的设备。数据隔离器可以响应于时钟信号处于特定状态而发送第一数据。例如，时钟信号可以在两个状态之间振荡，并且数据隔离器可以发送对时钟信号处于第一状态的第一数据响应。否则，数据隔离器可能会等待传输第一数据，直到时钟信号的状态改变为止。数据隔离器可以将第一数据作为脉冲序列发送。每个脉冲可以例如表示第一数据中至少一个比特的状态。应当理解，可以采用与脉冲分离并且分离的其他信号形状来传输数据。

在动作510中，数据隔离器可以接收时钟信号和第一数据。数据隔离器可以例如通过识别跨隔离屏障传输的时钟标记并基于所识别的时钟标记来恢复时钟信号来接收时钟信号。类似地，数据隔离器可以通过例如识别在隔离器屏障上传输的脉冲并基于所识别的脉冲来重建第一数据来接收第一数据。

在动作512中，数据隔离器可以在第二方向上跨过与第一方向相反的隔离屏障传输第二数据。例如，第二数据可以源自与数据隔离器耦合的设备。数据隔离器可以响应于时钟信号处于特定状态而发送第二数据。例如，时钟信号可以在两个状态之间振荡，并且数据隔离器可以发送对时钟信号处于第二状态的第一数据响应。否则，数据隔离器可能会等待传输第二个数据，直到时钟信号的状态发生变化。数据隔离器可以将第二数据作为脉冲序列发送。每个脉冲可以例如表示第二数据中至少一位的状态。应当理解，可以采用与脉冲分离并且分离的其他信号形状来传输数据。

在动作514中，数据隔离器可以确定通信是否完成。当没有更多的数据要通过隔离屏障传输时(例如，在任一方向上)，数据隔离器可以确定通信已完成。如果数据隔离器确定通信未完成，则数据隔离器可以返回到动作502以识别用于下一传输的新时钟频率。否则，过程500可以结束。

图6是示出包括上述数据隔离器100的系统600的示例的框图。如图所示，系统600包括耦接到数据隔离器100的第一端口102的第一设备602和耦接到数据隔离器100的第二端口104的第二设备604。数据隔离器100可以提供例如第一设备602和第二设备604之间的数据隔离。第一设备602和第二设备604可以在相同的电压域中或在不同的电压域中。

第一设备602可以被配置为向第一端口102提供数据(和/或从第一端口102接收数据)。第一设备602可以被配置为以第一电压电平输出(和/或接收)数据。第一设备602输出(和/或接收)的电压被示为数据电压D1+和参考电势D1-，并且参考电势D1-和第一电压电平可以是D1+和D1-之间的电势差。

第二设备604可以被配置为从第二端口104接收数据(和/或向第二端口104提供数据)。第二设备604可以被配置为以第二电压电平接收(和/或输出)数据。由第一设备602接收(和/或输出)的电压被示为数据电压D2+和参考电势D2-，并且参考电势D2-和第二电压电平可以是D2+和D2-之间的电势差。

在一些实施例中，第一设备602可以处于与第二设备604不同的电压域中。在这些实施例中，第二电压电平可以与第一电压电平不同(例如，小于或大于第一电压电平)。例如，D2+和D2-之间的电位差可能与D1+和D1-之间的电位差不同。附加地(或可替代地)，第一电压电平可以相对于第二电压电平偏移。例如，D1-处的电位可能与D2-处的电位不匹配(无论D1+和D1-之间的电位差是否与D2+和D2-之间的电位差匹配)。数据隔离器100可以被配置为支持第一电压电平和第二电压电平之间的实质偏移，例如，D1-和D2-之间的电位差至少为250伏、500伏、650伏和/或1000伏。

在一些实施例中，第一设备602可以与第二设备604处于相同的电压域中。在这些实施例中，第一电压电平可以与第二电压电平相同。例如，D2+和D2-之间的电势差可以与D1+和D1-之间的电势差相同。另外，第一和第二电压电平之间可能没有偏移。例如，D1-处的电势可以与D2-处的电势匹配。

已经描述了具有动态数据传输的双向隔离器，应当理解，跨隔离屏障传输的信息可以布置在各种数据包结构中的任何一种中。在一些实施例中，通信方案使用非对称数据包结构，其中在第一方向上越过隔离屏障传输的数据包的结构与在第二相反方向上越过隔离屏障传输的数据包的结构不同。下面的表1和表2显示了这种不对称的数据包结构的示例，该结构可用于在隔离屏障上传输数据。表1示出了沿第一方向跨过隔离屏障传输的10个数据包的序列中的每个数据包中的比特的数据字段。类似地，表2示出了在第二方向上越过隔离屏障发送的10个数据包的序列中的每个数据包中的比特的数据字段。每个时钟周期可以发送来自表1和表2中每一个的一个数据包。例如，来自表1的数据包1可以在时钟周期的前半部分期间沿第一方向在隔离屏障上发送，并且来自表2的数据包1可以在隔离屏障上沿第二方向发送。结果，可以在10个时钟周期上发送表1和表2中的每一个中的10个数据包的序列。

表1：用于在跨隔离屏障的第一方向上传输数据的示例打包方案

如表1所示，这10个数据包中的每一个都包括两位。在表1中以db[0]-db[12]的形式显示了在第一方向上通过隔离屏障传输的数据位。数据位可以例如包括用于控制隔离屏障第二侧上的数模转换器(DAC)的信息(例如集成到第二电路108中的DAC)。另外，表1中所示的数据包结构可以包括一个或多个备用位(显示为sp[0]和sp[1])。备用位可以具有预定状态，该预定状态可以被接收器用作同步序列。可替代地，一个或多个备用位可以被完全去除并且被附加的数据位代替。错误检测和/或错误校正码也可以集成到数据包中以提高抗扰性。错误检测和/或校正码可以是例如循环冗余校验(CRC)码(在表1中显示为crc[0]至crc[4])和/或错误校正码(ECC)码。

表2：用于跨隔离屏障在第二相反方向上传输数据的示例打包方案

如表2所示，这10个数据包中的每一个包括五个比特。表2中的db[0]-db[7]显示了在第二方向上通过隔离屏障传输的数据位。这些数据位可以例如包括用于控制隔离屏障的第一侧上的模数转换器(ADC)的信息(例如，集成到第一电路106中的ADC)。关于隔离屏障的第一侧上的电路的状态的信息可以在第二方向上通过隔离屏障作为状态位stat[0]-stat[10]来传输。另外，表2中所示的数据包结构可以包括一个或多个备用位(显示为sp[0]和sp[5])。备用位可以具有预定状态，该预定状态可以被接收器用作同步序列。可替代地，一个或多个备用位可以被完全去除并且被附加的数据位代替。错误检测和/或错误校正码也可以集成到数据包中以提高抗扰性。错误检测和/或校正码可以是例如循环冗余校验(CRC)码(显示为crc[0]至crc[7])和/或错误校正码(ECC)代码(显示为ecc[0]-ecc[6])。

在一些实施例中，数据隔离器可以与被配置为跨隔离屏障传输电力的电力隔离器配对。在这些实施例中，数据包可以包括附加位以控制功率隔离器的操作。在表2中，用于控制功率隔离器操作的位显示为pwr[0]-pwr[9]。

应当理解，可以将附加位添加到表1和表2所示的数据包中以合并附加功能。下面的表3和表4中显示了这种非对称数据包结构的示例，该结构相对于表1和表2具有附加功能。表3和表4中所示的特定数据包结构可用于在隔离屏障上传输写命令。表3示出了沿第一方向跨过隔离屏障传输的6个数据包的序列中的每个数据包中的比特的数据字段。类似地，表4示出了沿第二方向跨过隔离屏障发送的6个数据包的序列中的每个数据包中的比特的数据字段。每个时钟周期可以发送来自表3和表4中每一个的一个数据包。结果，可以在6个时钟周期上发送表3和表4中的每一个中的6个数据包的序列。

表3：用于在跨隔离屏障的第一方向上传输数据的示例打包方案

如表3所示，这6个数据包中的每一个都包含7到8位之间的数据。每个数据包的前两位(显示为txbit0和txbit1)可以是例如来自上表1中所示数据包的位。表3中的数据包结构添加了一系列命令位，如cm[0]–cm[3]所示，这些命令位向接收器发出写命令。写命令的目标地址显示为add[1]-add[4]。待写入的数据可以包含在dt[0]–dt[15]中。奇偶校验位也集成到数据包中，以使接收器能够检查数据包的完整性。与命令位相关联的奇偶校验位显示为cmpty，与地址位相关联的奇偶校验位显示为addpty，与要写入的数据相关联的奇偶校验位显示为dtpty。

表4：跨隔离屏障以相反的第二方向传输数据的示例打包方案

如表4所示，这6个数据包的每一个包括六个比特。每个数据包的前五个位(显示为txbit0–txbit4)可以是例如来自上面表2中所示数据包的位。表4中的数据包结构添加了一系列奇偶校验位。特别地，如果自生成的奇偶校验位与接收到的奇偶校验位匹配(例如，因为传输未损坏)，则沿第一方向跨过隔离屏障传输的表3中所示的奇偶校验位cmpty、addpty和dtpty可以沿第二方向跨隔离屏障传输回。如果自产生的奇偶校验位与接收到的奇偶校验位不匹配(例如，因为传输包含错误)，则可以停止传输。

相对于表1和表2的结构，具有附加功能的这种不对称数据包结构的另一个示例在下面的表5和表6中显示。表5和表6中显示的特定数据包结构可用于在隔离屏障上传输读取命令。表5示出了沿第一方向跨过隔离屏障传输的10个数据包的序列中的每个数据包中的比特的数据字段。类似地，表6示出了沿第二方向跨过隔离屏障发送的10个数据包的序列中的每个数据包中的比特的数据字段。每个时钟周期可以发送来自表5和表6中每一个的一个数据包。结果，可以在10个时钟周期上发送表5和表6中的每一个中的10个数据包的序列。

表5：跨隔离屏障以第一方向传输数据的示例打包方案

如表5所示，这10个数据包中的每一个都包括两个到八个比特。每个数据包的前两位(显示为txbit0和txbit1)可以是例如来自上表1中所示数据包的位。表5中的数据包结构添加一系列显示为cm[0]–cm[3]的命令位，这些命令位向接收器发出命令(例如，读取数据)。命令的目标地址显示为add[1]-add[4]。奇偶校验位也集成到数据包中，以使接收器能够检查数据包。与命令位关联的奇偶校验位显示为cmpty，与地址位关联的奇偶校验位显示为addpty。

表6：跨隔离屏障以相反的第二方向传输数据的示例打包方案

如表6所示，这10个数据包中的每一个都包括六到八位。每个数据包的前五个位(显示为txbit0–txbit4)可以是例如来自上面表2中所示数据包的位。表6中的数据包结构添加了一系列数据字段dt[0]–dt[15]，其中包括位于表5中指定地址的数据。奇偶校验位也集成到数据包中，以使接收器能够检查数据包。与命令位相关联的奇偶校验位显示为cmpty，与地址位相关联的奇偶校验位显示为addpty，与要写入的数据相关联的奇偶校验位显示为dtpty。

已经描述了用于在双向隔离器中跨隔离屏障进行动态通信的各种技术，应当理解，本文描述的技术也可以应用于单向数据隔离器。例如，可以从数据隔离器100移除接收电路110和发送电路116。类似地，可以从数据隔离器100移除接收电路112和发送电路114。结果，这里描述的技术不限于双向数据隔离器。

在一些实施例中，术语“大约”和“大概”可用于表示目标值的±20％以内，在一些实施例中可用于表示目标值的±10％以内，在一些实施例中可用于表示目标值的±5％以内，在一些实施例中可用于表示目标值的±2％以内。术语“大约”和“大概”可以包括目标值。

Claims (20)

1.一种双向数据隔离器，包括：

隔离屏障；

第一电路，被配置为跨越所述隔离屏障发送第一数据和时钟信号，所述时钟信号被配置为以可变的时钟频率在多个状态之间周期性地变化；和

第二电路，被配置为接收所述第一数据和时钟信号并跨越所述隔离屏障发送第二数据；

其中所述第一电路被配置为以在包括数据速率与所述时钟频率的第一比率和数据速率与所述时钟频率的第二比率的范围内相对于所述时钟频率可变的数据速率发送所述第一数据。

2.根据权利要求1所述的双向数据隔离器，其中所述数据速率与所述时钟频率的第一比率不大于1：1，并且所述数据速率与所述时钟频率的第二比率至少为2：1。

3.根据权利要求2所述的双向数据隔离器，其中所述数据速率与所述时钟频率的第二比率至少为4：1。

4.根据权利要求1所述的双向数据隔离器，其中所述第一电路被配置为至少部分地通过改变所述时钟频率来在所述范围内改变相对于所述时钟频率的数据速率。

5.根据权利要求4所述的双向数据隔离器，其中所述时钟频率在包括不超过500千赫兹的第一频率和至少1兆赫兹的第二频率的范围内是可变的。

6.根据权利要求4所述的双向数据隔离器，其中所述第一电路被配置为至少部分地通过降低所述时钟频率并在所述时钟信号的每个周期发送至少一个另外的位来增加相对于所述时钟频率的数据速率。

7.根据权利要求1所述的双向数据隔离器，其中所述第一电路被配置为在所述时钟信号处于多个状态中的第一状态时跨越所述隔离屏障发送所述第一数据，并且所述第二电路被配置为在所述时钟信号处于所述多个状态中的第二状态时跨越所述隔离屏障发送第二数据。

8.根据权利要求1所述的双向数据隔离器，其中所述第一电路被配置为至少部分地通过以下方式发送所述第一数据和所述时钟信号：

发送指示所述时钟信号处于所述多个状态中的第一状态的第一时钟标记；

在发送第一时钟标记后，发送所述第一数据；和

在发送第一数据之后，发送第二时钟标记，该第二时钟标记指示所述时钟信号处于所述多个状态中的第二状态。

9.根据权利要求8所述的双向数据隔离器，其中所述第二电路被配置为在所述时钟信号处于所述第一状态时接收所述第一数据并且在所述时钟信号处于所述第二状态时发送所述第二数据。

10.根据权利要求1所述的双向数据隔离器，其中所述第一电路被配置为至少部分地通过发送所述时钟信号的每周期的可变数量的数据位来在所述范围内改变相对于所述时钟频率的数据速率。

11.根据权利要求10所述的双向数据隔离器，其中所述时钟信号的每周期的可变数量的数据位在包括不超过两个的第一数量的数据位和至少四个的第二数量的数据位的范围内可变。

12.根据权利要求1所述的双向数据隔离器，其中所述隔离屏障是选自以下的隔离屏障：电容式隔离屏障、光学隔离屏障和电感式隔离屏障。

13.一种双向数据隔离器，包括：

隔离屏障；

第一电路，被配置为跨越所述隔离屏障发送第一数据和时钟信号，所述时钟信号被配置为以可变的时钟频率在多个状态之间周期性地变化；和

第二电路，被配置为接收所述第一数据和时钟信号并跨越所述隔离屏障发送第二数据；

其中所述第一电路被配置为以高达比所述时钟频率高至少四倍的数据速率来发送所述第一数据。

14.根据权利要求13所述的双向数据隔离器，其中所述第一电路被配置为在一定范围内改变所述时钟频率。

15.根据权利要求14所述的双向数据隔离器，其中所述第一电路被配置为在一定范围内改变每个时钟周期发送的位数。

16.根据权利要求13所述的双向数据隔离器，其中所述第一电路被配置为在所述时钟信号处于多个状态中的第一状态时跨越所述隔离屏障发送所述第一数据，并且所述第二电路被配置为在所述时钟信号处于所述多个状态中的第二状态时跨越所述隔离屏障发送第二数据。

17.根据权利要求13所述的双向数据隔离器，其中所述第一电路被配置为至少部分地通过以下方式发送所述第一数据和所述时钟信号：

发送指示所述时钟信号处于所述多个状态中的第一状态的第一时钟标记；

在发送第一时钟标记后，发送所述第一数据；和

在发送第一数据之后，发送第二时钟标记，该第二时钟标记指示所述时钟信号处于所述多个状态中的第二状态。

18.一种操作双向数据隔离器的方法，该方法包括：

产生时钟信号，该时钟信号以可变的时钟频率在多个状态之间周期性地变化；

通过第一电路在第一方向跨越隔离屏障发送时钟信号；

通过所述第一电路以在包括数据速率与所述时钟频率的第一比率和数据速率与所述时钟频率的第二比率的范围内相对于所述时钟频率可变的数据速率在第一方向跨越所述隔离屏障发送第一数据；

通过第二电路接收在第一方向跨越所述隔离屏障发送的第一数据和时钟信号；和

通过所述第二电路在与所述第一方向不同的第二方向跨越所述隔离屏障发送第二数据。

19.根据权利要求18所述的方法，其中所述数据速率与所述时钟频率的最小比率不大于1：1，并且所述数据速率与所述时钟频率的第一比率至少为2：1。

20.根据权利要求19所述的方法，其中所述数据速率与所述时钟频率的第二比率至少为4：1。

Images