CN112968116A - 芯片的键合方法和系统、存储介质、电子装置 - Google Patents
芯片的键合方法和系统、存储介质、电子装置 Download PDFInfo
- Publication number
- CN112968116A CN112968116A CN202011105715.5A CN202011105715A CN112968116A CN 112968116 A CN112968116 A CN 112968116A CN 202011105715 A CN202011105715 A CN 202011105715A CN 112968116 A CN112968116 A CN 112968116A
- Authority
- CN
- China
- Prior art keywords
- adhesive layer
- electrode
- chip
- substrate
- metal mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000003860 storage Methods 0.000 title claims abstract description 11
- 239000012790 adhesive layer Substances 0.000 claims abstract description 155
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 239000002245 particle Substances 0.000 claims abstract description 93
- 238000007731 hot pressing Methods 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims description 111
- 239000002184 metal Substances 0.000 claims description 111
- 239000003292 glue Substances 0.000 claims description 54
- 239000010410 layer Substances 0.000 claims description 53
- 238000004590 computer program Methods 0.000 claims description 15
- 230000001052 transient effect Effects 0.000 claims description 12
- 238000010422 painting Methods 0.000 claims description 8
- 238000005507 spraying Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000003466 welding Methods 0.000 abstract description 6
- 239000000853 adhesive Substances 0.000 description 19
- 230000001070 adhesive effect Effects 0.000 description 19
- 239000002923 metal particle Substances 0.000 description 14
- 239000010408 film Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000001680 brushing effect Effects 0.000 description 4
- 238000004070 electrodeposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000007921 spray Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910008434 Si—Bi Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明涉及一种芯片的键合方法和系统、存储介质、电子装置,上述方法包括:将第一胶层制备在基板对应的电极上,并将键合导电粒子打入第一胶层;在裹有键合导电粒子的第一胶层上制备第二胶层,其中,第二胶层的流动性大于第一胶层的流动性;将目标芯片的芯片电极热压在第二胶层上,以使芯片电极和基板的电极通过键合导电粒子导通,通过将第一胶层制备在基板对应的电极上,并将键合导电粒子打入第一胶层;在裹有键合导电粒子的第一胶层上制备第二胶层将目标芯片的芯片电极热压在第二胶层上,以使芯片电极和基板的电极通过键合导电粒子导通,解决了相关技术中将芯片焊接到基板的过程中,容易发生芯片粘接不上,甚至粘结偏移,成本高等技术问题。
Description
技术领域
本发明涉及电子领域,尤其涉及一种芯片的键合方法和系统、存储介质、电子装置。
背景技术
Micro-LED作为新一代技术,其显示技术具有高亮度、高响应速度、低功耗、长寿命等优点。在制造大、中尺寸的Micro-LED显示器过程中,需要进行发光二极管(LightEmitting Diode,简称为LED)芯片的巨量转移。
目前薄模晶体管(Thin Film Transistor,简称为TFT)式显示屏是各类笔记本和台式机器的主流显示设备,该类显示屏上的每个液晶像素点都是由集成在像素点后的薄膜警惕管来驱动,基板上电极一般采用ITO/Mo等材料,这种材料不能通过锡膏(Si-Bi)焊接Micro LED,会有拒焊反应,采用TFT基板上电极去镀金属键合层又成本高昂。
针对上述现有技术中存在的问题,尚未提出有效的技术方案。
发明内容
鉴于上述现有技术的不足,本申请的目的在于提供一种芯片的键合方法和系统、存储介质、电子装置,旨在解决相关技术中,将芯片焊接到基板的过程中,容易发生芯片粘接不上,甚至粘结偏移,成本高等技术问题。
本发明实施例提供了一种芯片的键合方法,包括:将第一胶层制备在基板对应的电极上,并将键合导电粒子打入所述第一胶层;在裹有所述键合导电粒子的第一胶层上制备第二胶层,其中,所述第二胶层的流动性大于所述第一胶层的流动性;将目标芯片的芯片电极热压在所述第二胶层上,以使所述芯片电极和所述基板的电极通过所述键合导电粒子导通。
在本发明中,通过在基板上分别设置两个胶层,第一胶层裹有导电粒子,且制备在基板对应的电极上,第二胶层的流动性大于第一胶层的流动性,进而将目标芯片的芯片电极热压在所述第二胶层上,所述芯片电极和所述基板的电极就能够通过所述键合导电粒子导通,采用上述技术方案,解决了相关技术中在将芯片焊接到基板的过程中,芯片粘接不上,甚至粘结偏移,成本高等问题。
可选地,将第一胶层制备在基板对应的电极上,包括:在所述基板上对应设置有第一金属掩膜,其中,所述第一金属掩膜的第一目标位置开口,所述第一目标位置与所述基板上的电极的位置一一对应;在所述第一金属掩膜上形成所述第一胶层,以使所述第一胶层制备在所述基板对应的电极上。
在本发明实施例中,通过将第一目标位置开口的第一金属掩膜设置在基板对应的电极上,由于第一目标位置和电极的位置是一一对应的,那么在将第一胶层涂刷在第一金属掩膜时,第一胶层就会对应制备在电极上,使得第一胶层可以准确的制备在电极上。
可选地,在裹有所述键合导电粒子的第一胶层上制备第二胶层,包括:在所述第一金属掩膜上对应设置有第二金属掩膜,其中,所述第二金属掩膜的第二目标位置开口,所述第一目标位置与所述第二目标位置一一对应;在所述第二金属掩膜上形成所述第二胶层,以在裹有所述键合导电粒子的第一胶层上制备第二胶层。
在本发明实施例中,在第一胶层已形成后,在第一金属掩膜上对应设置第二金属掩膜,由于第二金属掩膜的第二目标位置和第一金属掩膜上的第一目标位置一一对应,且第一目标位置与电极的位置又一一对应,因此,在将第二胶层涂刷在第二金属掩膜上的过程中,第二胶层就会对应制备在裹有导电粒子的第一胶层上,进而实现了将两个胶层依次制备在电极上,且第一胶层里裹有导电粒子。
可选地,在裹有所述键合导电粒子的第一胶层上制备第二胶层之后,所述方法还包括:将以下至少之一从所述基板上去除:所述第二金属掩膜,所述第一金属掩膜和所述第二金属掩膜。
在本发明实施例中,为了方便后续的热压过程,在通过第一金属掩膜和第二金属掩膜分别将第一胶层和第二胶层制备在电极上后,可以将第二金属掩膜从基板上去除,或者将第一金属掩膜和第二金属掩膜都从基板上去除。
可选地,将目标芯片的芯片电极热压在所述第二胶层上,包括:将所述目标芯片从暂态基板上剥离;通过热压板将所述目标芯片的芯片电极热压在所述第二胶层上。
在本发明实施例中,目标芯片是设置在暂态基板上的,先将目标芯片从暂态基板上剥离,剥离的方式可以采用准分子激光方式等,将剥离后的目标芯片通过热压板热压在第二胶层上。
可选地,将目标芯片的芯片电极热压在所述第二胶层上,以使所述芯片电极和所述基板的电极通过所述键合导电粒子导通,包括:将所述目标芯片的芯片电极热压在所述第二胶层上,以使所述第一胶层中的键合导电粒子破裂;通过破裂后的键合导电粒子实现所述芯片电极和所述基板的电极导通。
在本发明实施例中,由于第二胶层的流动性大于第一胶层的流动性,那么在通过热压板将目标芯片热压在第二胶层上的过程中,第二胶层排胶更快,芯片电极就能够更快的结合第一胶层里的导电粒子,热压板还能够将第一胶层的导电粒子压到破裂,进而通过破裂后的导电粒子有效实现芯片电机和基板的电极导通。
基于同样的发明构思,本申请还提供了一种芯片的键合系统,包括:涂刷设备,粒子喷射设备,热压板,其中,所述涂刷设备,用于将第一胶层制备在基板对应的电极上,所述粒子喷射设备,用于将键合导电粒子打入所述第一胶层;所述涂刷设备,还用于在裹有所述键合导电粒子的第一胶层上制备第二胶层,其中,所述第二胶层的流动性大于所述第一胶层的流动性;所述热压板,用于将目标芯片的芯片电极热压在所述第二胶层上,以使所述芯片电极和所述基板的电极通过所述键合导电粒子导通。
在本发明中,通过在基板上分别设置两个胶层,第一胶层裹有导电粒子,且制备在基板对应的电极上,第二胶层的流动性大于第一胶层的流动性,进而将目标芯片的芯片电极热压在所述第二胶层上,所述芯片电极和所述基板的电极就能够通过所述键合导电粒子导通,采用上述技术方案,解决了相关技术中在将芯片焊接到基板的过程中,芯片粘接不上,甚至粘结偏移,成本高等问题。
在本发明实施例中,所述涂刷设备包括:第一金属掩膜,对应设置在所述基板上,其中,所述第一金属掩膜的第一目标位置开口,所述第一目标位置与所述基板上的电极的位置一一对应;在所述第一金属掩膜上形成所述第一胶层,以使所述第一胶层制备在所述基板对应的电极上。
在本发明实施例中,通过将第一目标位置开口的第一金属掩膜设置在基板对应的电极上,由于第一目标位置和电极的位置是一一对应的,那么在将第一胶层涂刷在第一金属掩膜时,第一胶层就会对应制备在电极上,使得第一胶层可以准确的制备在电极上。
根据本发明的又一个实施例,还提供了一种存储介质,所述存储介质中存储有计算机程序,其中,所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
根据本发明的又一个实施例,还提供了一种电子装置,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。
通过本发明,在基板上分别设置两个胶层,第一胶层裹有导电粒子,且制备在基板对应的电极上,第二胶层的流动性大于第一胶层的流动性,进而将目标芯片的芯片电极热压在所述第二胶层上,所述芯片电极和所述基板的电极就能够通过所述键合导电粒子导通,采用上述技术方案,解决了相关技术中在将芯片焊接到基板的过程中,芯片粘接不上,甚至粘结偏移,成本高等问题,采用上述技术方案,保证了目标芯片与基板的电极导通特性,又保证目标芯片转移过程中的精准落位。
附图说明
图1是根据本发明实施例的一种芯片的键合方法的流程图;
图2是根据本发明可选实施例的一种芯片的键合方法的流程图(一);
图3是根据本发明可选实施例的一种芯片的键合方法的流程图(二);
图4是根据本发明可选实施例的一种芯片的键合方法的流程图(三);
图5是根据本发明可选实施例的一种芯片的键合方法的流程图(四);
图6是根据本发明可选实施例的一种芯片的键合方法的流程图(五);
图7是根据本发明可选实施例的一种芯片的键合方法的流程图(六);
图8是根据本发明可选实施例的一种芯片的键合方法的流程图(七);
图9是根据本发明实施例的一种芯片的键合系统的示意图;
图10是根据本发明可选实施例的一种芯片的键合系统的示意图。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施方式。相反地,提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本申请。
相关技术中基板上电极一般采用ITO/Mo等材料,这种材料不能通过锡膏(Si-Bi)焊接Micro LED,会有拒焊反应,采用TFT基板上电极去镀金属键合层又成本高昂,而采用异方性导电胶膜(Anisotropic Conductive Film,简称为ACF)去连接Micro LED,在非接触式巨量转移时,采用准分子激光将暂态基板(Donor)上的Micro LED chip剥离掉落下来时,由于ACF表面无粘性,会导致LED粘接不上及偏移等问题,即在将芯片焊接到基板的过程中,容易发生芯片粘接不上,甚至粘结偏移,成本高等问题。
基于此,本申请希望提供一种能够解决上述技术问题的方案,其详细内容将在后续实施例中得以阐述。
图1是根据本发明实施例的一种芯片的键合方法的流程图,如图1所示,该流程包括如下步骤:
步骤S102,将第一胶层制备在基板对应的电极上,并将键合导电粒子打入所述第一胶层;
步骤S104,在裹有所述键合导电粒子的第一胶层上制备第二胶层,其中,所述第二胶层的流动性大于所述第一胶层的流动性;
步骤S106,将目标芯片的芯片电极热压在所述第二胶层上,以使所述芯片电极和所述基板的电极通过所述键合导电粒子导通。
通过上述实施例,在基板上分别设置两个胶层,第一胶层裹有导电粒子,且制备在基板对应的电极上,第二胶层的流动性大于第一胶层的流动性,进而将目标芯片的芯片电极热压在所述第二胶层上,所述芯片电极和所述基板的电极就能够通过所述键合导电粒子导通,采用上述技术方案,解决了相关技术中在将芯片焊接到基板的过程中,芯片粘接不上,甚至粘结偏移,成本高等问题,采用上述技术方案,保证了目标芯片与基板的电极导通特性,又保证目标芯片转移过程中的精准落位。
可选地,在上述实施例的基础上,图2是根据本发明可选实施例的一种芯片的键合方法的流程图(一),如图2所示,在裹有所述键合导电粒子的第一胶层上制备第二胶层,包括:
步骤S202,在所述基板上对应设置有第一金属掩膜,其中,所述第一金属掩膜的第一目标位置开口,所述第一目标位置与所述基板上的电极的位置一一对应;
步骤S204,在所述第一金属掩膜上形成所述第一胶层,以使所述第一胶层制备在所述基板对应的电极上。
也就是说,在制备第一胶层时,使用第一金属掩模对第一胶层的位置进行限定,其中第一金属掩模的开孔的位置对应上述基板的电极位置,使得第一胶层和能够准确对应设置在在电极上,同时也保证了后续在第一胶层打入导电粒子时尽可能地保证金属粒子能够准确对应设置在电极,且保障了在后续热压过程中,不会因为胶粘剂过量而阻碍热压过程,为胶粘剂在热压过程中留有了扩散空间。
需要说明的是,制备胶层所使用的胶粘剂的种类繁多,本发明实施例中的胶粘剂可以使用膏状环氧树脂胶粘剂。
可选地,在上述实施例的基础上,图3是根据本发明可选实施例的一种芯片的键合方法的流程图(二),如图3所示,在裹有所述键合导电粒子的第一胶层上制备第二胶层,包括:
步骤S302,在所述第一金属掩膜上对应设置有第二金属掩膜,其中,所述第二金属掩膜的第二目标位置开口,所述第一目标位置与所述第二目标位置一一对应;
步骤S304,在所述第二金属掩膜上形成所述第二胶层,以在裹有所述键合导电粒子的第一胶层上制备第二胶层。
也就是说,在本发明实施例中,在第一胶层已形成后,在第一金属掩膜上对应设置第二金属掩膜,由于第二金属掩膜的第二目标位置和第一金属掩膜上的第一目标位置一一对应,且第一目标位置与电极的位置又一一对应,因此,在将第二胶层涂刷在第二金属掩膜上的过程中,第二胶层就会对应制备在裹有导电粒子的第一胶层上,进而实现了将两个胶层依次制备在电极上,且第一胶层里裹有键合导电粒子,此外,也使得在后续热压过程中,不会因为胶粘剂过量而阻碍热压过程,为胶粘剂在热压过程中留有了扩散空间。
需要说明的是,键合导电粒子种类繁多,本发明实施例中的导电粒子可以使用金属粒子,键合导电粒子(又叫导电粒子)具体可以是金属粒子。
在上述实施例的基础上,图4是根据本发明可选实施例的一种芯片的键合方法的流程图(三),如图4所示,在将第一胶层制备在基板对应的电极上,并将键合导电粒子打入所述第一胶层之后,还包括:
步骤S103,将以下至少之一从所述基板上去除:所述第二金属掩膜,所述第一金属掩膜和所述第二金属掩膜。
也就是说,在制备完第一胶层和第二胶层之后,还需去掉第二金属掩模,或将第一金属掩模和第二金属掩模一起去除,以便后续热压过程中,热压设备可以有充足的下降空间,无需在热压过程中在金属掩模的开孔处对应设置凸起嵌入开孔进行热压。可以提高热压设备的通用性质,减低热压成本。
需要说明的是,热压设备的种类繁多,本发明实施例中的热压设备可以使用热压板。
可选地,在上述实施例的基础上,图5是根据本发明可选实施例的一种芯片的键合方法的流程图(四),如图5所示,上述步骤S106,将目标芯片的芯片电极热压在所述第二胶层上,包括:
步骤S502,将所述目标芯片从暂态基板上剥离;
步骤S504,通过热压板将所述目标芯片的芯片电极热压在所述第二胶层上。
也就是说,目标芯片是设置在暂态基板上的,先将目标芯片从暂态基板上剥离,剥离的方式可以采用准分子激光方式等,采用热压板将将所述目标芯片的芯片电极热压在所述第二胶层上,由此将第一胶层和第二胶层进行固定,通过热压头的热压作用可以加快目标芯片的芯片电极和基板对应的电极的导通。
可选地,在上述实施例的基础上,图6是根据本发明可选实施例的一种芯片的键合方法的流程图(五),如图6所示,上述步骤S106,将目标芯片的芯片电极热压在所述第二胶层上,包括:
步骤S602,将所述目标芯片的芯片电极热压在所述第二胶层上,以使所述第一胶层中的键合导电粒子破裂;
步骤S604,通过破裂后的键合导电粒子实现所述芯片电极和所述基板的电极导通。
也就是说,在热压的过程中,还需要将键合导电粒子压到破裂,也可以理解为是将键合导电粒子压碎,通过将键合导电粒子压到破裂,使得上述芯片电极和上述基板的电极导通,通过上述设置,导电粒子被压到破裂,可以减小目标芯片和基板之间的距离,从而降低显示器的厚度,而且,在将导电粒子压到破裂后,可以降低阻抗,增加基板电极和芯片电极之间的导电性。
可选地,在上述实施例的基础上,为了更好的理解上述芯片的键合过程,以下结合一实施例对上述方案进行解释说明,但不用于限定本发明实施例的技术方案。
图7是根据本发明可选实施例的一种芯片的键合方法的流程图(六),基于图7所示的流程示意,本发明实施例的技术方案包括以下步骤:
步骤S702,将第一金属掩模覆盖在基板上,基板上的电极与第一金属掩模上的开孔相对应;
步骤S704,使用刷板将胶粘剂在第一金属掩模上涂抹均匀,嵌入第一金属掩模的缝隙(即上述开孔)中的胶粘剂形成第一胶层;
步骤S706,使用金属粒子喷枪将金属粒子喷入第一胶层;
步骤S708,将第二金属掩模覆盖在第一金属掩模上,第二金属掩模上的开孔与第一金属掩模上的开孔向对应;
步骤S710,使用刷板将胶粘剂在第二金属掩模上涂抹均匀,嵌入第二金属掩模的缝隙(即上述开孔)中的胶粘剂形成第二胶层;
步骤S712,去除第一金属掩模和第二金属掩模后布置Micro LED芯片;
步骤S714,使用热压头对布置在第二胶层上的Micro LED芯片进行热压,使MicroLED芯片的电极与基板的电极导通即完成芯片的键合。
需要说明的是,金属粒子喷枪的种类和金属粒子的尺寸有多种,本发明可选的一种金属粒子喷枪是将打印机的喷墨喷头换成金属粒子喷头,金属粒子的直径尺寸可以选取1~2μm。
可选地,在上述实施例的基础上,图8是根据本发明可选实施例的一种芯片的键合方法的流程图(七),图8为芯片的应用了本发明实施例的芯片键合方法后的基板的截面示意图,基于附图8所示,本发明实施例包括以下步骤包括以下步骤:
S802,将第一金属掩模覆盖在基板上,基板上的电极与第一金属掩模上的开孔相对应;
S804,使用刷板将胶粘剂在第一金属掩模上涂抹均匀,嵌入第一金属掩模的缝隙(即上述开孔)中的胶粘剂形成第一胶层;
S806,使用金属粒子喷枪将金属粒子喷入第一胶层;
S808,将第二金属掩模覆盖在第一金属掩模上,第二金属掩模上的开孔与第一金属掩模上的开孔向对应;
S810,使用刷板将胶粘剂在第二金属掩模上涂抹均匀,嵌入第二金属掩模的缝隙(即上述开孔)中的胶粘剂形成第二胶层;
S812,去除第二金属掩模,第二胶层留在原第二金属掩模的缝隙中;
S814,去除第一金属掩模,第一胶层和金属粒子留在原第一金属掩模的缝隙中;
S816,将所述目标芯片从暂态基板上剥离;
S818,使用热压头对布置在第二胶层上的Micro LED芯片进行热压,使Micro LED芯片的电极与基板的电极导通即完成芯片的键合。
本发明还提供一种芯片的键合系统,图9是根据本发明实施例的一种芯片的键合系统的示意图,如图9所示,本实施例提供的芯片的键合系统,包括:
涂刷设备92,粒子喷射设备94,热压板96,其中,所述涂刷设备,用于将第一胶层制备在基板对应的电极上,所述粒子喷射设备,用于将键合导电粒子打入所述第一胶层;所述涂刷设备,还用于在裹有所述键合导电粒子的第一胶层上制备第二胶层,其中,所述第二胶层的流动性大于所述第一胶层的流动性;所述热压板,用于将目标芯片的芯片电极热压在所述第二胶层上,以使所述芯片电极和所述基板的电极通过所述键合导电粒子导通。
通过上述实施例,在基板上分别设置两个胶层,第一胶层裹有导电粒子,且制备在基板对应的电极上,第二胶层的流动性大于第一胶层的流动性,进而将目标芯片的芯片电极热压在所述第二胶层上,所述芯片电极和所述基板的电极就能够通过所述键合导电粒子导通,采用上述技术方案,解决了相关技术中在将芯片焊接到基板的过程中,芯片粘接不上,甚至粘结偏移,成本高等问题,采用上述技术方案,保证了目标芯片与基板的电极导通特性,又保证目标芯片转移过程中的精准落位。
可选地,在上述实施例的基础上,图10是根据本发明可选实施例的一种芯片的键合系统的示意图(一),如图10所示,所述涂刷设备包括:第一金属掩膜920,对应设置在所述基板上,用于在所述基板上对应设置有第一金属掩膜,其中,所述第一金属掩膜的第一目标位置开口,所述第一目标位置与所述基板上的电极的位置一一对应;在所述第一金属掩膜上形成所述第一胶层,以使所述第一胶层制备在所述基板对应的电极上。
也就是说,在制备第一胶层时,使用第一金属掩模对第一胶层的位置进行限定,其中第一金属掩模的开孔的位置对应上述基板的电极位置,使得第一胶层和能够准确对应设置在在电极上,同时也保证了后续在第一胶层打入导电粒子时尽可能地保证金属粒子能够准确对应设置在电极,且保障了在后续热压过程中,不会因为胶粘剂过量而阻碍热压过程,为胶粘剂在热压过程中留有了扩散空间。
需要说明的是,制备胶层所使用的胶粘剂的种类繁多,本发明实施例中的胶粘剂可以使用膏状环氧树脂胶粘剂。
可选地,在上述实施例的基础上,本实施例提供的芯片的键合系统,包括:所述涂刷设备,用于在所述第一金属掩膜上对应设置有第二金属掩膜,其中,所述第二金属掩膜的第二目标位置开口,所述第一目标位置与所述第二目标位置一一对应;在所述第二金属掩膜上形成所述第二胶层,以在裹有所述键合导电粒子的第一胶层上制备第二胶层。
也就是说,在本发明实施例中,在第一胶层已形成后,在第一金属掩膜上对应设置第二金属掩膜,由于第二金属掩膜的第二目标位置和第一金属掩膜上的第一目标位置一一对应,且第一目标位置与电极的位置又一一对应,因此,在将第二胶层涂刷在第二金属掩膜上的过程中,第二胶层就会对应制备在裹有导电粒子的第一胶层上,进而实现了将两个胶层依次制备在电极上,且第一胶层里裹有导电粒子,此外,也使得在后续热压过程中,不会因为胶粘剂过量而阻碍热压过程,为胶粘剂在热压过程中留有了扩散空间。
需要说明的是,导电粒子种类繁多,本发明实施例中的导电粒子可以使用金属粒子。
可选地,在上述实施例的基础上,本实施例提供的芯片的键合系统,包括:机械臂,所述机械臂还用于:将以下至少之一从所述基板上去除:所述第二金属掩膜,所述第一金属掩膜和所述第二金属掩膜。
也就是说,在制备完第一胶层和第二胶层之后,还需去掉第二金属掩模,或将第一金属掩模和第二金属掩模一起去除,以便后续热压过程中,热压设备可以有充足的下降空间,无需在热压过程中在金属掩模的开孔处对应设置凸起嵌入开孔进行热压。可以提高热压设备的通用性质,减低热压成本。
需要说明的是,热压设备的种类繁多,本发明实施例中的热压设备可以使用热压板。
可选地,在上述实施例的基础上,本实施例提供的芯片的键合系统,包括:所述激光发射设备,所述激光发射设备用于:将所述目标芯片从暂态基板上剥离;热压板,还用于将所述目标芯片的芯片电极热压在所述第二胶层上。
也就是说,目标芯片是设置在暂态基板上的,先将目标芯片从暂态基板上剥离,剥离的方式可以采用准分子激光方式等,采用热压板将将所述目标芯片的芯片电极热压在所述第二胶层上,由此将第一胶层和第二胶层进行固定,通过热压头的热压作用可以加快目标芯片的芯片电极和基板对应的电极的导通。
可选地,在上述实施例的基础上,本实施例提供的芯片的键合系统,包括:所述热压板用于将所述目标芯片的芯片电极热压在所述第二胶层上,以使所述第一胶层中的键合导电粒子破裂;通过破裂后的键合导电粒子实现所述芯片电极和所述基板的电极导通。
也就是说,在热压的过程中,还需要将键合导电粒子压到破裂,通过将键合导电粒子压到破裂,使得上述芯片电极和上述基板的电极导通,通过上述设置,导电粒子被压到破裂,可以减小目标芯片和基板之间的距离,从而降低显示器的厚度,而且,在将导电粒子压到破裂后,可以降低阻抗,增加基板电极和芯片电极之间的导电性。
本发明的实施例还提供了一种存储介质,该存储介质中存储有计算机程序,其中,该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
可选地,在本实施例中,上述存储介质可以被设置为存储用于执行以下步骤的计算机程序:
S1,将第一胶层制备在基板对应的电极上,并将键合导电粒子打入所述第一胶层;
S2,在裹有所述键合导电粒子的第一胶层上制备第二胶层,其中,所述第二胶层的流动性大于所述第一胶层的流动性;
S3,将目标芯片的芯片电极热压在所述第二胶层上,以使所述芯片电极和所述基板的电极通过所述键合导电粒子导通。
可选地,在本实施例中,上述存储介质可以包括但不限于:U盘、只读存储器(Read-Only Memory,简称为ROM)、随机存取存储器(Random Access Memory,简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明的实施例还提供了一种电子装置,包括存储器和处理器,该存储器中存储有计算机程序,该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
在一个示例性实施例中,上述电子装置还可以包括传输设备以及输入输出设备,其中,该传输设备和上述处理器连接,该输入输出设备和上述处理器连接。
在一个示例性实施例中,在本实施例中,上述处理器可以被设置为通过计算机程序执行以下步骤:
S1,将第一胶层制备在基板对应的电极上,并将键合导电粒子打入所述第一胶层;
S2,在裹有所述键合导电粒子的第一胶层上制备第二胶层,其中,所述第二胶层的流动性大于所述第一胶层的流动性;
S3,将目标芯片的芯片电极热压在所述第二胶层上,以使所述芯片电极和所述基板的电极通过所述键合导电粒子导通。
可选地,本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例,本实施例在此不再赘述。
显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种芯片的键合方法,其特征在于,包括:
将第一胶层制备在基板对应的电极上,并将键合导电粒子打入所述第一胶层;
在裹有所述键合导电粒子的第一胶层上制备第二胶层,其中,所述第二胶层的流动性大于所述第一胶层的流动性;
将目标芯片的芯片电极热压在所述第二胶层上,以使所述芯片电极和所述基板的电极通过所述键合导电粒子导通。
2.根据权利要求1所述的方法,其特征在于,将第一胶层制备在基板对应的电极上,包括:
在所述基板上对应设置有第一金属掩膜,其中,所述第一金属掩膜的第一目标位置开口,所述第一目标位置与所述基板上的电极的位置一一对应;
在所述第一金属掩膜上形成所述第一胶层,以使所述第一胶层制备在所述基板对应的电极上。
3.根据权利要求2所述的方法,其特征在于,在裹有所述键合导电粒子的第一胶层上制备第二胶层,包括:
在所述第一金属掩膜上对应设置有第二金属掩膜,其中,所述第二金属掩膜的第二目标位置开口,所述第一目标位置与所述第二目标位置一一对应;
在所述第二金属掩膜上形成所述第二胶层,以在裹有所述键合导电粒子的第一胶层上制备第二胶层。
4.根据权利要求1所述的方法,其特征在于,在裹有所述键合导电粒子的第一胶层上制备第二胶层之后,所述方法还包括:
将以下至少之一从所述基板上去除:所述第二金属掩膜,所述第一金属掩膜和所述第二金属掩膜。
5.根据权利要求1所述的方法,其特征在于,将目标芯片的芯片电极热压在所述第二胶层上,包括:
将所述目标芯片从暂态基板上剥离;
通过热压板将所述目标芯片的芯片电极热压在所述第二胶层上。
6.根据权利要求1所述的方法,其特征在于,将目标芯片的芯片电极热压在所述第二胶层上,以使所述芯片电极和所述基板的电极通过所述键合导电粒子导通,包括:
将所述目标芯片的芯片电极热压在所述第二胶层上,以使所述第一胶层中的键合导电粒子破裂;
通过破裂后的键合导电粒子实现所述芯片电极和所述基板的电极导通。
7.一种芯片的键合系统,其特征在于,包括:
涂刷设备,粒子喷射设备,热压板,其中,
所述涂刷设备,用于将第一胶层制备在基板对应的电极上,所述粒子喷射设备,用于将键合导电粒子打入所述第一胶层;
所述涂刷设备,还用于在裹有所述键合导电粒子的第一胶层上制备第二胶层,其中,所述第二胶层的流动性大于所述第一胶层的流动性;
所述热压板,用于将目标芯片的芯片电极热压在所述第二胶层上,以使所述芯片电极和所述基板的电极通过所述键合导电粒子导通。
8.根据权利要求7所述的系统,其特征在于,还包括:所述涂刷设备包括:第一金属掩膜,对应设置在所述基板上,其中,所述第一金属掩膜的第一目标位置开口,所述第一目标位置与所述基板上的电极的位置一一对应;在所述第一金属掩膜上形成所述第一胶层,以使所述第一胶层制备在所述基板对应的电极上。
9.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有计算机程序,其中,所述计算机程序被设置为运行时执行所述权利要求1至6任一项中所述的方法。
10.一种电子装置,包括存储器和处理器,其特征在于,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以执行所述权利要求1至6任一项中所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011105715.5A CN112968116A (zh) | 2020-10-15 | 2020-10-15 | 芯片的键合方法和系统、存储介质、电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011105715.5A CN112968116A (zh) | 2020-10-15 | 2020-10-15 | 芯片的键合方法和系统、存储介质、电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112968116A true CN112968116A (zh) | 2021-06-15 |
Family
ID=76271029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011105715.5A Pending CN112968116A (zh) | 2020-10-15 | 2020-10-15 | 芯片的键合方法和系统、存储介质、电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112968116A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118283858A (zh) * | 2024-06-04 | 2024-07-02 | 浙江大华技术股份有限公司 | 一种银纳米线加热装置及其制备方法和摄像设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0413335A2 (en) * | 1989-08-17 | 1991-02-20 | Canon Kabushiki Kaisha | Method of mutually connecting electrode terminals |
CN1217828A (zh) * | 1997-02-27 | 1999-05-26 | 精工爱普生株式会社 | 连接结构体、液晶装置、电子装置和各向异性导电性粘接剂及其制造方法 |
CN1289453A (zh) * | 1998-12-02 | 2001-03-28 | 精工爱普生株式会社 | 各向异性导电膜和半导体芯片的安装方法以及半导体装置 |
CN1772395A (zh) * | 2005-11-03 | 2006-05-17 | 湖北省化学研究院 | 利用喷射装置制备各向异性导电胶膜的方法 |
-
2020
- 2020-10-15 CN CN202011105715.5A patent/CN112968116A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0413335A2 (en) * | 1989-08-17 | 1991-02-20 | Canon Kabushiki Kaisha | Method of mutually connecting electrode terminals |
CN1217828A (zh) * | 1997-02-27 | 1999-05-26 | 精工爱普生株式会社 | 连接结构体、液晶装置、电子装置和各向异性导电性粘接剂及其制造方法 |
CN1289453A (zh) * | 1998-12-02 | 2001-03-28 | 精工爱普生株式会社 | 各向异性导电膜和半导体芯片的安装方法以及半导体装置 |
CN1772395A (zh) * | 2005-11-03 | 2006-05-17 | 湖北省化学研究院 | 利用喷射装置制备各向异性导电胶膜的方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118283858A (zh) * | 2024-06-04 | 2024-07-02 | 浙江大华技术股份有限公司 | 一种银纳米线加热装置及其制备方法和摄像设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106653777B (zh) | 一种显示面板及其制备方法 | |
CN104465479B (zh) | 柔性显示基板母板及柔性显示基板的制备方法 | |
CN103413775B (zh) | 一种柔性显示器件的制备方法及装置 | |
CN107357102B (zh) | 显示装置与其制作方法 | |
CN110416264B (zh) | 显示装置的绑定方法及显示装置 | |
US8450838B2 (en) | Electro-optic apparatus, electronic device, and method for manufacturing electro-optic apparatus | |
US20210111324A1 (en) | Display module and manufacturing method thereof | |
US11404616B2 (en) | Micro LED display module with excellent color tone and high brightness | |
JP2003288165A (ja) | タッチパネル一体型の液晶表示素子 | |
US20230197648A1 (en) | Display panel and display apparatus | |
JP2019536116A (ja) | 積層された電気光学ディスプレイおよびその製作方法 | |
JP2009098324A (ja) | 表示装置、表示装置の製造方法、および電子機器 | |
CN112968116A (zh) | 芯片的键合方法和系统、存储介质、电子装置 | |
CN103474578B (zh) | 电致发光装置及其制备方法 | |
KR20160074438A (ko) | 디스플레이 장치 | |
US11908362B2 (en) | Display device | |
JP2006267977A (ja) | 電気泳動表示装置、及びその製造方法、及び電子機器 | |
CN105652522B (zh) | 背光模块及其制作方法、背板及显示装置 | |
CN101504921A (zh) | 显示装置的组装方法 | |
JP4156861B2 (ja) | 有機el表示装置、および携帯型端末機 | |
CN103906357A (zh) | 显示模组的印刷电路板及其固定方法、显示装置 | |
CN107265883B (zh) | 制造强化玻璃基板的方法、显示设备及其制造方法 | |
KR20050104812A (ko) | 평판표시장치의 제조방법 | |
TWI223219B (en) | Organic electroluminance display panel package and manufacturing method thereof | |
JPH08279388A (ja) | 電気回路の接続方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210615 |