CN112968065B - 一种垂直结构的氮化镓太赫兹二极管及制备方法 - Google Patents
一种垂直结构的氮化镓太赫兹二极管及制备方法 Download PDFInfo
- Publication number
- CN112968065B CN112968065B CN202110161029.8A CN202110161029A CN112968065B CN 112968065 B CN112968065 B CN 112968065B CN 202110161029 A CN202110161029 A CN 202110161029A CN 112968065 B CN112968065 B CN 112968065B
- Authority
- CN
- China
- Prior art keywords
- layer
- doped
- diamond
- doping
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 42
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 93
- 239000010432 diamond Substances 0.000 claims abstract description 93
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 230000000149 penetrating effect Effects 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 226
- 239000000758 substrate Substances 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 14
- 230000017525 heat dissipation Effects 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000259 microwave plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明适用于半导体制造技术领域，提供了一种垂直结构的氮化镓太赫兹二极管及制备方法。所述垂直结构的氮化镓太赫兹二极管包括：相对设置第一表面和第二表面的金刚石层；N+掺杂层，生长在所述金刚石层的第一表面上；N‑掺杂层，设于所述N+掺杂层上；阳极，设于所述N‑掺杂层上，并与所述金刚石层的第一表面形成空气桥；阴极，设置在所述金刚石层的第一表面或第二表面，并借助贯穿所述金刚石层的第一表面和第二表面的金属介质与所述N+掺杂层的下表面电连接。本发明提供的氮化镓太赫兹二极管，通过在金刚石层上设置垂直结构的N+掺杂层和N‑掺杂层，且通过金属介质实现阴极与N+掺杂层和N‑掺杂层的连接，不仅降低器件寄生电阻，而且散热良好。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种垂直结构的氮化镓太赫兹二极管及制备方法。
背景技术
太赫兹波(0.1-10THz)介于微波和光波之间，具有超宽带、大容量、高分辨和强穿透等特性，是高速空间通信、超高分辨率探测等新一代信息技术的核心。作为目前太赫兹系统的核心部件，太赫兹源直接决定了太赫兹波的通信与探测距离。目前太赫兹源通常是利用肖特基二极管的非线性特性，将毫米波倍频至太赫兹频段。
归因于氮化镓材料具有禁带宽度大、饱和电子漂移速高、击穿场强大和热导率高等优异性能，氮化镓肖特基二极管在太赫兹领域极具发展潜力，已成为国际研究热点。但由于氮化镓材料的电子迁移率相比砷化镓低，基于氮化镓材料的肖特基二极管的串联电阻很大，导致器件的截止频率和工作频率很难达到砷化镓基器件的水平。尤其是平面结构的器件中欧姆接触与肖特基接触之间的距离比较大，一般大于4μm，导致器件电阻较大，而进一步缩小器件间距会导致寄生电容增加很多，影响器件频率特性。
此外，对于太赫兹频段，由于频段高，输入倍频器的基波功率有限，为了得到更大的输出功率，因此有必要提高倍频器的倍频效率。已有研究表明，当肖特基二极管用于倍频时，散热对其效率有很大影响。温度升高，肖特基倍频二极管的效率降低。因此十分有必要降低倍频器件的工作温度，也就是起到核心非线性作用的肖特基二极管的工作温度。现有技术采用硅、碳化硅或者氮化镓作为衬底，器件散热效果不佳，导致肖特基二极管倍频效率低下。
如何有效降低器件寄生电阻，提升器件频率特性的基础上，能进一步提高器件的散热性能，从而提高肖特基二极管的倍频效率，成为目前亟需解决的问题。
发明内容
因此，本发明要解决的技术问题是提供一种垂直结构的氮化镓太赫兹二极管及制备方法，一方面通过设置垂直结构，缩短阴极与阳极肖特基接触的距离，从而减小寄生电阻；另一方面采用金刚石作为衬底，可提高器件的散热性能。
为了实现上述目的，本申请实施例一方面提供了一种垂直结构的氮化镓太赫兹二极管，包括
金刚石层，所述金刚石层包括相对设置的第一表面和第二表面；
N+掺杂层，设于所述金刚石层的第一表面上；
N-掺杂层，设于所述N+掺杂层上；
阳极，设于所述N-掺杂层上，并与所述金刚石层的第一表面形成空气桥；
阴极，设置在所述金刚石层的第一表面或第二表面，并借助贯穿所述金刚石层的第一表面和第二表面的金属介质层与所述N+掺杂层的下表面电连接。
本申请实施例提供的垂直结构的氮化镓太赫兹二极管，通过在金刚石层上设置垂直结构的N+掺杂层和N-掺杂层，并通过贯穿金刚石层的第一表面和第二表面的金属介质层，实现了阴极与N+掺杂层的电连接，从而实现了阴极与N+掺杂层、N-掺杂层的底部直接电连接，从而有效解决了现有肖特基二极管阴极与阳极之间的距离，有效的降低了寄生电阻，且通过将垂直结构的N+掺杂层和N-掺杂层设置在金刚石层上，由于金刚石具有高的热导率，可实现良好散热，降低器件的温度。
在一种可能的实现方式中，所述N+掺杂层设有多个分立的N+掺杂终端，其中将其上设有N-掺杂层的N+掺杂终端作为第一N+掺杂终端，未设有N-掺杂层的N+掺杂终端指定为第二N+掺杂终端；所述阳极与其中一个所述第二N+掺杂终端形成空气桥，和/或所述阴极设置在其中一个第二N+掺杂终端上、并通过贯穿所述金刚石层的第一表面和第二表面的金属介质层与所述第一N+掺杂终端电连接，形成阴极互联。。
在一种可能的实现方式中，所述N+掺杂层设有多组分立的所述第一N+掺杂终端，相邻组的第一N+掺杂终端通过贯穿所述金刚石层的第一表面和第二表面的金属介质层与空气桥下部的第二N+掺杂终端串联连接；在串联的所述第一N+掺杂终端的一端、借助所述金属介质电连接有所述阴极。
在一种可能的实现方式中，所述N+掺杂层的掺杂浓度为1017/cm3-1020/cm3的氮化镓层，所述N-掺杂层的掺杂浓度为1015/cm3-1018/cm3的氮化镓层。
在一种可能的实现方式中，所述N-掺杂层的掺杂浓度从靠近所述N+掺杂层的区域向远离所述N+掺杂层的区域逐渐降低。
另一方面，本发明实施例还提供了一种垂直结构的氮化镓太赫兹二极管的制备方法，包括：
在一衬底的第一表面上依次外延生长N+掺杂层和N-掺杂层；
在所述衬底的第二表面上设定第一预设区和第二预设区，所述第一预设区和第二预设区分别与二极管的阳极区域和阴极区域对应；
对所述衬底的第二表面除所述第一预设区和第二预设区外的其他区域进行刻蚀，直至抵达所述N+掺杂层；
在所述衬底的第二表面上沉积金刚石，形成一金刚石层，对剩余的衬底平整化处理，使其与所述金刚石层等高；
采用刻蚀工艺对N+掺杂层和N-掺杂层进行台面隔离，并分别制备空气桥结构的阳极和阴极；
去除所述金刚石层上第一预设区和第二预设区内的衬底，形成贯穿所述金刚石层上下表面的第一通孔和第二通孔，采用金属介质填充所述第一通孔和第二通孔并相互连接、实现阴极互联。
本申请实施例提供的垂直结构的氮化镓太赫兹二极管的制备方法，通过先在衬底上外延生长N+掺杂层和N-掺杂层，然后通过在衬底的第二表面的除第一预设区和第二预设区外的其他区域进行刻蚀，直至漏出N+掺杂层，在衬底的第二表面上沉积金刚石后，进行平整化处理。然后对N+掺杂层和N-掺杂层进行台面隔离，并分别制备阳极和阴极，最后将平整化处理的衬底的第二表面的衬底去除掉后，进行电镀形成金属介质，实现阴极互联。通过制备垂直结构的N+掺杂层和N-掺杂层，并采用金属介质实现阴极与N+掺杂层和N-掺杂层的连接，从而缩短了常规肖特基二极管阴极和阳极间的距离，有效地降低了器件的寄生电阻。另一方面通过刻蚀及生长金刚石，最终将肖特基二极管制作在金刚石上，由于金刚石具有较高的热导率，器件工作时，可提高其散热性能，从而提高肖特基二极管的倍频效率。
在一种可能的实现方式中，所述对所述衬底的第二表面除所述第一预设区和第二预设区外的其他区域进行刻蚀，直至抵达所述N+掺杂层步骤之前，还包括：
在所述N-掺杂层上生长保护层；
对所述衬底的第二表面进行减薄；
在减薄后的所述衬底的第二表面上生长牺牲层；
将衬底生长有所述保护层的一侧粘贴到载片上。
在一种可能的实现方式中，所述在所述衬底的第二表面上沉积金刚石之前，还包括：
在所述衬底的第二表面上沉积一介质层，在所述介质层上沉积一金刚石层。
在一种可能的实现方式中，所述介质层的厚度为大于等于1nm，小于等于100nm的SiN或AlN层。
在一种可能的实现方式中，所述对所述衬底的第二表面进行减薄后，所述衬底的厚度大于等于1μm，小于等于100μm。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种垂直结构的氮化镓太赫兹二极管的结构示意图；
图2是本发明实施例提供的另一种垂直结构的氮化镓太赫兹二极管的结构示意图；
图3是本发明实施例提供的第三种垂直结构的氮化镓太赫兹二极管的结构示意图；
图4是本发明实施例提供的第四种垂直结构的氮化镓太赫兹二极管的结构示意图；
图5是本发明实施例提供的串联连接的垂直结构的氮化镓太赫兹二极管的结构示意图；
图6是本发明实施例提供的一种垂直结构的氮化镓太赫兹二极管的制备方法的工艺流程图；
图中：1-金刚石，2-N+掺杂层，2-1-第一N+掺杂终端，2-2-第二N+掺杂终端，3-N-掺杂层，4-阳极，5-阴极，6-金属介质，7-衬底，8-保护层，9-牺牲层，10-介质层。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
基于氮化镓材料的肖特基二极管的串联电阻很大，导致器件的截止频率和工作频率很难达到砷化镓基器件的水平，尤其是平面结构的器件中欧姆接触与肖特基接触之间的距离比较大，一般大于4μm，导致器件电阻较大，影响器件频率特性。
本发明实施例通过在金刚石层上设置垂直结构的N+掺杂层和N-掺杂层，并通过贯穿就有孔结构的金刚石层的金属介质层连接阴极与N+掺杂层和N-掺杂层，由于金属的电导率远大于n+氮化镓半导体材料，从而可以有效降低器件寄生电阻。
作为本发明的一种实施例，一种垂直结构的氮化镓太赫兹二极管，如图1所示，包括金刚石层1，金刚石层1包括相对设置的第一表面和第二表面。N+掺杂层2，设于金刚石层1的第一表面上。N-掺杂层3，设于N+掺杂层2上。阳极4，设于N-掺杂层3上，并与金刚石层1的第一表面形成空气桥。阴极5，设置在金刚石层1的第一表面或第二表面上，并借助贯穿金刚石层1的第一表面和第二表面的金属介质层6与N+掺杂层2的下表面电连接。
本发明实施例提供的垂直结构的氮化镓太赫兹二极管，通过在金刚石上设置垂直结构的N+掺杂层和N-掺杂层，通过贯穿金刚石层第一表面和第二表面的金属介质层，从而实现了阴极与N+掺杂层、N-掺杂层的底部直接连接，实现了阴极互联，从而有效缩短了现有肖特基二极管阴极与阳极之间的距离。且由于金属的电导率远大于N+掺杂层半导体材料，从而可以有效降低器件寄生电阻。通过将垂直结构的N+掺杂层和N-掺杂层设置在金刚石上，由于金刚石的高热导率，可易于器件工作时较好的散热，从而进一步提高肖特基二极管的倍频效率。
在本发明实施例中，由于金刚石具有较高的热导率，散热性能较好，可使器件在工作时，能够更好的散热。
其中，N+掺杂层2为氮化镓层，其掺杂浓度为1017/cm3-1020/cm3，N+掺杂层2的厚度大于等于100nm。N-掺杂层3为氮化镓层，其掺杂浓度为1015/cm3-1018/cm3，N-掺杂层3的厚度大于等于100nm。
在本申请实施例中，N-掺杂层3的掺杂浓度可以是均匀掺杂，也可以是渐变掺杂，如从N-掺杂层3的掺杂浓度从靠近N+掺杂层2的区域向远离N+掺杂层2的区域逐渐降低。N-掺杂层3渐变掺杂可提升器件的击穿电压。
为了提高肖特基二极管的性能，如图2和图3所示，可在N+掺杂层2上设多个分立的N+掺杂终端，其中将N+掺杂终端上设有N-掺杂层3的N+掺杂终端作为第一N+掺杂终端2-1，未设有N-掺杂层的N+掺杂终端指定为第二N+掺杂终端2-2。阳极4一端位于N-掺杂层3上，另一端位于其中一个第二N+掺杂终端2-2上，通过空气桥连接。在太赫兹频段，由于频段高需要降低金属电极引线的寄生电容以提高器件的灵敏度。由于空气的介电常数值接近1，利用空气桥的方法，可实现金属电极引线能极大地降低寄生电容；同时空气桥结构还能为电极引线提供低热阻连接和散热通道。阴极5设于另外一个第二N+掺杂终端2-2上，且阴极5下部的第二N+掺杂终端2-2下部通过贯穿金刚石层1的金属介质层6与第一N+掺杂终端2-1连接，从而实现阴极5通过金属直接与N-掺杂层3的底部、第二N+掺杂终端2-2直接相连，实现阴极互联。由于金属的电导率远大于n+氮化镓半导体材料，从而可以有效降低器件寄生电阻。
作为可选的方案，如图4所示，在金刚石层1和N+掺杂层2之间还可以设置一层介质层10，介质层10可以为SiN或AlN等，介质层10的厚度为20nm。在金刚石上设置一介质层10，一方面，介质层10在制备金刚石时，有益于金刚石成核生长。
对于多个肖特基二极管，可以通过将单个肖特基二极管首尾相接，从而实现多个肖特基二极管串联。如图5所示，在金刚石层1上设置多组分立的第一N+掺杂终端2-1，多组分立的第二N+掺杂终端2-2。相邻组的第一N+掺杂终端2-1通过贯穿金刚石层1的第一表面和第二表面的金属介质层6与空气桥下部的第二N+掺杂终端2-2串联连接。在串联的第一N+掺杂终端2-1的一端、借助金属介质层6电连接阴极下部的第二N+掺杂终端2-2。从而实现多个肖特基二极管首尾串联连接。
本发明提供的垂直结构的氮化镓太赫兹二极管，通过设置垂直的N+掺杂层和N-掺杂层，且通过贯穿金刚石的金属介质连接阴极与N+掺杂层、N-掺杂层的底部直接连接，实现阴极互联。进一步地通过将金刚石设置在N+掺杂层上，高热导率的金刚石可以增强器件的散热能力、提高肖特基二极管的倍频效率。
作为本发明的另一种实施例，本发明还提供了一种垂直结构的氮化镓太赫兹二极管的制备方法，如图6所示，具体步骤包括：
S101、在衬底7的第一表面外延生长N+掺杂层2和N-层掺杂层3。
在本发明实施例中，衬底7可以为碳化硅、硅或者氮化镓等。N+掺杂层2为氮化镓层，其掺杂浓度为1017/cm3-1020/cm3，N+掺杂层2的厚度大于等于100nm。N-掺杂层3为氮化镓层，其掺杂浓度为1015/cm3-1018/cm3，N-掺杂层3的厚度大于等于100nm。
S102、将衬底7的第二表面减薄，在减薄后的衬底7的第二表面上生长牺牲层9，衬底7的第一表面上生长保护层8。
其中，衬底7的第二表面减薄后，衬底7的厚度为大于等于1μm，小于等于100μm。衬底7的第一表面上生长保护层8，保护层8的厚度大于等于100nm，保护层8可以为氮化硅、二氧化硅或者氧化铝等介质。在减薄后的衬底7的第二表面上生长牺牲层9，牺牲层9的厚度大于等于100nm，牺牲层可以为氮化硅、二氧化硅或者氧化铝等介质或者金属(如Ni、Ti等)及其组合。
S103、对衬底7的第二表面除第一预设区和第二预设区外的其他区域进行选择性刻蚀，直至抵达N+掺杂层2。
其中，进行选择性刻蚀前，首先在衬底7的第二表面上设定第一预设区和第二预设区，其中第一预设区和第二预设区分别与肖特基二极管的阳极区域和阴极区域相对应，且第一预设区和第二预设区分别与肖特基二极管的阳极区域和阴极区域相垂直。
为了能够保护外延层在刻蚀过程中不破裂，在刻蚀前，可先将衬底7生长保护层8的一面粘贴在载片上，载片能够在刻蚀以及后续制备过程中，支撑外延层不破裂。
在选择性刻蚀过程中，当刻蚀区域抵达N+掺杂层2后，停止刻蚀。
S104、在衬底7的第二表面上沉积金刚石，形成一金刚石层1，对剩余的衬底平整化处理，使其与金刚石层等高。
在本申请实施例中，也可以在沉积金刚石之前，在刻蚀后的衬底7的第二表面上先沉积一层薄的介质层10，介质层10的厚度为20纳米，介质层10可以采用SiN或AlN等，然后再沉积金刚石层1。在沉积金刚石层1之前，先制备一层介质层10，有益于金刚石层1的成核生长；另一方面，介质层10还可以保护N+掺杂层2，使N+掺杂层2在生长金刚石过程中不被破坏。
在衬底7的第二表面上，采用MPCVD法、热丝法、溅射法等沉积一层金刚石层。
去除牺牲层9及牺牲层9上的金刚石，经过平整化处理后，使其与N+掺杂层2上的金刚石等高。
S105、采用刻蚀工艺对N+掺杂层和N-掺杂层进行台面隔离，并分别制备空气桥结构的阳极和阴极。
在本申请实施例中，通过对N+掺杂层和N-掺杂层进行刻蚀，形成多个分立的N+掺杂终端，包括第一N+掺杂终端2-1上设有N-掺杂层3，两个分立的第二N+掺杂终端2-2。其中一个第二N+掺杂终端2-2上设有阴极5，另一个第二N+掺杂终端2-2通过空气桥与N-掺杂层3上的阳极4连接。
其中，阳极4采用Ni/Au、Pt/Au等金属制作，阴极5采用Ti/Al/Ni/Au或Ti/Au等金属制作。
S106、去除金刚石层1上第一预设区和第二预设区内的衬底。
在本申请实施例中，采用干法或湿法工艺去除金刚石层1上第一预设区和第二预设区内的原衬底。去除第一预设区和第二预设区内的原衬底后，形成2个贯穿金刚石层1的第一表面和第二表面的通孔，从而实现就有孔结构的金刚石。此2个通孔用于后续实现阴极互联。本申请实施例中通过在保留第一预设区和第二预设区的衬底的N+掺杂层上生长金刚石，从而使生长后的金刚石层在去除第一预设区和第二预设区的衬底后，在金刚石层中形成就有孔结构，且2个通孔分别位于阴极区和阳极区内。
S107、采用电镀工艺形成贯穿金刚石的第一表面和第二表面的金属介质，实现阴极互联。
对贯穿金刚石层1的2个通孔采用背金工艺，电镀形成金属介质层，且金属介质6一端与阴极下部的第二N+掺杂终端2-2下部连接，另一端与第一N+掺杂终端2-1下部连接，形成阴极互联，从而实现垂直型氮化镓肖特基二极管的阴极和阳极之间的寄生电阻减小。由于金属的电导率远大于N+氮化镓半导体材料的电导率，通过采用通孔和背金工艺，实现阴极与N-掺杂层底部N+掺杂层直接相连，从而可以有效降低器件的寄生电阻。
本申请实施例提供的垂直结构的氮化镓太赫兹二极管的制备方法，通过在衬底上外延生长N+掺杂层和N-掺杂层，然后在衬底的第二表面的除第一预设区和第二预设区外的其他区域进行刻蚀，直至漏出N+掺杂层时停止刻蚀，然后在衬底的第二表面上沉积金刚石，进行平整化处理，使金刚石与剩余未刻蚀的金刚石成为一等高的平面。然后对N+掺杂层和N-掺杂层刻蚀，形成多组隔离的N+掺杂终端，并分别制备阳极和阴极，最后将平整化处理的衬底的第二表面的衬底去除掉后，进行电镀形成金属介质，实现阴极互联。通过制备垂直结构的N+掺杂层和N-掺杂层，并采用金属介质实现阴极与N+掺杂层和N-掺杂层的连接，从而缩短了常规肖特基二极管阴极和阳极间的距离，有效地降低了器件的寄生电阻。且由于金刚石具有较高的热导率，最终将肖特基二极管制作在金刚石上，当器件工作时，可提高其散热性能，从而提高肖特基二极管的倍频效率。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (8)
1.一种垂直结构的氮化镓太赫兹二极管，其特征在于，包括
金刚石层，所述金刚石层包括相对设置的第一表面和第二表面；
N+掺杂层，设于所述金刚石层的第一表面上；
N-掺杂层，设于所述N+掺杂层上；
阳极，设于所述N-掺杂层上，并与所述金刚石层的第一表面形成空气桥；
阴极，设置在所述金刚石层的第一表面或第二表面，并借助贯穿所述金刚石层的第一表面和第二表面的金属介质层与所述N+掺杂层的下表面电连接；
其中，所述N+掺杂层设有多个分立的N+掺杂终端，其中将其上设有N-掺杂层的N+掺杂终端作为第一N+掺杂终端，未设有N-掺杂层的N+掺杂终端指定为第二N+掺杂终端；所述阳极与其中一个所述第二N+掺杂终端形成空气桥，相邻组的第一N+掺杂终端通过贯穿所述金刚石层的第一表面和第二表面的金属介质层与空气桥下部的第二N+掺杂终端串联连接；在串联的所述第一N+掺杂终端的一端、借助所述金属介质层 电连接有所述阴极。
2.如权利要求1所述的垂直结构的氮化镓太赫兹二极管，其特征在于，所述N+掺杂层的掺杂浓度为1017/cm3-1020/cm3的氮化镓层，所述N-掺杂层的掺杂浓度为1015/cm3-1018/cm3的氮化镓层。
3.如权利要求1所述的垂直结构的氮化镓太赫兹二极管，其特征在于，所述N-掺杂层的掺杂浓度从靠近所述N+掺杂层的区域向远离所述N+掺杂层的区域逐渐降低。
4.一种垂直结构的氮化镓太赫兹二极管的制备方法，其特征在于，包括：
在一衬底的第一表面上依次外延生长N+掺杂层和N-掺杂层；
在所述衬底的第二表面上设定第一预设区和第二预设区，所述第一预设区和第二预设区分别与二极管的阳极区域和阴极区域对应；
对所述衬底的第二表面除所述第一预设区和第二预设区外的其他区域进行刻蚀，直至抵达所述N+掺杂层；
在所述衬底的第二表面上沉积金刚石，形成一金刚石层，对剩余的衬底平整化处理，使其与所述金刚石层等高；
采用刻蚀工艺对N+掺杂层和N-掺杂层进行台面隔离，并分别制备空气桥结构的阳极和阴极；
去除所述金刚石层上第一预设区和第二预设区内的衬底，形成贯穿所述金刚石层上下表面的第一通孔和第二通孔，采用金属介质填充所述第一通孔和第二通孔并相互连接、实现阴极互联。
5.如权利要求4所述的垂直结构的氮化镓太赫兹二极管的制备方法，其特征在于，所述对所述衬底的第二表面除所述第一预设区和第二预设区外的其他区域进行刻蚀，直至抵达所述N+掺杂层步骤之前，还包括：
在所述N-掺杂层上生长保护层；
对所述衬底的第二表面进行减薄；
在减薄后的所述衬底的第二表面上生长牺牲层；
将衬底生长有所述保护层的一侧粘贴到载片上。
6.如权利要求4所述的垂直结构的氮化镓太赫兹二极管的制备方法，其特征在于，所述在所述衬底的第二表面上沉积金刚石之前，还包括：
在所述衬底的第二表面上沉积一介质层，在所述介质层上沉积一金刚石层。
7.如权利要求6所述的垂直结构的氮化镓太赫兹二极管的制备方法，其特征在于，所述介质层的厚度为大于等于1nm，小于等于100nm的SiN或AlN层。
8.如权利要求5所述的垂直结构的氮化镓太赫兹二极管的制备方法，其特征在于，所述对所述衬底的第二表面进行减薄后，所述衬底的厚度大于等于1μm，小于等于100μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110161029.8A CN112968065B (zh) | 2021-02-05 | 2021-02-05 | 一种垂直结构的氮化镓太赫兹二极管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110161029.8A CN112968065B (zh) | 2021-02-05 | 2021-02-05 | 一种垂直结构的氮化镓太赫兹二极管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112968065A CN112968065A (zh) | 2021-06-15 |
| CN112968065B true CN112968065B (zh) | 2022-08-30 |
Family
ID=76274393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110161029.8A Active CN112968065B (zh) | 2021-02-05 | 2021-02-05 | 一种垂直结构的氮化镓太赫兹二极管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112968065B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105679838A (zh) * | 2016-01-11 | 2016-06-15 | 西安电子科技大学 | 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3017242B1 (fr) * | 2014-02-05 | 2017-09-01 | St Microelectronics Tours Sas | Diode schottky verticale au nitrure de gallium |
| WO2016033557A2 (en) * | 2014-08-29 | 2016-03-03 | University Of Virginia | Quasi-vertical diode with integrated ohmic contact base and related method thereof |
| CN204596798U (zh) * | 2015-05-21 | 2015-08-26 | 中国电子科技集团公司第十三研究所 | 一种垂直结构的GaN基肖特基二极管 |
| CN111816696B (zh) * | 2020-06-12 | 2022-07-22 | 中国电子科技集团公司第五十五研究所 | 一种自对准的GaN肖特基二极管及其制造方法 |
-
2021
- 2021-02-05 CN CN202110161029.8A patent/CN112968065B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105679838A (zh) * | 2016-01-11 | 2016-06-15 | 西安电子科技大学 | 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112968065A (zh) | 2021-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN110085518B (zh) | 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法 | |
| JP6844163B2 (ja) | 炭化珪素半導体装置 | |
| CN104851921A (zh) | 一种垂直结构的GaN基肖特基二极管及其制作方法 | |
| CN213459736U (zh) | 一种SiC IGBT器件 | |
| CN204596798U (zh) | 一种垂直结构的GaN基肖特基二极管 | |
| CN112038412B (zh) | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 | |
| CN112968065B (zh) | 一种垂直结构的氮化镓太赫兹二极管及制备方法 | |
| CN112713190A (zh) | 一种垂直结构氮化镓hemt器件的制备方法 | |
| CN115579290B (zh) | 一种p-GaN增强型器件制备方法 | |
| CN112992674B (zh) | 一种垂直结构的氮化镓太赫兹二极管及制备方法 | |
| CN105185841B (zh) | 一种场效应二极管及其制作方法 | |
| CN110808292B (zh) | 一种基于金属檐结构的GaN基完全垂直肖特基变容管及其制备方法 | |
| US20220076955A1 (en) | Manufacturing method of an element of an electronic device having improved reliability, and related element, electronic device and electronic apparatus | |
| CN105810756B (zh) | 一种混合pin肖特基二极管及其制备方法 | |
| CN110504327B (zh) | 基于纳米阵列的弹道输运肖特基二极管及其制作方法 | |
| CN112670342A (zh) | 一种高电子迁移率晶体管及其制备方法 | |
| CN112992675B (zh) | 用于太赫兹肖特基二极管的多孔金刚石衬底的制备方法 | |
| CN217485448U (zh) | 一种带场板和场限环的边缘终端 | |
| CN218867113U (zh) | 毫米波薄膜肖特基二极管 | |
| CN218351475U (zh) | 一种雪崩二极管结构 | |
| CN218241854U (zh) | 基于背栅控制的增强型器件 | |
| CN219286415U (zh) | 一种半导体功率器件的终端结构 | |
| CN113745315B (zh) | P型基区碳化硅das器件及其制备方法 | |
| CN112820644B (zh) | 一种高阻断电压的氮化镓pn二极管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |