CN112967666B - 一种可进行像素任意排布的led显示屏控制装置和控制方法 - Google Patents

Abstract

本发明提出了一种可进行像素任意排布的LED显示屏控制装置和控制方法，该装置包括：解码芯片，用于将视频源信号解码成TTL视频信号；编码芯片，用于将VESA标准信号编码成差分信号；SRAM阵列，用于存储TTL视频信号；SPIFLASH，用于存储地址表；SDRAM，用于中转地址表；FPGA模块，用于根据地址表随机读取存储在SRAM阵列中的视频像素数据；MCU，用于配置并监控编码芯片、解码芯片和FPGA模块。本发明充分结合SDRAM在连续存取时的高带宽特性和SRAM在随机存取时的高带宽特性，通过软件下发地址表的方式改变输出画面，满足多场景变化的显示需求。

Description

一种可进行像素任意排布的LED显示屏控制装置和控制方法

技术领域

本发明涉及LED显示屏控制领域，具体而言，涉及一种可进行像素任意排布的LED显示屏控制装置和控制方法。

背景技术

LED显示屏是一种新型的信息显示媒体，它是利用发光二极管点阵块或像素单元组成的平面式显示屏幕。LED创意显示屏有多种样式：弧形，圆形，曲面，四方六面体，十字架屏，字母，三角形屏，椭圆形屏等，它的大小和尺寸按需求订做。

相比常规LED显示屏，LED创意显示屏偏向于有特殊需求的用户，目前主要应用在演艺场所、户外传媒、展馆广场等环境。由于LED创意显示屏外观各异，结构互不相同，因而对生产厂商的技术要求也更为严苛。

创意LED显示屏的异常形状，导致了LED显示屏控制系统需要对输出给每行灯管对应的恒流源驱动IC的数据都要做特殊处理(抽点、重用、角度变换)，才能将正确的数据放到正确的位置上(如：标准矩形显示屏每行的灯管数一致，控制系统的行为也一致即可)，需要适应各种千差万别的情况，对LED显示屏控制系统挑战可谓巨大。

目前，为了满足LED创意显示项目中对像素进行特定处理(抽点、重用、旋转)这个需求，直接在现有LED显示屏控制系统的组成部分上进行技术更新，比如：在发送卡上进行旋转或在接收卡上进行任意描点。但是该方案具有很大局限性，发送卡的处理能力、存储带宽决定了它对像素的处理无法做到在整个视频源范围进行；而接收卡端，通常它收到的像素数据已经是经过分割的部分区域了，所以即使进行LED任意描点支持，描点范围同样具有极大的局限性。

发明内容

鉴于上述问题，本发明提供了一种可进行像素任意排布的LED显示屏控制装置和控制方法。

为解决上述技术问题，本发明采用的技术方案是：一种可进行像素任意排布的LED显示屏控制装置，包括FPGA模块、编码芯片、解码芯片、SRAM阵列、SPI FLASH、SDRAM和MCU，所述解码芯片用于将接收到的视频源信号解码成TTL视频信号输出至FPGA模块，所述编码芯片用于将接收到的VESA标准信号编码成差分信号，所述SRAM阵列用于存储TTL视频信号的视频像素数据，所述SPI FLASH用于存储由软件下发的地址表，所述SDRAM用于中转地址表，所述FPGA模块用于根据地址表随机读取存储在SRAM阵列中的视频像素数据，并将视频像素数据转换成VESA标准信号输出至编码芯片，所述MCU与上位机通信交互，用于配置并监控编码芯片、解码芯片和FPGA模块。

作为优选方案，所述FPGA模块包括视频存储模块、视频数据加载模块、地址加载模块和VESA标准信号处理模块，所述视频存储模块用于接收来自解码芯片的TTL视频信号，并将其传输至SRAM存储，所述地址加载模块用于从SPI FLASH中读取地址表，并将其传输至SDRAM存储，所述视频数据加载模块用于根据地址表随机读取SRAM阵列中TTL视频信号的视频像素数据，所述VESA标准信号处理模块用于将处理后的视频像素数据转换成VESA标准信号输出至编码芯片。

作为优选方案，还包括LED状态灯，所述LED状态灯与MCU相连，用于指示装置的工作状态。

作为优选方案，还包括HDMI输入接口和HDMI输出接口，所述HDMI输入接口和HDMI输出接口分别与解码芯片和编码芯片相连。

本发明还公开了一种可进行像素任意排布的LED显示屏控制方法，包括：解码芯片接收视频源信号，并将其解码成TTL视频信号输出至FPGA模块；SRAM阵列接收并存储来自FPGA模块的TTL视频信号，所述TTL视频信号包括视频像素数据；SPI FLASH接收并存储由软件下发的地址表；SDRAM将所述地址表中转至FPGA模块；FPGA模块根据所述地址表随机读取存储在SRAM阵列中的视频像素数据，并将视频像素数据转换成VESA标准信号输出至编码芯片；编码芯片接收VESA标准信号并将其编码成差分信号进行输出；MCU接收上位机信号对编码芯片、解码芯片和FPGA模块进行配置及监控。

作为优选方案，所述地址表的获取方法包括：通过桌面软件UI界面，逐一选取源图像的源像素，生成输出图像的像素坐标与源图像的像素坐标的对应关系。

作为优选方案，所述地址表的获取方法还包括：将源图像的像素坐标进行角度变换或行列变换，生成输出图像的像素坐标与源图像的像素坐标的对应关系。

与现有技术相比，本发明的有益效果包括：通过对视频源的源头进行处理，可面向完整的视频画面；充分结合SDRAM在连续存取时的高带宽特性和SRAM在随机存取时的高带宽特性，可对完整画面内的所有像素进行任意位置读取、重叠、旋转；可通过软件下发地址表的方式或者下发旋转角度的方式实时改变输出画面，满足多场景变化时的显示需求；另外由于该控制装置处于第一级，与原有LED显示屏控制系统相对独立，这样可以极大的缩短验证周期。

附图说明

参照附图来说明本发明的公开内容。应当了解，附图仅仅用于说明目的，而并非意在对本发明的保护范围构成限制。在附图中，相同的附图标记用于指代相同的部件。其中：

图1为本发明实施例中可进行像素任意排布的LED显示屏控制装置的结构示意图；

图2为本发明实施例中FPGA模块的结构示意图；

图3为现有技术中SDRAM单次写操作的过程示意图；

图4为现有技术中SDRAM单次读操作的过程示意图；

图5为本发明实施例中SDRAM连续写操作的过程示意图；

图6为本发明实施例中SDRAM连续读操作的过程示意图；

图7为本发明实施例中可进行像素任意排布的LED显示屏控制方法的流程示意图；

图8为本发明实施例中像素数据在SRAM内的地址分布示意图；

图9为本发明实施例中地址表生成软件界面示意图；

图10为本发明实施例中上下翻转后地址表的示意图；

图11为本发明实施例中将源图像的像素坐标90度旋转的过程示意图；

图12为本发明实施例中将源图像的像素坐标180度旋转的过程示意图；

图13为本发明实施例中将源图像的像素坐标270度旋转的过程示意图；

图14为本发明实施例中将源图像的像素坐标上下旋转的过程示意图；

图15为本发明实施例中将源图像的像素坐标左右旋转的过程示意图。

具体实施方式

容易理解，根据本发明的技术方案，在不变更本发明实质精神下，本领域的一般技术人员可以提出可相互替换的多种结构方式以及实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。

根据本发明的实施方式结合图1示出。一种可进行像素任意排布的LED显示屏控制装置，包括FPGA模块、编码芯片、解码芯片、SRAM阵列、SPI FLASH、SDRAM和MCU。

本发明实施例中，解码芯片用于将接收到的视频源信号解码成TTL视频信号输出至FPGA模块，编码芯片用于将接收到的VESA标准信号编码成差分信号，SRAM阵列用于存储TTL视频信号的视频像素数据，SPI FLASH用于存储由软件下发的地址表，SDRAM用于中转地址表，FPGA模块用于根据地址表随机读取存储在SRAM阵列中的视频像素数据，并将视频像素数据转换成VESA标准信号输出至编码芯片，MCU与上位机通信交互，用于配置并监控编码芯片、解码芯片和FPGA模块，可进行FPGA参数配置、地址表下发、状态查询和返回等操作。

具体的，上述解码芯片的型号可选用IT68051，该解码芯片将外部输入的1路4K2K@60Hz HDMI2.0编码视频源信号解码成TTL视频信号输出给FPGA模块处理；编码芯片的型号可选用IT6615，该编码芯片将VESA标准信号转换成差分信号给后级设备使用。

上述控制装置还包括LED状态灯，LED状态灯与MCU相连，用于指示装置的工作状态。此外，该控制装置还包括HDMI输入接口和HDMI输出接口，HDMI输入接口和HDMI输出接口分别与解码芯片和编码芯片相连。

参见图2，FPGA模块包括视频存储模块、视频数据加载模块、地址加载模块和VESA标准信号处理模块，视频存储模块用于接收来自解码芯片的TTL视频信号，并将其传输至SRAM存储，地址加载模块用于从SPI FLASH中读取地址表，并将其传输至SDRAM存储，视频数据加载模块用于根据地址表随机读取SRAM阵列中TTL视频信号的视频像素数据，VESA标准信号处理模块用于将处理后的视频像素数据转换成VESA标准信号输出至编码芯片。

为了体现本方案的有益效果，下面对本申请中涉及的SDRAM、SRAM和SPI FLASH工作原理作进一步说明：

图3为现有技术中SDRAM单次写操作的过程示意图。SDRAM(synchronous dynamicrandom-access memory，同步动态随机存取內存)的单次写操作分为以下几个阶段：预充电(PRECHARGE)阶段、激活(ACTIVE)阶段、写入(WRITE)阶段，并且预充电时间需要保持tRP以上，激活到写入阶段需要有tRCD的时间间隔，如果完全是随机地址的单次写操作，SDRAM的写效率会很低。这里的时间通常都大于1个时钟周期，具体与选用的SDRAM芯片相关。

图4为现有技术中SDRAM单次读操作的过程示意图。SDRAM的单次读操作分为以下几个阶段：预充电(PRECHARGE)阶段、激活(ACTIVE)阶段、读指令(READ)阶段、读出数据(DATAOUT)阶段，并且预充电时间需要保持tRP以上，激活到读指令阶段需要有tRCD的时间间隔，读指令发出到读取数据之间有CAS Latency的延时，这里的时间通常都大于1个时钟周期，具体与选用的SDRAM芯片相关。

显而易见，SDRAM单次读/写操作过程中，实际用于数据操作的时间只有总时间的1/6以下(不同的SDRAM芯片对操作时间有不同要求)，效率低下。相比单笔读/写操作，如果用SDRAM进行同一BANK同一ROW的连续长度的读写，SDRAM的高性能优势可以显著体现。其中，BANK和ROW是SDRAM内部存储结构的组织方式，比如：一个芯片包括几个bank，每个bank包括N行，每行包括N列，每列可以存储32bit数据。

图5为本发明实施例中SDRAM连续写操作的过程示意图，图6为本发明实施例中SDRAM连续读操作的过程示意图。进行连续读/写操作时，在激活(ACTIVE)、固有延迟(NOP)之后可连续发送操作指令并写入/读出连续笔的数据，显著提高读写效率。本发明实施例中，利用SDRAM连续存取时的高带宽特性，用来进行像素地址的存取转换，读写速度快、延时低。

本发明实施例中，上述SRAM阵列由多个SRAM组合而成，SRAM(Static RandomAccess Memory，静态随机存取存储器)是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。相对之下，上述同步动态随机存取存储器(SDRAM)里面所储存的数据就需要周期性地更新。SRAM的基本单元有3种状态：standby(电路处于空闲),reading(读取)与writing(写入),SRAM是比SDRAM更为昂贵，但更为快速、非常低功耗(特别是在空闲状态)。SRAM比起SDRAM更为容易控制，读写延时低，通常只有1个时钟周期的延时并且支持连续操作。本发明实施例中，利用SRAM的低延时随机存取特性，用来进行视频数据的转换。

SPI FLASH(闪存)，也就是SPI接口的Flash Memory，它属于内存器件的一种，是一种非易失性(Non-Volatile)内存。闪存的物理特性与常见的内存有根本性的差异，如上述提到的SDRAM、SRAM都属于挥发性内存，只要停止电流供应内存中的数据便无法保持，因此每次电脑开机都需要把数据重新载入内存。闪存在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘，这项特性正是闪存得以成为各类便携型数字设备的存储介质的基础。本发明实施例中，SPI FLASH用于存放FPGA程序代码、软件下发的地址表。

如图7所示，本发明还公开了一种可进行像素任意排布的LED显示屏控制方法，包括如下步骤：

步骤S1，解码芯片接收视频源信号，并将其解码成TTL视频信号输出至FPGA模块。FPGA模块的视频存储模块接收来自解码芯片的TTL视频信号，并将TTL视频信号的视频像素数据逐行存储于SRAM中。图8为本发明实施例中像素数据在SRAM内的地址分布示意图。

步骤S2，SRAM阵列接收并存储来自FPGA模块的TTL视频信号，TTL视频信号包括视频像素数据。

步骤S3，SPI FLASH接收并存储由软件下发的地址表。

步骤S4，SDRAM将地址表中转至FPGA模块。

步骤S5，FPGA模块根据地址表随机读取存储在SRAM阵列中的视频像素数据，并将视频像素数据转换成VESA标准信号输出至编码芯片。由于进行视频像素数据存储时，是逐行输出，所以最终像素数据地址表是连续存储在SDRAM内的，可以进行连续笔数据读出操作，SDRAM的高带宽特性可以得到充分利用。

步骤S6，编码芯片接收VESA标准信号并将其编码成差分信号进行输出。

步骤S7，MCU接收上位机信号对编码芯片、解码芯片和FPGA模块进行配置及监控。

本发明实施例中，上述地址表的获取方法分为2种，分别为：

(1)通过桌面软件UI界面，逐一选取源图像的源像素，生成输出图像的像素坐标与源图像的像素坐标的对应关系。

图9为本发明实施例中地址表生成软件界面示意图。由桌面软件配合提供像素级别的描点处理，即通过桌面软件UI界面，对处理后的视频图像的每个像素进行源像素的选取，最后生成输出图像的像素坐标与源图像的像素坐标的对应关系，该对应关系即为地址表。软件描绘完所有点后，导出.at文件，将该文件存储至SPI FLASH，并通知FPGA模块的地址加载模块加载地址表到SDRAM，实现地址表的实时变换，通过改进桌面软件UI可以方便得实现图像的任意角度旋转、区域重叠。

(2)将源图像的像素坐标进行角度变换或行列变换，生成输出图像的像素坐标与源图像的像素坐标的对应关系。图10为本发明实施例中上下翻转后地址表的示意图。图11至图15为本发明实施例中将源图像的像素坐标进行90度、180度、270度、上下旋转和左右旋转后的简略图。

综上所述，本发明的有益效果包括：通过对视频源的源头进行处理，可面向完整的视频画面；充分结合SDRAM在连续存取时的高带宽特性和SRAM在随机存取时的高带宽特性，读写速度快，效率高，可对完整画面内的所有像素进行任意位置读取、重叠、旋转；可通过软件下发地址表的方式或者下发旋转角度的方式实时改变输出画面，满足多场景变化时的显示需求；另外由于该控制装置处于第一级，与原有LED显示屏控制系统相对独立，这样可以极大的缩短验证周期。

该装置可最大支持3840*2160@60hz视频输入；最大支持3840*2160@60hz视频输出；可支持对视频源的任意像素按地址表进行任意行列变换操作；可通过软件实时变换地址表，进而实时改变像素的排布方案；可根据目标视频与原视频的特定角度变化，硬件生成对应地址表，改变像素的排布方案。

本发明公开的这种可进行像素任意排布的LED显示屏控制装置，主要面向创意LED显示这个细分领域，为创意显示屏设计时受LED显示屏控制系统点屏能力制约解除束缚。

本发明的技术范围不仅仅局限于上述说明中的内容，本领域技术人员可以在不脱离本发明技术思想的前提下，对上述实施例进行多种变形和修改，而这些变形和修改均应当属于本发明的保护范围内。

Claims (5)

1.一种可进行像素任意排布的LED显示屏控制装置，其特征在于，包括FPGA模块、编码芯片、解码芯片、SRAM阵列、SPI FLASH、SDRAM和MCU，所述解码芯片用于将接收到的视频源信号解码成TTL视频信号输出至FPGA模块，所述编码芯片用于将接收到的VESA标准信号编码成差分信号，所述SRAM阵列用于存储TTL视频信号的视频像素数据，所述SPI FLASH用于存储由软件下发的地址表，所述SDRAM用于中转地址表，所述FPGA模块用于根据地址表随机读取存储在SRAM阵列中的视频像素数据，并将视频像素数据转换成VESA标准信号输出至编码芯片，所述MCU与上位机通信交互，用于配置并监控编码芯片、解码芯片和FPGA模块；

其中，所述FPGA模块包括视频存储模块、视频数据加载模块、地址加载模块和VESA标准信号处理模块，所述视频存储模块用于接收来自解码芯片的TTL视频信号，并将其传输至SRAM存储，所述地址加载模块用于从SPI FLASH中读取地址表，并将其传输至SDRAM存储，所述视频数据加载模块用于根据地址表随机读取SRAM阵列中TTL视频信号的视频像素数据，所述VESA标准信号处理模块用于将处理后的视频像素数据转换成VESA标准信号输出至编码芯片。

2.根据权利要求1所述的可进行像素任意排布的LED显示屏控制装置，其特征在于，还包括LED状态灯，所述LED状态灯与MCU相连，用于指示装置的工作状态。

3.根据权利要求1所述的可进行像素任意排布的LED显示屏控制装置，其特征在于，还包括HDMI输入接口和HDMI输出接口，所述HDMI输入接口和HDMI输出接口分别与解码芯片和编码芯片相连。

4.一种可进行像素任意排布的LED显示屏控制方法，其特征在于，包括：

解码芯片接收视频源信号，并将其解码成TTL视频信号输出至FPGA模块；

SRAM阵列接收并存储来自FPGA模块的TTL视频信号，所述TTL视频信号包括视频像素数据；

SPI FLASH接收并存储由软件下发的地址表，所述地址表的获取方法包括：通过桌面软件UI界面，逐一选取源图像的源像素，生成输出图像的像素坐标与源图像的像素坐标的对应关系；

SDRAM将所述地址表中转至FPGA模块；

FPGA模块根据所述地址表随机读取存储在SRAM阵列中的视频像素数据，并将视频像素数据转换成VESA标准信号输出至编码芯片；

编码芯片接收VESA标准信号，并将其编码成差分信号进行输出；

MCU接收上位机信号对编码芯片、解码芯片和FPGA模块进行配置及监控。

5.根据权利要求4所述的可进行像素任意排布的LED显示屏控制方法，其特征在于，所述地址表的获取方法还包括：将源图像的像素坐标进行角度变换或行列变换，生成输出图像的像素坐标与源图像的像素坐标的对应关系。

Images