CN112953467A - 一种数据信号的波形产生方法及其系统 - Google Patents
一种数据信号的波形产生方法及其系统 Download PDFInfo
- Publication number
- CN112953467A CN112953467A CN201911169616.0A CN201911169616A CN112953467A CN 112953467 A CN112953467 A CN 112953467A CN 201911169616 A CN201911169616 A CN 201911169616A CN 112953467 A CN112953467 A CN 112953467A
- Authority
- CN
- China
- Prior art keywords
- signal
- waveform
- rising edge
- signals
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种数据信号的波形产生方法，包括步骤：步骤A：设置FPGA内信号频率的倍频参数和分频参数，而生成所需的信号周期；步骤B：在所述信号周期内产生多个时间节点，而生成多个与时间节点相对应的时钟信号；步骤C：所述FPGA根据一个或多个时钟信号的波形的上升沿而产生多种数字波形信号。其还公开了一种产生波形信号的系统，所述系统包括存储器、处理器及储存在所述存储器上并可在所述处理器上运行的波形产生程序，所述波形产生程序被所述处理器执行时实现所述的波形产生方法。其能产生多种数据波形信号，而实现芯片的良好检测。
Description
技术领域
本发明涉及波形的产生方法，尤其涉及一种数据信号的波形产生方法及其系统。
背景技术
数据波形信号为电子领域中常见的信号，是逻辑电平对时间的图形信号，其常作为脉冲、电源和检测信号，是电子电路中不可缺少的信号。
数据波形信号的波形往往决定了电子电路的功能和效果，在芯片检测电路中经常需要多种波形的数据波形信号，而在现有的波形产生电路中，波形种数往往只有几种，而不能很好的利用现有的数据波形信号来对芯片进行测试。
发明内容
为了克服现有技术的不足，本发明的目的之一在于提供一种数据信号的波形产生方法，其能产生多种数据波形信号，而实现芯片的良好检测。
本发明的目的之一采用以下技术方案实现：
一种数据信号的波形产生方法，包括步骤：
步骤A：设置FPGA内信号频率的倍频参数和分频参数，而生成所需的信号周期；
步骤B：在所述信号周期内产生多个时间节点，而生成多个与时间节点相对应的时钟信号；
步骤C：所述FPGA根据一个或多个时钟信号的波形的上升沿而产生多种数字波形信号。
进一步地，多个时钟信号分别为CLKA、CLKB、CLKC和CLKD，所述时间节点为四个，所述CLKA为只在信号周期开始至第一个时间节点为上升沿，所述CLKB为只在信号周期开始至第二个时间节点为上升沿，所述CLKC为只在信号周期开始至第三个时间节点为上升沿，所述CLKD为在整个信号周期内均为上升沿。
进一步地，所述数字波形信号为方波信号。
进一步地，在所述步骤C中所述数字波形信号在多个时钟信号中的一个时钟信号的上升沿时开始产生高电平波形信号或低电平波形信号。
进一步地，所述数字波形信号在多个时钟信号中的一个时钟信号的上升沿时开始产生高电平波形信号或低电平波形信号，所述数字波形信号在下一个时钟的上升沿时波形保持不变或波形翻转。
进一步地，所述数字波形信号在多个时钟信号中的一个时钟信号的上升沿时开始产生高电平波形信号或低电平波形信号，所述数字波形信号的在下一个时钟的上升沿时波形翻转，所述数字波形信号在下下个时钟信号的上升沿时波形又翻转。
进一步地，所述多种数字波形信号在整个信号周期内均为高电平波形信号或低电平波形信号。
进一步地，在所述步骤B中，每隔相同的时间产生一个时间节点，且相邻时钟信号之间的相位差相等。
进一步地，所述波形产生方法还包括步骤D：通过仿真软件描绘步骤C中产生的多种数字波形信号的波形仿真图。
本发明的目的之二采用以下技术方案实现：
一种产生波形信号的系统，所述系统包括存储器、处理器及储存在所述存储器上并可在所述处理器上运行的波形产生程序，所述波形产生程序被所述处理器执行时实现所述的波形产生方法。
相比现有技术，本发明的有益效果在于：
本发明通过所述信号周期产生多个时间节点，而生成多个与所述时间节点相对应的多个时钟信号，所述FPGA就可以根据一个或多个时钟信号的波形的上升沿而产生多种数字波形信号，从而产生满足芯片良好检测的多种数字波形信号。
附图说明
图1为本发明的数据信号的波形产生方法的整体流程图；
图2为本发明的波形产生方法产产生的波形仿真图；
图3为本发明的产生波形信号的系统的结构框图。
具体实施方式
为了能够更清楚地理解本发明的具体技术方案、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“横向”、“纵向”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
实施方式1
如图1所示，本发明公开了一种数据信号的波形产生方法，包括步骤：
步骤A：设置FPGA内信号频率的倍频参数和分频参数，而生成所需的信号周期；
步骤B：在所述信号周期内产生多个时间节点，而生成多个与时间节点相对应的时钟信号；
步骤C：所述FPGA根据一个或多个时钟信号的波形的上升沿而产生多种数字波形信号。
在上述实施方式中，在所述步骤A中，所述FPGA芯片的信号频率为50MHZ，所述倍频参数为偶数，所述分频参数为该偶数分之一，例如所述倍频参数为4，所述分频参数为1/4，所述信号周期为8×10-8s；
在所述步骤B中，假设在所述信号周期内产生8个时钟信号，而生成相对应的8个时间节点，优选的，在所述步骤B中，每隔相同的时间产生一个时间节点，且相邻时钟信号之间的相位差相等，即每隔1×10-8s产生一个时间节点，相邻时钟信号的相位差为450，这样在一个信号周期内1×10-8s、2×10-8s、3×10-8s……8×10-8s分别产生一个时间节点。
在所述步骤C中，所述时钟信号包括上升沿和下降沿，才有在上升沿或下降沿时，所述FPGA产生的数字波形信号才有效。所述FPGA根据多个时钟信号中的一个或多个时钟信号的上升沿生成数据波形信号，例如当第一个时钟信号出现上升沿时，所述FPGA开始产生高电平波形信号或低电平波形信号，其中，高电平波形信号为波峰为正的波形信号，低电平波形信号为波峰为负的波形信号。为了让数字信号波形多样化，可以设置所述FPGA在下一个时钟信号的上升沿时，已产生的波形信号的波形翻转。另外，当所述时钟信号为下降沿时，所述FPGA产生的数据波形信号的波形翻转或保持，而可以产生多种数字波形信号。
实施方式2
如图2所示，其与上述实施方式的不同之处在于，在所述步骤B中，所述时间节点为四个，多个时钟信号分别为CLKA、CLKB、CLKC和CLKD，所述CLKA为只在信号周期开始至第一个时间节点T1为上升沿，所述CLKB为只在信号周期开始至第二个时间节点T2为上升沿，所述CLKC为只在信号周期开始至第三个时间节点T3为上升沿，所述CLKD为在整个信号周期内均为上升沿，即在信号周期开始至第一个时间节点T4为上升沿。在所述步骤C中所述数字波形信号在多个时钟信号中的一个时钟信号的上升沿时开始产生高电平波形信号或低电平波形信号。
在上述实施方式中，所述数字波形信号最优为方波信号。如图2所示，使用该实施方式可产生如下波形信号：
NRZA型波形信号为：发生在CLKA的上升沿并保持至信号周期末的数字波形信号；“0”表示NRZA型波形信号从CLKA上升沿时刻变为低电平波形信号并保持至信号周期末，“1”表示NRZA型波形信号从CLKA上升沿时刻变为高电平波形信号并保持至信号周期末。
/NRZA型波形信号为：发生在CLKA的上升沿并保持至信号周期末的数字波形信号；“0”表示/NRZA型波形信号从CLKA上升沿时刻变为高电平波形信号并保持至信号周期末；“1”表示/NRZA型波形信号从CLKA上升沿时刻变为低电平波形信号并保持至信号周期末。
NRZB型波形信号为：发生在CLKB的上升沿并保持至周期末的数字波形信号；“0”表示NRZB型波形信号从CLKB上升沿时刻变为低电平波形信号并保持至信号周期末；“1”表示NRZB型波形信号从CLKB上升沿时刻变为高电平波形信号并保持至信号周期末。
/NRZB型波形信号为：发生在CLKB的上升沿并保持至信号信号周期末的数字波形信号。“0”表示/NRZB型波形信号从CLKB上升沿时刻变为高电平波形信号并保持至信号周期末；“1”表示/NRZB型波形信号从CLKB上升沿时刻变为低电平波形信号并保持至信号周期末。
NRZC型波形信号为：发生在CLKC的上升沿并保持至信号周期末的数字波形信号；“0”表示NRZC型波形信号从CLKC上升沿时刻变为低电平波形信号并保持至信号周期末；“1”表示NRZC型波形信号从CLKC上升沿时刻变为高电平波形信号并保持至信号周期末。
/NRZC型波形信号为：发生在CLKC的上升沿并保持至信号周期末的数字波形信号。“0”表示/NRZC型波形信号从CLKC上升沿时刻变为高电平波形信号并保持至信号周期末；“1”表示/NRZC型波形信号从CLKC上升沿时刻变为低电平波形信号并保持至周期末。
NRZD型波形信号为：发生在CLKD的上升沿并保持至信号周期末的数字波形信号。“0”表示NRZD型波形信号从CLKD上升沿时刻变为低电平波形信号并保持至信号周期末；“1”表示NRZD型波形信号从CLKD上升沿时刻变为高电平波形信号并保持至信号周期末。
/NRZD型波形信号为：发生在CLKD的上升沿并保持至信号周期末的数字波形信号。“0”表示/NRZD型波形信号从CLKD上升沿时刻变为高电平波形信号并保持至信号周期末；“1”表示/NRZD型波形信号从CLKD上升沿时刻变为低电平波形信号并保持至信号周期末。
其中，“0”为正向电压时的时钟信号，“1”为反向电压时的时钟信号。
实施方式3
如图2所示，其与上述实施方式的不同之处在于，所述数字波形信号在多个时钟信号中的一个时钟信号的上升沿时开始产生高电平波形信号或低电平波形信号，所述数字波形信号在下一个时钟的上升沿时波形保持不变或波形翻转。
使用该实施方式可产生如下波形信号：
RZXA型波形信号：信号有效时刻发生在CLKA的上升沿，信号在CLKB的上升沿波形发生翻转，并保持至信号周期末。“0”表示信号从CLKA的上升沿波形变为高电平，在CLKB的上升沿波形翻转为低电平，并保持至信号周期末。“1”表示信号从CLKA的上升沿波形变为高电平，在CLKB的上升沿波形翻转为低电平，并保持至信号周期末。
/RZXA型波形信号：信号有效时刻发生在CLKA的上升沿，信号在CLKB的上升沿波形发生翻转，并保持至信号周期末。“0”表示信号从CLKA的上升沿波形变为低电平，在CLKB的上升沿波形翻转为高电平，并保持至信号周期末。“1”表示信号从CLKA的上升沿波形变为低电平，在CLKB的上升沿波形翻转为高电平，并保持至信号周期末。
RZXB型波形信号：信号有效的时刻发生在CLKB的上升沿，信号在CLKC的上升沿波形发生翻转，并保持至信号周期末。“0”表示信号从CLKB的上升沿波形变为高电平，在CLKC的上升沿翻波形转为低电平，并保持至信号周期末。“1”表示信号从CLKB的上升沿波形变为高电平，在CLKC的上升沿波形翻转为低电平，并保持至信号周期末。
/RZXB型波形信号：信号有效的时刻发生在CLKB的上升沿，信号在CLKC的上升沿波形发生翻转，并保持至信号周期末。“0”表示信号从CLKB的上升沿波形变为低电平，在CLKC的上升沿波形翻转为高电平，并保持至信号周期末。“1”表示信号从CLKB的上升沿波形变为低电平，在CLKC的上升沿波形翻转为高电平，并保持至信号周期末。
RZXC型波形信号：信号有效的时刻发生在CLKC的上升沿，信号在CLKD的上升沿波形发生翻转，并保持至信号周期末。“0”表示信号从CLKC的上升沿波形变为高电平，在CLKD的上升沿波形翻转为低电平，并保持至信号周期末。“1”表示信号从CLKC的上升沿波形变为高电平，在CLKD的上升沿波形翻转为低电平，并保持至信号周期末。
/RZXC型波形信号：信号有效的时刻发生在CLKC的上升沿，信号在CLKD的上升沿波形发生翻转，并保持至信号周期末。“0”表示信号从CLKC的上升沿波形变为低电平，在CLKD的上升沿波形翻转为高电平，并保持至信号周期末。“1”表示信号从CLKC的上升沿波形变为低电平，在CLKD的上升沿波形翻转为高电平，并保持至信号周期末。
RZOA型波形信号：信号有效的时刻发生在CLKA的上升沿，信号在CLKB的上升沿波形发生翻转，并保持至信号周期末。“0”表示在整个信号周期内波形保持上一时钟信号的波形不变。“1”表示信号在CLKA的上升沿波形变为高电平，在CLKB的上升沿波形翻转为低电平，并保持至信号周期末。
/RZOA型波形信号：信号有效的时刻发生在CLKA的上升沿，信号在CLKB的上升沿波形发生翻转，并保持至信号周期末。“0”表示在整个信号周期内波形保持上一时钟信号的波形不变。“1”表示信号在CLKA的上升沿波形变为低电平，在CLKB的上升沿波形翻转为高电平，并保持至信号周期末。
RZOB型波形信号：信号有效的时刻发生在CLKB的上升沿，信号在CLKC的上升沿发生翻转，并保持至周期末。“0”表示在整个信号周期内波形保持上一时钟信号的波形不变。“1”表示信号在CLKB的上升沿波形变为高电平，在CLKC的上升沿波形翻转为低电平，并保持至信号周期末。
/RZOB型波形信号：信号有效的时刻发生在CLKB的上升沿，信号在CLKC的上升沿波形发生翻转，并保持至信号周期末。“0”表示在整个信号周期内波形保持上一时钟信号的波形不变。“1”表示信号在CLKB的上升沿波形变为低电平，在CLKC的上升沿波形翻转为高电平，并保持至信号周期末。
RZOC型波形信号：信号有效的时刻发生在CLKC的上升沿，信号在CLKD的上升沿波形发生翻转，并保持至信号周期末。“0”表示在整个信号周期内波形保持上一时钟信号的波形不变。“1”表示信号在CLKC的上升沿波形变为高电平，在CLKD的上升沿波形翻转为低电平，并保持至信号周期末。
/RZOC型波形信号：信号有效的时刻发生在CLKC的上升沿，信号在CLKD的上升沿波形发生翻转，并保持至信号周期末。“0”表示在整个信号周期内波形保持上一时钟信号的波形不变。“1”表示信号在CLKC的上升沿波形变为低电平，在CLKD的上升沿波形翻转为高电平，并保持至信号周期末。
RZZA型波形信号：信号有效的时刻发生在CLKA的上升沿，信号在CLKB的上升沿波形发生翻转，并保持至信号周期末。“0”表示信号在CLKA的上升沿波形变为高电平，在CLKB的上升沿波形翻转为低电平，并保持至信号周期末。“1”表示信号在整个信号周期内波形保持上一时钟信号的波形不变。
/RZZA型波形信号：信号有效的时刻发生在CLKA的上升沿，信号在CLKB的上升沿波形发生翻转，并保持至信号周期末。“0”表示信号在CLKA的上升沿波形变为低电平，在CLKB的上升沿波形翻转为高电平，并保持至信号周期末。“1”表示信号在整个信号周期内波形保持上一时钟信号的波形不变。
RZZB型波形信号：信号有效的时刻发生在CLKB的上升沿，信号在CLKC的上升沿波形发生翻转，并保持至信号周期末。“0”表示信号在CLKB的上升沿波形变为高电平，在CLKC的上升沿波形翻转为低电平，并保持至信号周期末。“1”表示信号在整个信号周期内波形保持上一时钟信号的波形不变。
/RZZB型波形信号：信号有效的时刻发生在CLKB的上升沿，信号在CLKC的上升沿波形发生翻转，并保持至信号周期末。“0”表示信号在CLKB的上升沿波形变为低电平，在CLKC的上升沿波形翻转为高电平，并保持至信号周期末。“1”表示信号在整个信号周期内波形保持上一时钟信号的波形不变。
RZZC型波形信号：信号有效的时刻发生在CLKC的上升沿，信号在CLKD的上升沿波形发生翻转，并保持至信号周期末。“0”表示信号在CLKC的上升沿波形变为高电平，在CLKD的上升沿波形翻转为低电平，并保持至信号周期末。“1”表示信号在整个信号周期内波形保持上一时钟信号的波形不变。
/RZZC型波形信号：信号有效的时刻发生在CLKC的上升沿，信号在CLKD的上升沿波形发生翻转，并保持至信号周期末。“0”表示信号在CLKC的上升沿波形变为低电平，在CLKD的上升沿波形翻转为高电平，并保持至信号周期末。“1”表示信号在整个信号周期内波形保持上一时钟信号的波形不变。
实施方式4
如图2所示，其与上述实施方式的不同之处在于，所述数字波形信号在多个时钟信号中的一个时钟信号的上升沿时开始产生高电平波形信号或低电平波形信号，所述数字波形信号的在下一个时钟的上升沿时波形翻转，所述数字波形信号在下下个时钟信号的上升沿时波形又翻转。
该实施方式可形成如下数字波形信号：
XOR型波形信号：信号有效的时刻发生在CLKA的上升沿，信号在CLKB的上升沿波形发生翻转，信号在CLKC的上升沿波形将发生再次翻转，并保持至信号周期末。“0”表示信号在CLKA的上升沿波形变为高电平，并在CLKB的上升沿波形翻转为低电平，在CLKC的上升沿再次波形翻转为高电平，并保持至信号周期末。“1”表示信号在CLKA的上升沿波形变为低电平，并在CLKB的上升沿波形翻转为高电平，在CLKC的上升沿波形再次翻转为低电平，并保持至信号周期末。
/XOR型波形信号：信号有效的时刻发生在CLKA的上升沿，信号在CLKB的上升沿波形发生翻转，信号在CLKC的上升沿波形将发生再次翻转，并保持至信号周期末。“0”表示信号在CLKA的上升沿变为低电平波形信号，并在CLKB的上升沿翻转为高电平波形信号，在CLKC的上升沿再次翻转为低电平波形信号，并保持至信号周期末。“1”表示信号在CLKA的上升沿变为高电平波形信号，并在CLKB的上升沿翻转为低电平波形信号，在CLKC的上升沿再次翻转为高电平波形信号，并保持至信号周期末。
XORC型波形信号：信号有效的时刻发生在CLKB的上升沿，信号在CLKC的上升沿波形发生翻转，信号在CLKD的上升沿波形将发生再次翻转，并保持至信号周期末。“0”表示信号在CLKB的上升沿变为高电平波形信号，并在CLKC的上升沿翻转为低电平波形信号，在CLKD的上升沿再次翻转为高电平波形信号，并保持至信号周期末。“1”表示信号在CLKB的上升沿变为低电平波形信号，并在CLKC的上升沿翻转为高电平波形信号，在CLKD的上升沿再次翻转为低电平波形信号，并保持至信号周期末。
/XORC型波形信号：信号有效的时刻发生在CLKB的上升沿，信号在CLKC的上升沿波形发生翻转，信号在CLKD的上升沿波形将发生再次翻转，并保持至信号周期末。“0”表示信号在CLKB的上升沿变为低电平波形信号，并在CLKC的上升沿翻转为高电平波形信号，在CLKD的上升沿再次翻转为低电平波形信号，并保持至信号周期末。“1”表示信号在CLKB的上升沿变为高电平波形信号，并在CLKC的上升沿翻转为低电平波形信号，在CLKD的上升沿再次翻转为高电平波形信号，并保持至信号周期末。
实施方式5
如图2所示，其与上述实施方式的不同之处在于，所述多种数字波形信号在整个信号周期内均为高电平波形信号或低电平波形信号。
该实施方式可形成如下数字波形信号：
FIXH型波形信号：信号在整个信号周期内保持高电平波形信号。“0”和“1”都表示信号在整个信号周期内都为高电平波形信号。
FIXL型波形信号：信号在整个信号周期内保持低电平波形信号。“0”和“1”都表示信号在整个信号周期内都为低电平波形信号。
进一步地，为了更好地观察和分析所述数字波形信号，所述波形产生方法还包括步骤D：通过仿真软件描绘步骤C中产生的多种数字波形信号的波形仿真图。该仿真软件可为MATLAB，当然也可以通过示波器进行仿真信号波形。
如图3所示，本发明还公开了一种产生波形信号的系统，所述系统包括存储器、处理器及储存在所述存储器上并可在所述处理器上运行的波形产生程序，所述波形产生程序被所述处理器执行时实现所述的波形产生方法。
综述，本发明通过所述信号周期产生多个时间节点，而生成多个与所述时间节点相对应的多个时钟信号，所述FPGA就可以根据一个或多个时钟信号的上升沿而产生多达32种的数字波形信号，从而产生满足芯片良好检测的多种数字波形信号。
以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中的描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (10)
1.一种数据信号的波形产生方法，其特征在于，包括步骤：
步骤A：设置FPGA内信号频率的倍频参数和分频参数，而生成所需的信号周期；
步骤B：在所述信号周期内产生多个时间节点，而生成多个与时间节点相对应的时钟信号；
步骤C：所述FPGA根据一个或多个时钟信号的波形的上升沿而产生多种数字波形信号。
2.根据权利要求1所述的波形产生方法，其特征在于，多个时钟信号分别为CLKA、CLKB、CLKC和CLKD，所述时间节点为四个，所述CLKA为只在信号周期开始至第一个时间节点为上升沿，所述CLKB为只在信号周期开始至第二个时间节点为上升沿，所述CLKC为只在信号周期开始至第三个时间节点为上升沿，所述CLKD为在整个信号周期内均为上升沿。
3.根据权利要求2所述的波形产生方法，其特征在于，所述数字波形信号为方波信号。
4.根据权利要求1或3所述的波形产生方法，其特征在于，在所述步骤C中所述数字波形信号在多个时钟信号中的一个时钟信号的上升沿时开始产生高电平波形信号或低电平波形信号。
5.根据权利要求1或3所述的波形产生方法，其特征在于，所述数字波形信号在多个时钟信号中的一个时钟信号的上升沿时开始产生高电平波形信号或低电平波形信号，所述数字波形信号在下一个时钟的上升沿时波形保持不变或波形翻转。
6.根据权利要求1或3所述的波形产生方法，其特征在于，所述数字波形信号在多个时钟信号中的一个时钟信号的上升沿时开始产生高电平波形信号或低电平波形信号，所述数字波形信号的在下一个时钟的上升沿时波形翻转，所述数字波形信号在下下个时钟信号的上升沿时波形又翻转。
7.根据权利要求1或3所述的波形产生方法，其特征在于，所述多种数字波形信号在整个信号周期内均为高电平波形信号或低电平波形信号。
8.根据权利要求1所述的波形产生方法，其特征在于，在所述步骤B中，每隔相同的时间产生一个时间节点，且相邻时钟信号之间的相位差相等。
9.根据权利要求1所述的波形产生方法，其特征在于，所述波形产生方法还包括步骤D：通过仿真软件描绘步骤C中产生的多种数字波形信号的波形仿真图。
10.一种产生波形信号的系统，其特征在于，所述系统包括存储器、处理器及储存在所述存储器上并可在所述处理器上运行的波形产生程序，所述波形产生程序被所述处理器执行时实现权利要求1至9中任一项所述的波形产生方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911169616.0A CN112953467A (zh) | 2019-11-26 | 2019-11-26 | 一种数据信号的波形产生方法及其系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911169616.0A CN112953467A (zh) | 2019-11-26 | 2019-11-26 | 一种数据信号的波形产生方法及其系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112953467A true CN112953467A (zh) | 2021-06-11 |
Family
ID=76224948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911169616.0A Pending CN112953467A (zh) | 2019-11-26 | 2019-11-26 | 一种数据信号的波形产生方法及其系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112953467A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993003560A1 (en) * | 1991-07-26 | 1993-02-18 | British Telecommunications Public Limited Company | Generating signals |
| US8427195B1 (en) * | 2012-05-10 | 2013-04-23 | Samsung Electronics Co., Ltd. | Digital signal generator and automatic test equipment having the same |
| CN103675373A (zh) * | 2013-12-17 | 2014-03-26 | 中国电子科技集团公司第四十一研究所 | 一种在fpga内实现的数字信号产生方法 |
| CN205986799U (zh) * | 2016-07-28 | 2017-02-22 | 北方电子研究院安徽有限公司 | 一种多相非交叠时钟产生电路 |
| US9755872B1 (en) * | 2016-08-30 | 2017-09-05 | Intel IP Corporation | Pulse generation using digital-to-time converter |
| US20180071516A1 (en) * | 2016-09-10 | 2018-03-15 | Boston Scientific Neuromodulation Corporation | Pulse Definition Circuitry for Creating Stimulation Waveforms in an Implantable Pulse Generator |
-
2019
- 2019-11-26 CN CN201911169616.0A patent/CN112953467A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993003560A1 (en) * | 1991-07-26 | 1993-02-18 | British Telecommunications Public Limited Company | Generating signals |
| US8427195B1 (en) * | 2012-05-10 | 2013-04-23 | Samsung Electronics Co., Ltd. | Digital signal generator and automatic test equipment having the same |
| CN103675373A (zh) * | 2013-12-17 | 2014-03-26 | 中国电子科技集团公司第四十一研究所 | 一种在fpga内实现的数字信号产生方法 |
| CN205986799U (zh) * | 2016-07-28 | 2017-02-22 | 北方电子研究院安徽有限公司 | 一种多相非交叠时钟产生电路 |
| US9755872B1 (en) * | 2016-08-30 | 2017-09-05 | Intel IP Corporation | Pulse generation using digital-to-time converter |
| US20180071516A1 (en) * | 2016-09-10 | 2018-03-15 | Boston Scientific Neuromodulation Corporation | Pulse Definition Circuitry for Creating Stimulation Waveforms in an Implantable Pulse Generator |
Non-Patent Citations (6)
| Title |
|---|
| 时万春: "《电子部科技情报研究所》", 31 December 1995 * |
| 李飞: "《 IC测试仪数字通道板设计及同步技术研究》", 《中国硕博期刊论文》 * |
| 杨小强，李焕良，彭川主编；赵玮，任焱晞，赵立强等副主编: "《工程装备电控系统故障检测与维修技术》", 31 July 2018 * |
| 赵吉成，王智勇编著: "《Xilinx FPGA设计与实践教程》", 31 January 2012 * |
| 郝叶军: "《数字集成电路测试仪测试通道电路设计》", 《中国硕博期刊论文》 * |
| 高成，张栋，王香芬编著: "《最新集成电路测试动技术》", 28 February 2009 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI442704B (zh) | 用以在一特定時間間隔過程中計數輸入脈衝之裝置 | |
| US4855615A (en) | Switching circuit avoiding glitches at the instant of switch-over between two clock signals | |
| US7868706B2 (en) | Oscillator device and methods thereof | |
| CN108155894B (zh) | 一种基于fpga的同步混合延时型dpwm模块 | |
| CN107562163B (zh) | 一种具有稳定复位控制的数字逻辑电路 | |
| US6998893B2 (en) | Circuit and method for inducing jitter to a signal | |
| CN212622809U (zh) | 检测电路 | |
| US6771061B2 (en) | High speed tester with narrow output pulses | |
| JP2004288159A (ja) | 乱数発生器 | |
| TWI230941B (en) | Circuit and method for generating mode register set code | |
| CN112953467A (zh) | 一种数据信号的波形产生方法及其系统 | |
| US7558998B2 (en) | Semiconductor apparatus and clock generation unit | |
| US10866612B1 (en) | Glitch free clock switching circuit | |
| CN107271891A (zh) | 一种序列脉冲上升沿加抖的装置 | |
| JP2906966B2 (ja) | パルス切換回路 | |
| CN107276568A (zh) | 一种序列脉冲下降沿加抖的装置 | |
| GB2508172A (en) | A power-on reset signal generator which can detect short transient dips in the power supply voltage | |
| KR101522841B1 (ko) | 캐스케이드로 연결된 회로를 위한 클럭 재생 장치 및 그 재생 방법 | |
| US5719644A (en) | Data collision avoidance circuit used in an image processing FIFO memory | |
| US9698792B1 (en) | System and method for clocking digital logic circuits | |
| JP3969939B2 (ja) | タイミングパルス生成回路 | |
| RU2244999C1 (ru) | Устройство для временной синхронизации импульсов | |
| US20020050846A1 (en) | Method and device for eliminating time delay of an inverted signal | |
| KR100434150B1 (ko) | 고속 카운터의 비교 출력 회로 | |
| JP2012029263A (ja) | タイマー回路及びそれを内蔵した半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210611 |
|
| RJ01 | Rejection of invention patent application after publication |