CN112929025B - 一种宽带自动变频数字锁相放大器及其实现方法 - Google Patents

一种宽带自动变频数字锁相放大器及其实现方法 Download PDF

Info

Publication number
CN112929025B
CN112929025B CN202110142813.4A CN202110142813A CN112929025B CN 112929025 B CN112929025 B CN 112929025B CN 202110142813 A CN202110142813 A CN 202110142813A CN 112929025 B CN112929025 B CN 112929025B
Authority
CN
China
Prior art keywords
frequency
phase
signal
reference signal
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110142813.4A
Other languages
English (en)
Other versions
CN112929025A (zh
Inventor
熊炜
付钰城
陈徐宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Publication of CN112929025A publication Critical patent/CN112929025A/zh
Application granted granted Critical
Publication of CN112929025B publication Critical patent/CN112929025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种宽带自动变频数字锁相放大器及其实现方法。本发明根据设定待测信号放大倍数,设定参考信号的移相值,自动将参考信号移动到设定相位,能够实现自动获得待测信号在参考信号频点处的强度放大值,实现自动变频,并实现连续变频无跃变点:控制信号相邻档位间跃变所需频率不同,存在公共区域,在公共区域保持上一档位,保证了参考信号在小范围内连续来回变化是不会出现档位切换,节省功耗,提高系统稳定度;采用数字移相,移相范围大,移相信号与参考信号相位差不随温度环境、参考信号频率差异发生变化,稳定了精度,无需人为调整相位;幅度增益可选、锁相频率范围宽;小尺寸、集成度好,广泛应用于需获得特定频点上信号强度的领域。

Description

一种宽带自动变频数字锁相放大器及其实现方法
技术领域
本发明涉及自动自适应锁相技术,具体涉及一种宽带自动变频数字锁相放大器及其实现方法。
背景技术
在稳频激光相关的精密测量以及原子和分子的操纵实验中,常常使用锁相放大器从原子的饱和吸收谱中产生鉴相误差信号,用作反馈控制信号来保证激光的输出频率精确、稳定。
但实践中,现有锁相放大器普遍具有以下缺陷:1.要么是固定频率,要么是固定增益,通用性不够好。2.不能自动变频,需要用户提前设定分频比,在实际应用中不能根据实际情况进行改变,不易在无人情况下使用。
发明内容
为了解决现有锁相放大器通用性不够和不能自动变频的缺点,本发明提出了一种宽带自动变频数字锁相放大器及其实现方法,能够在宽频率范围内实现移相精度稳定1°,增益宽范围可调,输出稳定鉴相误差信号。
本发明的一个目的在于提出一种宽带自动变频数字锁相放大器。
本发明的宽带自动变频数字锁相放大器包括:数字移相模块、预处理模块和鉴相输出模块;其中,
数字移相模块包括测频子模块、锁相环(PLL)关键子模块和移相子模块;参考信号分成两路,一路参考信号输入至测频子模块,根据已设定的M+1个分频率比值,设定M个频率分割点,相应有M+1个频率档位,预先存储在测频子模块中,M为≥2的自然数,测频子模块测定参考信号的频率,与预先设定的M个频率分割点进行比较,将参考信号划分到相应的频率档位,每一个频率档位对应唯一一个分频率比值,并根据所在的频率档位产生一个相应的数字信号作为控制信号,将控制信号输入到锁相环关键子模块;另一路参考信号输入至锁相环关键子模块,锁相环关键子模块根据控制信号和参考信号产生倍频信号,并使倍频信号的相位锁定在参考信号的相位上,保证后续移相中移动的相位相对参考信号稳定,与参考信号相位锁定的倍频信号输入到移相子模块;移相子模块根据预先设定好的移相值使倍频信号在设定的相位上进行跳变,输出稳定的移相信号,输出的相移信号的相移值不随环境温度的改变以及参考信号的中心频率的漂移而发生改变;
预处理模块包含预放大子模块和带通滤波子模块;待测信号先通过预放大子模块根据预先设定的放大倍数进行放大;放大后的待测信号通过带通滤波子模块对干扰噪声进行抑制,获得宽带范围内的可测信号;
鉴相输出模块包括鉴相子模块和低通滤波子模块;宽带范围内的可测信号和移相信号输入到鉴相子模块,鉴相子模块对两者进行乘法鉴相,输出含有高频不必要信号的鉴相信号;含有高频不必要信号的鉴相信号通过低通滤波子模块对高频成分进行滤除,得到最终鉴相误差信号,即待测信号在参考信号频点处的强度放大值;
锁相环关键子模块包括第一数字整形电路、数字鉴相器、环路滤波电路、压控振荡器、可选N分频电路和第二数字整形电路;输入至锁相环关键子模块的参考信号输入至第一数字整形电路,第一数字整形电路将正弦的参考信号整形为与数字鉴相器格式相同的数字化的参考信号;来自测频子模块的控制信号输入至可选N分频电路,可选N分频电路根据控制信号对应的分频率比值,把来自第二数字整形电路的倍频信号进行分频,得到分频信号,分频信号与数字化的参考信号一起输入到数字鉴相器;数字鉴相器将参考信号与分频信号做相位差,并将相位差转化得到相差电压信号,将相差电压信号输入到环路滤波电路;环路滤波电路对相差电压信号进行二阶滤波,环路滤波参数由控制信号进行选择,得到滤波后的相差电压信号,将滤波后的相差电压信号输入至压控振荡器;压控振荡器将滤波后的相差电压信号改变频率,从而产生倍频信号,倍频率比值与分频率比值相同,保证倍频信号与参考信号的频率比值固定,从而使倍频信号的相位锁定在参考信号的相位上,输入至第二数字整形电路;第二数字整形电路将与参考信号相位锁定的倍频信号进行数字整形后,将其中一路作为锁相环关键子模块的输出信号,输出至移相子模块;另一路数字整形后的与参考信号相位锁定的倍频信号输入至可选N分频电路,根据控制信号对应的分频率比值,输出分频信号到数字鉴相器,最终实现宽带范围内倍频信号与参考信号相位锁定。
M+1个分频率比值分别为N1~NM+1,N1~NM+1为≥360的180倍数;根据压控振荡器的输出频率的最大值VH和最小值VL,确定M个频率分割点f1~fM,fi为位于VL/Ni~VH/Ni+1之间的一个值,1≤i≤M,M个频率分割点划分出M+1个频率档位,选择M+1个分频率比值N1~NM+1,使得由分频率比值N1~NM+1确定的M个频率分割点f1~fM划分的M+1个频率档位,相邻的频率档位之间具有公共频率范围,即相邻的频率档位具有频段重叠;每一个频率档位对应唯一一个分频率比,频率档位的中心频率即频率档位的中心值与分频率比值的乘积为一个定值,分频率越高的档位,对应的频率档位的中心频率越低。如果在频率切换档位时,会导致系统不稳定,为了稳定,需减小档位切换;本发明对于频率分割点fi的选择上,一个频率分割点位于两个频率点之间,在相邻的频率档位之间具有公共频率范围,在这个频率范围内都能够正常工作,因此当参考频率处于这个公共频率范围之间时,不改变频率档位,从而提高性能。
环路滤波电路有一个3db带宽即截止频率,根据控制信号相对应的参考信号所在的频率档位,选择相应的环路滤波电路参数,使得3db带宽满足设计要求,即要求3db带宽位于频率档位的中心值的5~10%内。
可选N分频电路和数字鉴相器采用数字芯片。
测频子模块采用现场可编程门阵列(FPGA)芯片或复杂可编程逻辑器件。
本发明的另一个目的在于提出一种宽带自动变频数字锁相放大器的实现方法。
本发明的宽带自动变频数字锁相放大器的实现方法,包括以下步骤:
1)参考信号分成两路,一路参考信号输入至测频子模块,根据已设定的M+1个分频率比值,设定M+1个频率档位,相应有M个频率分割点,预先存储在测频子模块中存储有预先设定的M个频率分割点,M为≥2的自然数,测频子模块测定参考信号的频率,与预先设定的M个频率分割点进行比较,将参考信号划分到相应的频率档位,每一个频率档位对应唯一一个分频率比值,并根据所在的频率档位产生一个相应的数字信号作为控制信号,将控制信号输入到锁相环关键子模块;
2)另一路参考信号输入至锁相环关键子模块,锁相环关键子模块根据控制信号和参考信号产生倍频信号,并使倍频信号的相位锁定在参考信号的相位上,保证后续移相中移动的相位相对参考信号稳定,与参考信号相位锁定的倍频信号输入到移相子模块:
i.输入至锁相环关键子模块的参考信号输入至第一数字整形电路,第一数字整形电路将正弦的参考信号整形为与数字鉴相器格式相同的数字化的参考信号;
ii.来自测频子模块的控制信号输入至可选N分频电路,可选N分频电路根据控制信号对应的分频率比值,把来自第二数字整形电路的倍频信号进行分频,得到分频信号,
分频信号与数字化的参考信号一起输入到数字鉴相器;
iii.数字鉴相器将参考信号与分频信号做相位差,并将相位差转化得到相差电压信号,将相差电压信号输入到环路滤波电路;
iv.环路滤波电路对相差电压信号进行二阶滤波,得到滤波后的相差电压信号,将滤波后的相差电压信号输入至压控振荡器;
v.环路滤波电路对相差电压信号进行二阶滤波,环路滤波参数由控制信号进行选择,得到滤波后的相差电压信号,将滤波后的相差电压信号输入至压控振荡器;
vi.压控振荡器将滤波后的相差电压信号改变频率,从而产生倍频信号,倍频率比值与分频率比值相同,保证倍频信号与参考信号的频率比值固定,从而使倍频信号的相位锁定在参考信号的相位上,输入至第二数字整形电路;
vii.第二数字整形电路将与参考信号相位锁定的倍频信号进行数字整形后,将其中一路作为锁相环关键子模块的输出信号,输出至移相子模块;另一路数字整形后的与参考信号相位锁定的倍频信号输入至可选N分频电路,根据控制信号对应的分频率比值,输出分频信号到数字鉴相器,最终实现宽带范围内倍频信号与参考信号相位锁定;
3)移相子模块根据预先设定好的移相值使倍频信号在设定的相位上进行跳变,输出稳定的移相信号,输出的相移信号的相移值不随环境温度的改变以及参考信号的中心频率的漂移而发生改变;
4)待测信号先通过预放大子模块根据预先设定的放大倍数进行放大;
5)放大后的待测信号通过带通滤波子模块对干扰噪声进行抑制,获得宽带范围内的可测信号;
6)宽带范围内的可测信号和移相信号输入到鉴相子模块,鉴相子模块对两者进行乘法鉴相,输出含有高频不必要信号的鉴相信号;
7)含有高频不必要信号的鉴相信号通过低通滤波子模块对高频成分进行滤除,得到最终鉴相误差信号,即待测信号在参考信号频点处的强度放大值。
其中,在步骤1)中,M+1个分频率比值分别为N1~NM+1,N1~NM+1为≥360的180倍数;根据压控振荡器的输出频率的最大值VH和最小值VL,确定M个频率分割点f1~fM,fi为位于VL/Ni~VH/Ni+1之间的一个值,1≤i≤M,M个频率分割点划分出M+1个频率档位,选择M+1个分频率比值N1~NM+1,使得由分频率比值N1~NM+1确定的M个频率分割点f1~fM划分的M+1个频率档位,相邻的频率档位之间具有公共频率范围,即相邻的频率档位具有频段重叠;每一个频率档位对应唯一一个分频率比,频率档位的中心频率即频率档位的中心值与分频率比值的乘积为一个定值,分频率越高的档位,对应的频率档位的中心频率越低。
在步骤2)的步骤v中,环路滤波电路有一个3db带宽即截止频率,根据控制信号相对应的参考信号所在的频率档位,选择相应的环路滤波电路参数,使得3db带宽满足设计要求,即要求3db带宽位于频率档位的中心值的5~10%内。
本发明的优点:
本发明采用数字芯片为现场可编程门阵列(FPGA)芯片或复杂可编程逻辑器件(CPLD)芯片,在节省成本前提下,实现了自动根据参考信号频率选择锁相环分频比,根据设定待测信号放大倍数,设定参考信号的移相值,自动将参考信号移动到设定相位,能够实现自动获得待测信号在参考信号频点处的强度放大值;第一、实现自动变频:通过测频子模块测定参考信号频率,与预先设定频率分割点进行比较产生控制信号,自动选择分频比与环路滤波电路参数,能够与参考信号相位完全固定,提高了精度,降低功耗,有利于系统长期锁定;第二、实现连续变频无跃变点:控制信号相邻档位间跃变所需频率不同,存在公共区域,在公共区域保持上一次档位,保证了参考信号在小范围内连续来回变化是不会出现档位切换,节省功耗,提高了系统稳定度;第三、采用数字移相,移相范围大:移相信号与参考信号相位差不随温度环境、参考信号频率差异发生变化,保证了相位差与预先设定值之间差异值在1°内,且0°到360°内相位均可设定,稳定了精度,无需人为调整相位;第四、幅度增益可选、锁相频率范围宽:通过预放大子模块中预先设定增益比,可实现对200μV到200mV间待测信号进行鉴相测定,且通过自动改变分频比与环路滤波电路参数,实现了10KHz到120KHz宽带范围内频率锁定;第五、小尺寸、集成度好、应用广:所有模块均可集成在10cm×10cm×2cm的PCB板上,除激光稳频外,可广泛应用于需获得特定频点上信号强度的领域,如小信号检测和恢复、激光精密测量、原子钟、原子干涉仪以及超冷原子实验技术研究等。
附图说明
图1为本发明的宽带自动变频数字锁相放大器的结构框图;
图2为本发明的宽带自动变频数字锁相放大器的锁相环关键子模块的结构框图。
具体实施方式
下面结合附图,通过具体实施例,进一步阐述本发明。
如图1所示,本实施例的宽带自动变频数字锁相放大器包括:数字移相模块、预处理模块和鉴相输出模块;其中,
数字移相模块包括测频子模块、锁相环(PLL)关键子模块和移相子模块;参考信号分成两路,一路参考信号输入至测频子模块,根据已设定的七个分频率比值,设定器七个频率档位,相应有六个频率分割点,预先存储在测频子模块中,测频子模块测定参考信号的频率,与预先设定的六个频率分割点进行比较,将参考信号划分到相应的频率档位,并根据所在的频率档位产生一个相应的数字信号作为控制信号,将控制信号输入到锁相环关键子模块;另一路参考信号输入至锁相环关键子模块,锁相环关键子模块根据控制信号和参考信号产生倍频信号,并使倍频信号的相位锁定在参考信号的相位上,保证后续移相中移动的相位相对参考信号稳定,与参考信号相位锁定的倍频信号输入到移相子模块;移相子模块根据预先设定好的移相值使倍频信号在设定的相位上进行跳变,实现相对参考信号精度在1°内的输出稳定的移相信号,输出的相移信号的相移值不随环境温度的改变以及参考信号的中心频率的漂移而发生改变;
预处理模块包含预放大子模块和带通滤波子模块;待测信号先通过预放大子模块根据预先设定的放大倍数进行放大,放大倍数预先设定,在1~1000倍可调,对放大倍数要求放松对待测信号的幅度范围放宽;放大后的待测信号通过带通滤波子模块对干扰噪声进行抑制,获得宽带范围内的可测信号;
鉴相输出模块包括鉴相子模块和低通滤波子模块;宽带范围内的可测信号和移相信号输入到鉴相子模块,鉴相子模块对两者进行乘法鉴相,输出含有高频不必要信号的鉴相信号;含有高频不必要信号的鉴相信号通过低通滤波子模块对高频成分进行滤除,得到最终鉴相误差信号,即待测信号在参考信号频点处的强度放大值;
如图2所示,锁相环关键子模块包括第一数字整形电路、数字鉴相器、环路滤波电路、压控振荡器、可选N分频电路和第二数字整形电路;输入至锁相环关键子模块的参考信号输入至第一数字整形电路,第一数字整形电路将正弦的参考信号整形为与数字鉴相器格式相同3.3V CMOS的参考信号;来自测频子模块的控制信号输入至可选N分频电路,可选N分频电路根据控制信号对应的分频率比值的具体数值,把来自第二数字整形电路的倍频信号进行分频,得到分频信号,分频信号与数字化的参考信号一起输入到数字鉴相器;数字鉴相器将参考信号与分频信号做相位差,并将相位差转化得到相差电压信号,将相差电压信号输入到环路滤波电路;环路滤波电路对相差电压信号进行二阶滤波,环路滤波参数由控制信号进行选择,保证时间足够长后,相差趋近0,同时压窄环路带宽,增加信噪比,其中环路滤波参数可由控制信号进行选择,保证其相对3db带宽小于10%,得到滤波后的相差电压信号,将滤波后的相差电压信号输入至压控振荡器;压控振荡器将滤波后的相差电压信号改变频率,从而产生倍频信号,倍频率比值与分频率比值相同,保证倍频信号与参考信号的频率比值固定,从而使倍频信号的相位锁定在参考信号的相位上,输入至第二数字整形电路;第二数字整形电路将与参考信号相位锁定的倍频信号进行数字整形后,将其中一路作为锁相环关键子模块的输出信号,输出至移相子模块;另一路数字整形后的与参考信号相位锁定的倍频信号输入至可选N分频电路,根据控制信号对应的分频率比值,输出分频信号到数字鉴相器,最终实现宽带范围内倍频信号与参考信号相位锁定。
七个分频率比值N1~N7分别为360、540、720、1080、1440、2160和2880;根据压控振荡器的输出频率的最大值VH=46MHz和最小值VL=21MHz,确定六个频率分割点f1~f6,fi为位于VL/Ni~VH/Ni+1之间的一个值,1≤i≤6,具体为80KHz、60KHz、40KHz、30KHz、20KHz和15KHz;六个频率分割点划分为七个频率档位,每一个频率档位对应唯一一个分频率比;七个频率档位分别为:80~120、60~80、40~60、30~40、20~30、15~20以及10~15,单位为khz,分别对应七个分频率比值360、540、720、1080、1440、2160和2880,单位为khz。如果在频率切换档位时,会导致系统不稳定,为了稳定,需减小档位切换;本发明对于频率分割点fi的选择上,一个频率分割点位于两个频率点之间,在相邻的频率档位之间具有公共频率范围,在这个频率范围内都能够正常工作,因此当参考频率处于这个公共频率范围之间时,不改变频率档位,从而提高性能。
环路滤波电路有一个3db带宽即截止频率,根据参考信号所在的频率档位,选择相应的环路滤波电路参数,使得3db带宽满足设计要求,即要求3db带宽位于频率档位的中心值的5~10%内。
本实施例的数字宽带自动锁相放大器系统的输入幅度范围达到200μV到200mV,锁相频率范围为10KHz到120KHz,相位0°到360°可调,调节精度可以达到1°。
最后需要注意的是,公布实施例的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。

Claims (8)

1.一种宽带自动变频数字锁相放大器,其特征在于,所述宽带自动变频数字锁相放大器包括:数字移相模块、预处理模块和鉴相输出模块;其中,
数字移相模块包括测频子模块、锁相环关键子模块和移相子模块;参考信号分成两路,一路参考信号输入至测频子模块,根据已设定的M+1个分频率比值,设定M+1个频率档位,相应有M个频率分割点,预先存储在测频子模块中,M为≥2的自然数,测频子模块测定参考信号的频率,与预先设定的M个频率分割点进行比较,将参考信号划分到相应的频率档位,每一个频率档位对应唯一一个分频率比值,并根据所在的频率档位产生一个相应的数字信号作为控制信号,将控制信号输入到锁相环关键子模块;另一路参考信号输入至锁相环关键子模块,锁相环关键子模块根据控制信号和参考信号产生倍频信号,并使倍频信号的相位锁定在参考信号的相位上,保证后续移相中移动的相位相对参考信号稳定,与参考信号相位锁定的倍频信号输入到移相子模块;移相子模块根据预先设定好的移相值使倍频信号在设定的相位上进行跳变,输出稳定的移相信号,输出的相移信号的相移值不随环境温度的改变以及参考信号的中心频率的漂移而发生改变;
预处理模块包含预放大子模块和带通滤波子模块;待测信号先通过预放大子模块根据预先设定的放大倍数进行放大;放大后的待测信号通过带通滤波子模块对干扰噪声进行抑制,获得宽带范围内的可测信号;
鉴相输出模块包括鉴相子模块和低通滤波子模块;宽带范围内的可测信号和移相信号输入到鉴相子模块,鉴相子模块对两者进行乘法鉴相,输出含有高频不必要信号的鉴相信号;含有高频不必要信号的鉴相信号通过低通滤波子模块对高频成分进行滤除,得到最终鉴相误差信号,即待测信号在参考信号频点处的强度放大值;
锁相环关键子模块包括第一数字整形电路、数字鉴相器、环路滤波电路、压控振荡器、可选N分频电路和第二数字整形电路;输入至锁相环关键子模块的参考信号输入至第一数字整形电路,第一数字整形电路将正弦的参考信号整形为与数字鉴相器格式相同的数字化的参考信号;来自测频子模块的控制信号输入至可选N分频电路,可选N分频电路根据控制信号对应的分频率比值,把来自第二数字整形电路的倍频信号进行分频,得到分频信号,分频信号与数字化的参考信号一起输入到数字鉴相器;数字鉴相器将参考信号与分频信号做相位差,并将相位差转化得到相差电压信号,将相差电压信号输入到环路滤波电路;环路滤波电路对相差电压信号进行二阶滤波,环路滤波参数由控制信号进行选择,得到滤波后的相差电压信号,将滤波后的相差电压信号输入至压控振荡器;压控振荡器将滤波后的相差电压信号改变频率,从而产生倍频信号,倍频率比值与分频率比值相同,保证倍频信号与参考信号的频率比值固定,从而使倍频信号的相位锁定在参考信号的相位上,输入至第二数字整形电路;第二数字整形电路将与参考信号相位锁定的倍频信号进行数字整形后,将其中一路作为锁相环关键子模块的输出信号,输出至移相子模块;另一路数字整形后的与参考信号相位锁定的倍频信号输入至可选N分频电路,根据控制信号对应的分频率比值,输出分频信号到数字鉴相器,最终实现宽带范围内倍频信号与参考信号相位锁定。
2.如权利要求1所述的宽带自动变频数字锁相放大器,其特征在于,M+1个分频率比值分别为N1~NM+1,N1~NM+1为≥360的180倍数;根据压控振荡器的输出频率的最大值VH和最小值VL,确定M个频率分割点f1~fM,fi为位于VL/Ni~VH/Ni+1之间的一个值,1≤i≤M,M个频率分割点划分出M+1个频率档位,选择M+1个分频率比值N1~NM+1,使得由分频率比值N1~NM+1确定的M个频率分割点f1~fM划分的M+1个频率档位,相邻的频率档位之间具有公共频率范围,即相邻的频率档位具有频段重叠;每一个频率档位对应唯一一个分频率比,频率档位的中心频率即频率档位的中心值与分频率比值的乘积为一个定值,分频率越高的档位,对应的频率档位的中心频率越低。
3.如权利要求1所述的宽带自动变频数字锁相放大器,其特征在于,环路滤波电路根据控制信号相对应的参考信号所在的频率档位,选择相应的环路滤波电路参数,使得3db带宽满足设计要求,即要求3db带宽位于频率档位的中心值的5~10%内。
4.如权利要求1所述的宽带自动变频数字锁相放大器,其特征在于,所述可选N分频电路和数字鉴相器采用数字芯片。
5.如权利要求1所述的宽带自动变频数字锁相放大器,其特征在于,所述测频子模块采用现场可编程门阵列芯片或复杂可编程逻辑器件。
6.一种如权利要求1所述的宽带自动变频数字锁相放大器的实现方法,其特征在于,所述实现方法包括以下步骤:
1)参考信号分成两路,一路参考信号输入至测频子模块,根据已设定的M+1个分频率比值,设定M+1个频率档位,相应有M个频率分割点,预先存储在测频子模块中存储有预先设定的M个频率分割点,M为≥2的自然数,测频子模块测定参考信号的频率,与预先设定的M个频率分割点进行比较,将参考信号划分到相应的频率档位,每一个频率档位对应唯一一个分频率比值,并根据所在的频率档位产生一个相应的数字信号作为控制信号,将控制信号输入到锁相环关键子模块;
2)另一路参考信号输入至锁相环关键子模块,锁相环关键子模块根据控制信号和参考信号产生倍频信号,并使倍频信号的相位锁定在参考信号的相位上,保证后续移相中移动的相位相对参考信号稳定,与参考信号相位锁定的倍频信号输入到移相子模块:
i.输入至锁相环关键子模块的参考信号输入至第一数字整形电路,第一数字整形电路将正弦的参考信号整形为与数字鉴相器格式相同的数字化的参考信号;
ii.来自测频子模块的控制信号输入至可选N分频电路,可选N分频电路根据控制信号对应的分频率比值,把来自第二数字整形电路的倍频信号进行分频,得到分频信号,分频信号与数字化的参考信号一起输入到数字鉴相器;
iii.数字鉴相器将参考信号与分频信号做相位差,并将相位差转化得到相差电压信号,将相差电压信号输入到环路滤波电路;
iv.环路滤波电路对相差电压信号进行二阶滤波,得到滤波后的相差电压信号,将滤波后的相差电压信号输入至压控振荡器;
v.环路滤波电路对相差电压信号进行二阶滤波,环路滤波参数由控制信号进行选择,得到滤波后的相差电压信号,将滤波后的相差电压信号输入至压控振荡器;
vi.压控振荡器将滤波后的相差电压信号改变频率,从而产生倍频信号,倍频率比值与分频率比值相同,保证倍频信号与参考信号的频率比值固定,从而使倍频信号的相位锁定在参考信号的相位上,输入至第二数字整形电路;
vii.第二数字整形电路将与参考信号相位锁定的倍频信号进行数字整形后,将其中一路作为锁相环关键子模块的输出信号,输出至移相子模块;另一路数字整形后的与参考信号相位锁定的倍频信号输入至可选N分频电路,根据控制信号对应的分频率比值,输出分频信号到数字鉴相器,最终实现宽带范围内倍频信号与参考信号相位锁定;
3)移相子模块根据预先设定好的移相值使倍频信号在设定的相位上进行跳变,输出稳定的移相信号,输出的相移信号的相移值不随环境温度的改变以及参考信号的中心频率的漂移而发生改变;
4)待测信号先通过预放大子模块根据预先设定的放大倍数进行放大;
5)放大后的待测信号通过带通滤波子模块对干扰噪声进行抑制,获得宽带范围内的可测信号;
6)宽带范围内的可测信号和移相信号输入到鉴相子模块,鉴相子模块对两者进行乘法鉴相,输出含有高频不必要信号的鉴相信号;
7)含有高频不必要信号的鉴相信号通过低通滤波子模块对高频成分进行滤除,得到最终鉴相误差信号,即待测信号在参考信号频点处的强度放大值。
7.如权利要求6所述的实现方法,其特征在于,在步骤1)中,M+1个分频率比值分别为N1~NM+1,N1~NM+1为≥360的180倍数;根据压控振荡器的输出频率的最大值VH和最小值VL,确定M个频率分割点f1~fM,fi为位于VL/Ni~VH/Ni+1之间的一个值,1≤i≤M,M个频率分割点划分出M+1个频率档位,选择M+1个分频率比值N1~NM+1,使得由分频率比值N1~NM+1确定的M个频率分割点f1~fM划分的M+1个频率档位,相邻的频率档位之间具有公共频率范围,即相邻的频率档位具有频段重叠;每一个频率档位对应唯一一个分频率比,频率档位的中心频率即频率档位的中心值与分频率比值的乘积为一个定值,分频率越高的档位,对应的频率档位的中心频率越低。
8.如权利要求6所述的实现方法,其特征在于,在步骤2)的步骤v中,环路滤波电路有一个3db带宽即截止频率,根据控制信号相对应的参考信号所在的频率档位,选择相应的环路滤波电路参数,使得3db带宽满足设计要求,即要求3db带宽位于频率档位的中心值的5~10%内。
CN202110142813.4A 2021-01-29 2021-02-02 一种宽带自动变频数字锁相放大器及其实现方法 Active CN112929025B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110126860X 2021-01-29
CN202110126860 2021-01-29

Publications (2)

Publication Number Publication Date
CN112929025A CN112929025A (zh) 2021-06-08
CN112929025B true CN112929025B (zh) 2023-09-22

Family

ID=76169562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110142813.4A Active CN112929025B (zh) 2021-01-29 2021-02-02 一种宽带自动变频数字锁相放大器及其实现方法

Country Status (1)

Country Link
CN (1) CN112929025B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045036A (zh) * 2011-01-27 2011-05-04 中山大学 一种数字锁相放大器
CN103795410A (zh) * 2014-01-24 2014-05-14 南京熊猫电子股份有限公司 一种基于双锁相环的宽带捷变频频率源
CN108418579A (zh) * 2018-04-08 2018-08-17 中船重工(武汉)凌久电气有限公司 一种输出正弦波锁相移相装置及正弦锁相移相算法
CN110417406A (zh) * 2019-06-25 2019-11-05 成都九洲迪飞科技有限责任公司 采用集成多段式宽带vco实现宽带频率源的数字锁相环

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4629310B2 (ja) * 2003-01-29 2011-02-09 ルネサスエレクトロニクス株式会社 位相同期回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045036A (zh) * 2011-01-27 2011-05-04 中山大学 一种数字锁相放大器
CN103795410A (zh) * 2014-01-24 2014-05-14 南京熊猫电子股份有限公司 一种基于双锁相环的宽带捷变频频率源
CN108418579A (zh) * 2018-04-08 2018-08-17 中船重工(武汉)凌久电气有限公司 一种输出正弦波锁相移相装置及正弦锁相移相算法
CN110417406A (zh) * 2019-06-25 2019-11-05 成都九洲迪飞科技有限责任公司 采用集成多段式宽带vco实现宽带频率源的数字锁相环

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
宽频锁相的一种实现方法;杨博;徐罗那;杜海江;;电测与仪表(第08期);67-69 *

Also Published As

Publication number Publication date
CN112929025A (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
CN105306053A (zh) 一种基于数字锁相环的相位噪声测量装置及方法
KR100884170B1 (ko) 위상동기루프용 디지털 위상 검출기
TWI463804B (zh) 時脈資料回復電路
CN103457616B (zh) 一种直接变频发射机的正交失配校准方法和装置
CN109818613B (zh) 基于数控延时占空比校准的参考时钟倍频器电路及方法
US20090163166A1 (en) Phase lock loop with phase interpolation by reference clock and method for the same
JP4638806B2 (ja) 位相同期ループ回路、オフセットpll送信機、通信用高周波集積回路及び無線通信システム
RU2018101470A (ru) Синтезатор частот со сверхнизким фазовым шумом
US20180302096A1 (en) Track-and-hold charge pump and pll
CN101218745A (zh) 频率合成器的自适应性频率校正器
US7688059B2 (en) Filter characteristic adjusting apparatus and filter characteristic adjusting method
US9240879B2 (en) Signal generator, electronic system comprising the signal generator and method of generating signals
CN107911114B (zh) 一种恒定环路带宽的宽带锁相环
CN102045079A (zh) 适应性接收器
CN101567689B (zh) 一种基于等效鉴相频率的锁相环
CN112929025B (zh) 一种宽带自动变频数字锁相放大器及其实现方法
CN112838862B (zh) 一种基于全数字锁相环的宽带射频信号频率检测与跟踪装置
CN106199184B (zh) 一种具有快速锁相功能的频谱分析仪
CN111147073B (zh) 一种微波频率锁定装置
US7733985B2 (en) Phase-locked loop circuit with a mixed mode loop filter
US4426627A (en) Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator
CN110739966B (zh) 一种宽带低杂散锁相环电路
CN115220512A (zh) 驱动可调谐激光器的自动锁相恒流源电路及方法
Hu et al. General-purpose high-speed integrated lock-in amplifier with 30 dB dynamic reserve at 20 MHz
US9425808B1 (en) Frequency detector

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant