CN112928065B - 一种深孔形成方法以及三维存储器的形成方法 - Google Patents

一种深孔形成方法以及三维存储器的形成方法 Download PDF

Info

Publication number
CN112928065B
CN112928065B CN202110314877.8A CN202110314877A CN112928065B CN 112928065 B CN112928065 B CN 112928065B CN 202110314877 A CN202110314877 A CN 202110314877A CN 112928065 B CN112928065 B CN 112928065B
Authority
CN
China
Prior art keywords
layer
substrate
refractive index
layers
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110314877.8A
Other languages
English (en)
Other versions
CN112928065A (zh
Inventor
杨事成
张莉
阙凤森
贺晓平
施生巍
李康
钟磊
陈冠桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110314877.8A priority Critical patent/CN112928065B/zh
Publication of CN112928065A publication Critical patent/CN112928065A/zh
Application granted granted Critical
Publication of CN112928065B publication Critical patent/CN112928065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明公开了一种深孔形成方法及三维存储器的形成方法，其中，深孔形成方法形成的堆叠层包括若干层交替排布的第一材料层和第二材料层，在交替排布的第一材料层和第二材料层中，至少有其中两层第一材料层的折射率不同，且折射率不同的第一材料层中，靠近基底的第一材料层的折射率小于远离基底的第一材料层的折射率，这使得在对堆叠成进行刻蚀以形成深孔的过程中，折射率较小的第一材料层的刻蚀速率高于折射率较大的第一材料层的刻蚀速率，弥补刻蚀过程中靠近衬底的刻蚀气体量较小的实际情况，使得刻蚀后靠近衬底的第一材料层的深孔宽度与远离衬底的第一材料层的深孔宽度趋于一致，进而优化堆栈结构深孔刻蚀后的深孔尺寸。

Description

一种深孔形成方法以及三维存储器的形成方法
技术领域
本发明涉及半导体工艺技术领域，更具体地说，涉及一种深孔形成方法以及三维存储器的形成方法。
背景技术
在三维NAND(与非)存储器的制备过程中，需要生长多层氮化物和氧化物交替堆叠设置的堆叠结构，且需要在堆叠结构基于刻蚀工艺形成深孔，以为后续形成硅立柱等结构奠定基础。
在实际制备过程中发现，现有的深孔形成过程中通常会出现如图1所示的深孔H直径不一致的问题，对后续的三维NAND存储器的制备产生不良影响。
发明内容
有鉴于此，为解决上述问题，本发明提供一种深孔形成方法以及三维存储器的形成方法，技术方案如下：
一种深孔形成方法，包括：
形成基底；
形成位于所述基底上的堆叠层，所述堆叠层包括若干层交替排布的第一材料层和第二材料层，至少有其中两层所述第一材料层的折射率不同，且所述其中两层所述第一材料层中，靠近所述基底的所述第一材料层的折射率小于远离所述基底的所述第一材料层的折射率；
对所述堆叠层进行刻蚀以形成深孔，所述刻蚀中折射率较小的第一材料层的刻蚀速率高于折射率较大的第一材料层的刻蚀速率。可选的，在上述堆栈结构中，在所述第一方向上，形成所述SiN层的硅烷流量逐渐增大。
可选的，所述堆叠层包含第一子堆叠层和第二子堆叠层，所述第一子堆叠层位于所述基底与第二子堆叠层之间；
所述第一子堆叠层中的所有第一材料层的折射率相同，所述第二子堆叠层中的所有第一材料层的折射率相同，所述第一子堆叠层中的第一材料层折射率小于所述第二子堆叠层中的第一材料层折射率。
可选的，任意相邻的两个所述第一材料层中，靠近所述基底的所述第一材料层的折射率小于远离所述基底的所述第一材料层的折射率。
可选的，任意相邻的两个所述第一材料层的折射率差值均为预设步长。
可选的，所述第一材料层的折射率与所述第一材料层与所述基底之间的距离满足预设函数关系；
所述预设函数关系包括递增函数。
可选的，所述第一材料层为氮化硅层。
可选的，所述形成位于所述基底上的堆叠层，包括：
采用不同的硅烷流量以形成折射率不同的第一材料层；
其中，所述硅烷流量和所述折射率成正比。
可选的，所述形成位于所述基底上的堆叠层，包括：
采用不同的氨气流量以形成折射率不同的第一材料层；
其中，所述氨气流量和所述折射率成反比。
可选的，所述形成位于所述基底上的堆叠层，包括：
采用不同的加工温度以形成折射率不同的第一材料层；
其中，所述加工温度和所述折射率成正比。
可选的，所述形成位于所述基底上的堆叠层，包括：
采用不同的沉积速率以形成折射率不同的第一材料层；
其中，所述沉积速率和所述折射率成反比。
可选的，所述第二材料层的材料为氧化硅层。
一种三维存储器的形成方法，所述形成方法包括：上述任一项所述的深孔形成方法。
可选的，在上述制作方法中，所述深孔为沟道孔。
相较于现有技术，本发明实现的有益效果为：
本申请实施例提供了一种深孔形成方法及三维存储器的形成方法，其中，所述深孔形成方法形成的堆叠层包括若干层交替排布的第一材料层和第二材料层，在交替排布的第一材料层和第二材料层中，至少有其中两层所述第一材料层的折射率不同，且折射率不同的第一材料层中，靠近所述基底的所述第一材料层的折射率小于远离所述基底的所述第一材料层的折射率，这使得在对所述堆叠成进行刻蚀以形成深孔的过程中，折射率较小的第一材料层的刻蚀速率高于折射率较大的第一材料层的刻蚀速率，弥补刻蚀过程中靠近衬底的刻蚀气体量较小的实际情况，使得刻蚀后靠近衬底的第一材料层的深孔宽度与远离衬底的第一材料层的深孔宽度趋于一致，进而优化堆栈结构深孔刻蚀后的深孔尺寸。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中形成的深孔示意图；
图2为本申请的一个实施例提供的一种深孔形成方法的流程示意图；
图3-图5为本申请的一个实施例提供的一种深孔形成方法的过程示意图；
图6为本申请的一个实施例提供的一种堆叠层的剖面结构示意图；
图7为本申请的另一个实施例提供的一种堆叠层的剖面结构示意图；
图8为本申请的又一个实施例提供的一种堆叠层的剖面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术中所述，现有的深孔形成过程中通常会出现如图1所示的深孔H直径不一致的问题，发明人经过具体的研究发现，深孔H直径不一致的问题通常表现上大下小(即深孔H越靠近衬底的部分的直径越小，而越远离衬底的部分的直径越大)，通过深入的研究得知，造成这一问题的主要原因是在刻蚀深孔的过程中，越靠近衬底则刻蚀气体量越少，这是导致靠近衬底的堆叠层被刻蚀掉的直径越小的直接原因。
为了解决这一问题，本申请实施例提供了一种深孔形成方法，所述深孔形成方法形成的堆叠层包括若干层交替排布的第一材料层和第二材料层，在交替排布的第一材料层和第二材料层中，至少有其中两层所述第一材料层的折射率不同，且所述其中两层所述第一材料层中，靠近所述基底的所述第一材料层的折射率小于远离所述基底的所述第一材料层的折射率，这使得在对所述堆叠成进行刻蚀以形成深孔的过程中，折射率较小的第一材料层的刻蚀速率高于折射率较大的第一材料层的刻蚀速率，弥补刻蚀过程中靠近衬底的刻蚀气体量较小的实际情况，使得刻蚀后靠近衬底的第一材料层的深孔宽度与远离衬底的第一材料层的深孔宽度趋于一致，进而优化堆栈结构深孔刻蚀后的深孔尺寸。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本申请实施例提供了一种深孔形成方法，如图2所示，包括：
S101：形成基底。
参考图3，图3示出了基底10的剖面结构示意图。
S102：形成位于所述基底10上的堆叠层20，所述堆叠层20包括若干层交替排布的第一材料层21和第二材料层22，至少有其中两层所述第一材料层21的折射率不同，且所述其中两层所述第一材料层21中，靠近所述基底10的所述第一材料层21的折射率小于远离所述基底10的所述第一材料层21的折射率，
参考图4，图4示出了步骤S102后的基底10及其表面结构示意图。
在本实施例中，所述若干层是指大于或等于两层，通常情况下，所述堆叠层20中的第一材料层21和所述第二材料层22的数量均大于或等于两层。
在三维存储器等具体器件的制备过程中，所述堆叠层20通常为氮化物层和氧化物层交替层叠设置的堆叠层20，即N-O堆叠层20。即可选的，所述第一材料层21可以为氮化物层，具体可以为氮化硅层等，所述第二材料层22为氧化物层，例如可以为氧化硅层等。当然地，当制备其他类型的器件时，所述堆叠层20还可以为其他半导体层的堆叠结构，本申请对此并不做限定。
发明人通过进一步的研究发现，现有技术中造成如图1所示的倒梯形深孔的问题主要在于氮化物层的刻蚀速率受到刻蚀气体量的较大影响，即靠近衬底的刻蚀气体量较小的现象主要导致了氮化物层的刻蚀开孔较小，从而导致整个深孔在靠近衬底一侧的直径较小的问题。因此在本实施例中，将所述堆叠层20中的至少两层所述第一材料层21的折射率设置为不同，且在折射率不同的第一材料层21中，靠近所述基底10的所述第一材料层21的折射率小于远离所述基底10的所述第一材料层21的折射率，以使在刻蚀过程中，在相同的刻蚀气体量的情况下，折射率较小的第一材料层21的刻蚀速率可以大于折射率较大的第一材料层21的刻蚀速率，弥补靠近衬底一侧的刻蚀气体量较小的实际情况，使得靠近衬底一侧的第一材料层21的刻蚀开口直径与远离衬底一侧的第一材料层21的刻蚀开口直径趋于一致，进而使得整个深孔的直径趋于一致，解决现有技术中深孔刻蚀后形成的深孔直径不一致的问题。
S103：对所述堆叠层20进行刻蚀以形成深孔，所述刻蚀中折射率较小的第一材料层21的刻蚀速率高于折射率较大的第一材料层21的刻蚀速率。
参考图5，图5示出了步骤S103后获得的衬底及其表面结构的剖面结构示意图。
如前文所述，由于在所述堆叠层20包括的第一材料层21和第二材料层22中，使得至少有其中两层所述第一材料层21的折射率不同，且在折射率不同的至少两层第一材料层21中，靠近所述基底10的所述第一材料层21的折射率小于远离所述基底10的所述第一次材料层的折射率，使得刻蚀形成深孔的过程中，折射率较小的第一材料层21的刻蚀速率高于折射率较大的第一材料层21的刻蚀速率，以弥补靠近衬底一侧的刻蚀气体量较小的问题，形成上下直径趋于一致的深孔。
关于所述堆叠层20中第一材料层21的折射率的具体设置情况，参考图6、图7和图8。
在图6和图7中，所述堆叠层20包含第一子堆叠层211和第二子堆叠层212，所述第一子堆叠层211位于所述基底10与第二子堆叠层212之间。
所述第一子堆叠层211中的所有第一材料层21的折射率相同，所述第二子堆叠层212中的所有第一材料层21的折射率相同，所述第一子堆叠层211中的第一材料层21折射率小于所述第二子堆叠层212中的第一材料层21折射率。
在本实施例中，将靠近所述衬底的所述第一子堆叠层211中的所有第一材料层21的折射率设置为相同，且将所述第一子堆叠层211中的所有第一材料层21的折射率设置为小于所述第二子堆叠层212中的第一材料层21的折射率，这样既可以弥补刻蚀过程中第一子堆叠层211所在位置的刻蚀气体量较小的，又无需在第一子堆叠层211中形成不同折射率的第一材料层21，可以简化第一材料层21的形成工艺。
对于所述第二子堆叠层212，所述第二子堆叠层212中的第一材料层21的折射率可以均相同(如图6所示)，也可以各不相同(如图7所示)，例如可以自第一子堆叠层211背离基底10一侧的表面起，所述第一材料层21的折射率逐渐递增。在图6所示的堆叠层20中，由于无需制备折射率各不相同的第一材料层21，有利于简化第二子堆叠层212的制备工艺，而在图7所示的堆叠层20结构中，由于第一材料层21自下而上渐变，因此可以更加准确的与第一材料层21所在位置处的刻蚀气体量，使得刻蚀获得的深孔的上下直径更加地趋于一致。
在图8中，任意相邻的两个所述第一材料层21中，靠近所述基底10的所述第一材料层21的折射率小于远离所述基底10的所述第一材料层21的折射率。
即在图8所示的实施例中，所述第一材料层21自所述基底10表面起，折射率依次递增，使得各层的第一材料层21的折射率均与所在位置处的刻蚀气体量相匹配，具体地，第一材料层21的折射率与所在位置处的刻蚀气体量成正比，第一材料层21距离衬底的距离越大，所在位置处的刻蚀气体量越大，其折射率越大，使得刻蚀获得的深孔的上下直径更加地趋于一致。
可选的，当任意相邻的两个所述第一材料层21中，靠近所述基底10的所述第一材料层21的折射率小于远离所述基底10的所述第一材料层21的折射率时，这两个所述第一材料层21之间的折射率差值均为预设步长，即任意相邻的两个所述第一材料层21的折射率差值均为所述预设步长，所述预设步长的取值可以根据实际情况确定，即在本实施例中，所述第一材料层21自所述基底10表面起，折射率按照固定的所述预设步长递增，一方面使得各层的第一材料层21的折射率均与所在位置处的刻蚀气体量相匹配，优化深孔的上下直径的一致性，另一方面在制备所述第一材料层21时，依次控制第一材料层21的折射率增加固定的预设步长即可，有利于降低堆叠层20的制备难度。
可选的，当任意相邻的两个所述第一材料层21中，靠近所述基底10的所述第一材料层21的折射率小于远离所述基底10的所述第一材料层21的折射率时，所述第一材料层21的折射率与所述第一材料层21与所述基底10之间的距离满足预设函数关系，所述预设函数关系包括线性函数关系、指数函数关系和多项式函数中的任意一项，只要保证所述预设函数关系为递增函数即可。在本实施例中，所述第一材料层的折射率调控更加灵活，可以满足各种不同应用场景下的折射率调控要求。
当所述第一材料层21为氮化硅层时，所述第二材料层22可选为氧化物层，具体可选为氧化硅层，对于所述堆叠层20的具体制备工艺，可参考如下几种可行方法。
方法1：
所述形成位于所述基底10上的堆叠层20，包括：
S1021：采用不同的硅烷流量以形成折射率不同的第一材料层21；
其中，所述硅烷流量和所述折射率成正比。
在本实施例中，可通过调整在形成第一材料层21时通入的硅烷流量实现对不同折射率的第一材料层21的制备，具体地，当所需制备的第一材料层21的折射率较大时，则通入较大流量的硅烷，而当所需制备的第一材料层21的折射率较小时，则通入较小流量的硅烷。
方法2：
所述形成位于所述基底10上的堆叠层20，包括：
S1022：采用不同的氨气流量以形成折射率不同的第一材料层21；
其中，所述氨气流量和所述折射率成反比。
类似的，在本实施例中，可通过调整在形成第一材料层21时通入的氨气流量实现对不同折射率的第一材料层21的制备，具体地，当所需制备的第一材料层21的折射率较大时，则通入较小流量的氨气，而当所需制备的第一材料层21的折射率较小时，则通入较大流量的氨气。
方法3：
所述形成位于所述基底10上的堆叠层20，包括：
S1023：采用不同的加工温度以形成折射率不同的第一材料层21；
其中，所述加工温度和所述折射率成正比。
类似的，在本实施例中，可通过调整在形成第一材料层21时的加工温度实现对不同折射率的第一材料层21的制备，具体地，当所需制备的第一材料层21的折射率较大时，则控制加工温度较高，而当所需制备的第一材料层21的折射率较小时，则控制加工温度较低。
方法4：
所述形成位于所述基底10上的堆叠层20，包括：
S1024：采用不同的沉积速率以形成折射率不同的第一材料层21；
其中，所述沉积速率和所述折射率成反比。
类似的，在本实施例中，可通过调整在形成第一材料层21时沉积所述第一材料层21的沉积速率实现对不同折射率的第一材料层21的制备。具体地，当所需制备的第一材料层21的折射率较大时，则控制沉积所述第一材料层21的沉积速率较小，而当所需制备的第一材料层21的折射率较小时，则控制沉积所述第一材料层21的沉积速率较大。
在本申请的一些实施例中，可以单独采用步骤S1021-S1024中的一种方法来控制/调整形成的第一材料层21的折射率，即单独采用控制硅烷流量、氨气流量、加工温度和沉积速率中的一种来控制/调整形成的第一材料层21的折射率。
但在本申请的另一些实施例中，可以综合采用步骤S1021-S1024中的至少两种方法来控制/调整形成的第一材料层21的折射率，即综合采用控制硅烷流量、氨气流量、加工温度和沉积速率中的至少两种来控制/调整形成的以材料层的折射率，本申请对此并不做限定，具体视实际情况而定。
相应的，本申请实施例还提供了一种三维存储器的形成方法，包括如上述任一实施例所述的深孔形成方法。
可选的，所述深孔为沟道孔。
综上所述，本申请实施例提供了一种深孔形成方法及三维存储器的形成方法，其中，所述深孔形成方法形成的堆叠层20包括若干层交替排布的第一材料层21和第二材料层22，在交替排布的第一材料层21和第二材料层22中，至少有其中两层所述第一材料层21的折射率不同，且所述其中两层所述第一材料层21中，靠近所述基底10的所述第一材料层21的折射率小于远离所述基底10的所述第一材料层21的折射率，这使得在对所述堆叠成进行刻蚀以形成深孔的过程中，折射率较小的第一材料层21的刻蚀速率高于折射率较大的第一材料层21的刻蚀速率，弥补刻蚀过程中靠近衬底的刻蚀气体量较小的实际情况，使得刻蚀后靠近衬底的第一材料层21的深孔宽度与远离衬底的第一材料层21的深孔宽度趋于一致，进而优化堆栈结构深孔刻蚀后的深孔尺寸。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (13)

1.一种深孔形成方法，其特征在于，包括：
形成基底；
形成位于所述基底上的堆叠层，所述堆叠层包括若干层交替排布的第一材料层和第二材料层，至少有其中两层所述第一材料层的折射率不同，且所述其中两层所述第一材料层中，靠近所述基底的所述第一材料层的折射率小于远离所述基底的所述第一材料层的折射率；所述堆叠层包含第一子堆叠层和第二子堆叠层，所述第一子堆叠层位于所述基底与第二子堆叠层之间；所述第一子堆叠层中的所有第一材料层的折射率相同，所述第二子堆叠层中的所有第一材料层的折射率相同，所述第一子堆叠层中的第一材料层折射率小于所述第二子堆叠层中的第一材料层折射率；所述第一材料层自基底表面起，折射率依次递增，使得各层的第一材料层的折射率均与所在位置处的刻蚀气体量相匹配；
对所述堆叠层进行刻蚀以形成深孔，所述刻蚀中折射率较小的第一材料层的刻蚀速率高于折射率较大的第一材料层的刻蚀速率。
2.根据权利要求1所述的形成方法，其特征在于，所述堆叠层包含第一子堆叠层和第二子堆叠层，所述第一子堆叠层位于所述基底与第二子堆叠层之间；
所述第一子堆叠层中的所有第一材料层的折射率相同，所述第二子堆叠层中的所有第一材料层的折射率相同，所述第一子堆叠层中的第一材料层折射率小于所述第二子堆叠层中的第一材料层折射率。
3.根据权利要求1所述的形成方法，其特征在于，任意相邻的两个所述第一材料层中，靠近所述基底的所述第一材料层的折射率小于远离所述基底的所述第一材料层的折射率。
4.根据权利要求3所述的形成方法，其特征在于，任意相邻的两个所述第一材料层的折射率差值均为预设步长。
5.根据权利要求3所述的形成方法，其特征在于，所述第一材料层的折射率与所述第一材料层与所述基底之间的距离满足预设函数关系；
所述预设函数关系包括递增函数。
6.根据权利要求1所述的形成方法，其特征在于，所述第一材料层为氮化硅层。
7.根据权利要求6所述的形成方法，其特征在于，所述形成位于所述基底上的堆叠层，包括：
采用不同的硅烷流量以形成折射率不同的第一材料层；
其中，所述硅烷流量和所述折射率成正比。
8.根据权利要求6所述的形成方法，其特征在于，所述形成位于所述基底上的堆叠层，包括：
采用不同的氨气流量以形成折射率不同的第一材料层；
其中，所述氨气流量和所述折射率成反比。
9.根据权利要求6所述的形成方法，其特征在于，所述形成位于所述基底上的堆叠层，包括：
采用不同的加工温度以形成折射率不同的第一材料层；
其中，所述加工温度和所述折射率成正比。
10.根据权利要求6所述的形成方法，其特征在于，所述形成位于所述基底上的堆叠层，包括：
采用不同的沉积速率以形成折射率不同的第一材料层；
其中，所述沉积速率和所述折射率成反比。
11.根据权利要求6所述的形成方法，其特征在于，所述第二材料层的材料为氧化硅层。
12.一种三维存储器的形成方法，其特征在于，包括：权利要求1至11任一项所述的深孔形成方法。
13.根据权利要求12所述的形成方法，其特征在于，所述深孔为沟道孔。
CN202110314877.8A 2021-03-24 2021-03-24 一种深孔形成方法以及三维存储器的形成方法 Active CN112928065B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110314877.8A CN112928065B (zh) 2021-03-24 2021-03-24 一种深孔形成方法以及三维存储器的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110314877.8A CN112928065B (zh) 2021-03-24 2021-03-24 一种深孔形成方法以及三维存储器的形成方法

Publications (2)

Publication Number Publication Date
CN112928065A CN112928065A (zh) 2021-06-08
CN112928065B true CN112928065B (zh) 2023-06-02

Family

ID=76175801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110314877.8A Active CN112928065B (zh) 2021-03-24 2021-03-24 一种深孔形成方法以及三维存储器的形成方法

Country Status (1)

Country Link
CN (1) CN112928065B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10246772B2 (en) * 2015-04-01 2019-04-02 Applied Materials, Inc. Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices
CN106920798B (zh) * 2017-03-07 2018-06-26 长江存储科技有限责任公司 一种三维存储器堆栈结构及其堆叠方法及三维存储器
CN107275356B (zh) * 2017-06-27 2020-06-05 上海集成电路研发中心有限公司 一种传感器微透镜的制造方法
CN107514977B (zh) * 2017-08-31 2019-07-09 长江存储科技有限责任公司 一种监测存储介质厚度异常的方法及装置
CN111403403B (zh) * 2020-03-31 2023-05-26 长江存储科技有限责任公司 三维存储器及其制造方法

Also Published As

Publication number Publication date
CN112928065A (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
KR20190142383A (ko) 실리콘 웨이퍼의 제조 방법
CN107338424B (zh) 一种pecvd镀膜的气体控制方法以及设备
US11264398B2 (en) Semiconductor memory device and method for manufacturing the same
US20200258912A1 (en) Stacked type semiconductor memory device
CN112928065B (zh) 一种深孔形成方法以及三维存储器的形成方法
CN113948377A (zh) 一种半导体结构及一种硬掩膜层的制造方法
US20140057089A1 (en) Hardmask layer with alternating nanolayers
CN113517287B (zh) 一种半导体结构及其制备方法
CN113196483B (zh) 三维存储器件及其形成方法
KR102352511B1 (ko) 실리콘에피택셜 웨이퍼의 제조방법 및 반도체 디바이스의 제조방법
TWI815932B (zh) 3d nand結構中的矽氮化物蝕刻及氧化矽沉積控制
KR20130122542A (ko) 유전체 물질로 중심-충전된 상 변화 합금을 포함하는 상 변화 메모리 구조체
TWI628073B (zh) 超穎材料及使用原子層沉積形成超穎材料之方法
US20200027820A1 (en) Elbow contact for field-effect transistor and manufacture thereof
US8643143B2 (en) Semiconductor device and method of fabricating the same
TWI817531B (zh) 半導體元件及其製造方法
CN106024719B (zh) 一种金属钨的沉积方法
CN110783189A (zh) 芯片沟槽的制备方法与芯片的制备方法
US11069789B2 (en) Varied silicon richness silicon nitride formation
US20240112950A1 (en) Method of manufacturing semiconductor device
KR102656227B1 (ko) 반도체 소자 제조방법 및 그 방법에 의하여 제조된 반도체 소자
JP2009206516A (ja) シリコンウェハ中の制御されたエッジ厚さ
CN215628285U (zh) 气体注入管及膜层沉积装置
TWI520178B (zh) 晶圓及用此結構的晶圓鍍膜的方法
JP7321293B2 (ja) メモリデバイスおよびそれを形成するための方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant