CN106920798B - 一种三维存储器堆栈结构及其堆叠方法及三维存储器 - Google Patents

一种三维存储器堆栈结构及其堆叠方法及三维存储器 Download PDF

Info

Publication number
CN106920798B
CN106920798B CN201710132047.7A CN201710132047A CN106920798B CN 106920798 B CN106920798 B CN 106920798B CN 201710132047 A CN201710132047 A CN 201710132047A CN 106920798 B CN106920798 B CN 106920798B
Authority
CN
China
Prior art keywords
area
silicon nitride
nitride layer
values
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710132047.7A
Other languages
English (en)
Other versions
CN106920798A (zh
Inventor
洪培真
唐兆云
张高升
苏恒
何佳
隋翔宇
石晓静
骆中伟
华文宇
刘藩东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710132047.7A priority Critical patent/CN106920798B/zh
Publication of CN106920798A publication Critical patent/CN106920798A/zh
Application granted granted Critical
Publication of CN106920798B publication Critical patent/CN106920798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Abstract

本发明提供了一种三维存储器堆栈结构及其堆叠方法及三维存储器，该堆叠方法包括：提供基底；在基底表面形成第一堆叠层，第一堆叠层包括多个交错叠加的氧化硅层和氮化硅层，在预设方向上，多个交错叠加的氧化硅层和氮化硅层划分成第一区域、第二区域和第三区域，其中，第二区域中氮化硅层的RI值大于第一区域中氮化硅层的RI值和第三区域中氮化硅层的RI值，第一区域中氮化硅层的RI值小于第三区域中氮化硅层的RI值；对第一堆叠层进行刻蚀，形成贯穿所述第一堆叠层的第一通孔。其中，三维存储器堆栈结构通过堆叠方法制作，三维存储器包括三维存储器堆栈结构。该堆叠方法解决了沟道孔形状不均匀的问题，提高了三维存储器的特性。

Description

一种三维存储器堆栈结构及其堆叠方法及三维存储器
技术领域
本发明涉及半导体器件制作技术领域，更具体地说，涉及一种三维存储器堆栈结构及其堆叠方法及三维存储器。
背景技术
随着科学技术的不断发展，在半导体领域中，半导体器件已逐步从平面结构向三维结构过渡，尤其是目前在国际上三维存储器的技术研发已成为主流。目前三维存储器采用多层NO堆叠的方式以增加存储密度，其中，N表示氮化硅，O表示氧化硅。
在现有技术中，三维存储器每一层的氮化硅层的折光指数(简称：RI值)相同，当在离子刻蚀沟道孔的工艺过程中，如图1所示，由于通入的刻蚀气体方向不稳定，侧壁离子的轰击，导致在沟道孔局部会形成较大的突出结构，并且由于高纵横比，离子很难到达沟道孔底部，并且离子的轰击效果在沟道孔底部较弱，导致沟道孔底部的尺寸范围会逐渐减小，造成了沟道孔形状的不均匀，进而影响三维存储器的特性。
发明内容
为解决上述问题，本发明提供了一种三维存储器堆栈结构及其堆叠方法及三维存储器，所述堆叠方法解决了沟道孔形状不均匀的问题，提高了三维存储器的特性。
为实现上述目的，本发明提供如下技术方案：
一种三维存储器堆栈结构的堆叠方法，所述堆叠方法包括：
提供基底；
在所述基底表面形成第一堆叠层，所述第一堆叠层包括多个交错叠加的氧化硅层和氮化硅层，在预设方向上，所述多个交错叠加的氧化硅层和氮化硅层划分成第一区域、第二区域和第三区域，其中，所述第二区域中氮化硅层的RI值大于所述第一区域中氮化硅层的RI值和所述第三区域中氮化硅层的RI值，所述第一区域中氮化硅层的RI值小于所述第三区域中氮化硅层的RI值；
对所述第一堆叠层进行刻蚀，形成贯穿所述第一堆叠层的第一通孔。
优选的，在上述堆叠方法中，在沿所述第一区域至所述第二区域的方向上，所述第一区域中氮化硅层的RI值相同。
优选的，在上述堆叠方法中，在沿所述第一区域至所述第二区域的方向上，所述第二区域中氮化硅层的RI值相同。
优选的，在上述堆叠方法中，在沿所述第一区域至所述第二区域的方向上，所述第三区域中氮化硅层的RI值相同。
优选的，在上述堆叠方法中，在沿所述第一区域至所述第二区域的方向上，所述第一区域中氮化硅层的RI值逐渐增大。
优选的，在上述堆叠方法中，在沿所述第一区域至所述第二区域的方向上，所述第二区域中氮化硅层的RI值逐渐增大至预设RI值后再逐渐减小。
优选的，在上述堆叠方法中，在沿所述第一区域至所述第二区域的方向上，所述第三区域中氮化硅层的RI值逐渐增大。
优选的，在上述堆叠方法中，通过通入不同配比的SiH4和NH3，以获得不同RI值的氮化硅层。
本发明还提供了一种三维存储器堆栈结构，用上述任一项所述的堆叠方法制作。
本发明还提供了一种三维存储器，包括上述所述的三维存储器堆栈结构。
通过上述描述可知，本发明提供的一种三维存储器堆栈结构的堆叠方法，所述堆叠方法包括：提供基底；在所述基底表面形成第一堆叠层，所述第一堆叠层包括多个交错叠加的氧化硅层和氮化硅层，在预设方向上，所述多个交错叠加的氧化硅层和氮化硅层划分成第一区域、第二区域和第三区域，其中，所述第二区域中氮化硅层的RI值大于所述第一区域中氮化硅层的RI值和所述第三区域中氮化硅层的RI值，所述第一区域中氮化硅层的RI值小于所述第三区域中氮化硅层的RI值；对所述第一堆叠层进行刻蚀，形成贯穿所述第一堆叠层的第一通孔。
在刻蚀的过程中，由于通入的刻蚀气体方向不稳定，侧壁离子的轰击，导致在沟道孔局部会形成较大的突出结构，并且由于高纵横比，离子很难到达沟道孔底部，并且离子的轰击效果在沟道孔底部较弱，导致沟道孔底部的尺寸范围会逐渐减小，进而造成了沟道孔形状的不均匀。
由于氮化硅层的折光指数(简称RI值)会影响离子刻蚀的效率，且RI值低的氮化硅层的刻蚀效率大于RI值高的氮化硅层的刻蚀效率，因此在本发明中，通过将多个交错叠加的氧化硅层和氮化硅层划分成第一区域、第二区域和第三区域，其中，第二区域中氮化硅层的RI值大于第一区域中氮化硅层的RI值和第三区域中氮化硅层的RI值，第一区域中氮化硅层的RI值小于第三区域中氮化硅层的RI值。
也就是说，若通过现有技术手段，采用相同RI值进行氮化硅层的沉积后，第二区域中氮化硅层由于侧向离子的轰击，造成沟道孔形成较大的突出结构；第一区域中氮化硅层由于高纵横比，离子很难到达第一区域中的氮化硅层，并且离子的轰击效果较弱，造成沟道孔在第一区域的尺寸范围逐渐减小；第三区域中氮化硅层的刻蚀效果基本符合最终刻蚀效果，进而使最终刻蚀完成的沟道孔形状不均匀。
因此在本发明中通过在第二区域中沉积RI值较高的氮化硅层，在第一区域中沉积RI值较低的氮化硅层，在第三区域中沉积RI值常规的氮化硅层，使第二区域中氮化硅层的刻蚀速率降低，使第一区域中氮化硅层的刻蚀速率提高，进而使沟道孔的形状均匀，进而提高三维存储器的特性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术提供的一种三维存储器堆栈结构的结构示意图；
图2为本发明实施例提供的一种三维存储器堆栈结构的堆叠方法的流程示意图；
图3为本发明实施例提供的一种三维存储器堆栈结构的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
根据背景技术可知，在现有技术中，三维存储器每一层的氮化硅层的折光指数(简称：RI值)相同，当在离子刻蚀沟道孔的工艺过程中，如图1所示，由于通入的刻蚀气体方向不稳定，侧壁离子的轰击，导致在沟道孔局部会形成较大的突出结构，并且由于高纵横比，离子很难到达沟道孔底部，并且离子的轰击效果在沟道孔底部较弱，导致沟道孔底部的尺寸范围会逐渐减小，造成了沟道孔形状的不均匀，进而影响三维存储器的特性。
为了解决上述问题，下面结合说明书附图，对本发明提供的实施例进行具体阐述。
实施例一
参考图2，图2为本发明实施例提供的一种三维存储器堆栈结构的堆叠方法的流程示意图。参考图3，图3为本发明实施例提供的一种三维存储器堆栈结构的结构示意图。
S101：提供基底11；
具体的，在工艺过程中，如图3所示，所述基底11的表面用于沉积需要的膜层，且所述基底11包括但不限定于半导体衬底。
S102：在所述基底11表面形成第一堆叠层；
具体的，如图3所示，所述第一堆叠层包括多个交错叠加的氧化硅层12和氮化硅层13，在预设方向上，所述多个交错叠加的氧化硅层12和氮化硅层13划分为第一区域、第二区域和第三区域，其中，所述第二区域中氮化硅层13的RI值大于所述第一区域中氮化硅层13的RI值和所述第三区域中氮化硅层13的RI值，所述第一区域中氮化硅层13的RI值小于所述第三区域中氮化硅层13的RI值。
S103：对所述第一堆叠层进行刻蚀，形成贯穿所述第一堆叠层的第一通孔。
具体的，对所述第一堆叠层包括但不限定于采用CF4、CHxF4-x、O2、CO、N2、C12、NF3等气体组合的等离子体进行刻蚀，形成贯穿所述第一堆叠层的第一通孔，即沟道孔。
相比较现有技术而言，结合图1及图3可知，若采用相同RI值进行氮化硅层的沉积后，第二区域中氮化硅层由于侧向离子的轰击，进而造成沟道孔形成较大的突出结构；第一区域中氮化硅层由于高纵横比，离子很难到达第一区域中的氮化硅层，并且离子的轰击效果较弱，进而造成沟道孔在第一区域的尺寸范围逐渐减小；第三区域中氮化硅层的刻蚀效果基本符合最终刻蚀效果，使最终刻蚀完成的沟道孔形状不均匀。
因此在本发明实施例一中，通过在第二区域中沉积RI值较高的氮化硅层13，在第一区域中沉积RI值较低的氮化硅层13，在第三区域中沉积RI值常规的氮化硅层13，使第二区域中氮化硅层13的刻蚀速率降低，使第一区域中氮化硅层13的刻蚀速率提高，进而使沟道孔的形状均匀，进而提高三维存储器的特性。
实施例二
基于本发明实施例一，在本发明实施例二中提供了一种在第一区域、第二区域及第三区域中氮化硅层RI值取值方式的优选实施方式。
如图3所示，在沿所述第一区域至所述第二区域的方向上，所述第一区域中氮化硅层13的RI值相同。
也就是说，所述第一区域中包含的每一层氮化硅层13的RI值均相同。
在沿所述第一区域至所述第二区域的方向上，所述第二区域中氮化硅层13的RI值相同。
也就是说，所述第二区域中包含的每一层氮化硅层13的RI值均相同。
在沿所述第一区域至所述第二区域的方向上，所述第三区域中氮化硅层13的RI值相同。
也就是说，所述第三区域中包含的每一层氮化硅层13的RI值均相同。
具体的，所述氮化硅层13的RI值的取值范围为：1.6～2.5之间。
例如，所述氮化硅层13的RI值为1.9时，若采用现有技术手段，即所述第一堆叠层中氮化硅层13的RI值均为1.9，通过刻蚀工艺后，第三区域沟道孔的尺寸范围基本符合要求，假设为100nm，而第二区域沟道孔的尺寸范围会较大，假设为110nm，第一区域沟道孔的尺寸范围会较小，假设为80nm；因此使最终刻蚀完成的沟道孔形状不均匀。
若通过本发明提供的方法，使第三区域中氮化硅层13的RI值均为1.9，第二区域中氮化硅层13的RI值均为2.3，第一区域中氮化硅层13的RI值均为1.7，通过刻蚀工艺后，第三区域沟道孔的尺寸范围为100nm，第二区域沟道孔的尺寸范围为105nm，第三沟道孔的尺寸范围为95nm，符合工艺误差要求，使最终刻蚀完成的沟道孔形状均匀化。
实施例三
基于本发明实施例一，为了使沟道孔的形状更加均匀化，在本发明实施例三中提供了一种优选实施方式。
如图3所示，在沿所述第一区域至所述第二区域的方向上，所述第一区域中氮化硅层13的RI值逐渐增大。
具体的，结合图1及图3可知，在刻蚀工艺过程中，所述第一区域中沟道孔的尺寸范围是在逐渐变化，因此，如图3所示，在沿所述第一区域至所述第二区域的方向上，通过将所述第一区域中氮化硅层13的RI值逐渐增大，使刻蚀完成后的沟道孔的形状更加均匀。例如在第一区域中，第一层氮化硅层13的RI值为1.7、第二层氮化硅层13的RI值为1.71、第三层氮化硅层13的RI值为1.72直至所述第一区域中最后一层氮化硅层13。
需要说明的是，每一层氮化硅层RI值及增加值均不作限定，可根据实际工艺要求而定。
在沿所述第一区域至所述第二区域的方向上，所述第二区域中氮化硅层13的RI值逐渐增大至预设RI值后再逐渐减小。
具体的，结合图1及图3可知，在刻蚀工艺过程中，所述第二区域中沟道孔的尺寸范围形成了突兀形状，因此，如图3所示，在沿所述第一区域至所述第二区域的方向上，通过将所述第二区域中氮化硅层13的RI值逐渐增大至预设RI值后再逐渐减小，使刻蚀完成后的沟道孔的形状更加均匀。例如在第二区域中，第一层氮化硅层13的RI值为2.0，第二层氮化硅层13的RI值为2.01直至氮化硅层13的RI值为2.3之后，再逐渐减小。
需要说明的是，每一层氮化硅层RI值及增加值或减少值均不作限定，可根据实际工艺要求而定。
在沿所述第一区域至所述第二区域的方向上，所述第三区域中氮化硅层13的RI值逐渐增大。
具体的，结合图1及图3可知，在刻蚀工艺过程中，所述第三区域中沟道孔的尺寸范围基本符合要求，但是，由于存在高纵横比，因此所述第一区域中沟道孔的尺寸也在逐渐发生变化，因此，如图3所示，在沿所述第一区域至所述第二区域的方向上，通过将所述第三区域中氮化硅层13的RI值逐渐增大，使刻蚀完成后的沟道孔的形状更加均匀。例如在第三区域中，第一层氮化硅层13的RI值为1.9，第二层氮化硅层13的RI值为1.91直至所述第三区域中最后一层氮化硅层13。
需要说明的是，每一层氮化硅层RI值及增加值均不作限定，可根据实际工艺要求而定。
由此可知，通过本发明实施例三，使刻蚀完成后的沟道孔形状更加趋于均匀化，进而提高三维存储器的特性。
基于本发明上述实施例，可选的，在所述氮化硅层13的沉积过程中，通过通入不同配比的SiH4和NH3，以获得不同RI值的氮化硅层13。
需要说明的是，本发明还提供了一种三维存储器堆栈结构，所述三维存储器堆栈结构采用上述实施例提供的堆叠方法制作。
本发明还提供了一种三维存储器，所述三维存储器包括所述三维存储器堆栈结构。
通过上述描述可知，本发明实施例提供的一种三维存储器堆栈结构的堆叠方法，解决了现有技术中沟道孔形状不均匀的问题，提高了三维存储器的特性。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种三维存储器堆栈结构的堆叠方法，其特征在于，所述堆叠方法包括：
提供基底；
在所述基底表面形成第一堆叠层，所述第一堆叠层包括多个交错叠加的氧化硅层和氮化硅层，在预设方向上，所述多个交错叠加的氧化硅层和氮化硅层划分成第一区域、第二区域和第三区域，其中，所述第二区域中氮化硅层的RI值大于所述第一区域中氮化硅层的RI值和所述第三区域中氮化硅层的RI值，所述第一区域中氮化硅层的RI值小于所述第三区域中氮化硅层的RI值；
对所述第一堆叠层进行刻蚀，形成贯穿所述第一堆叠层的第一通孔。
2.根据权利要求1所述的堆叠方法，其特征在于，在沿所述第一区域至所述第二区域的方向上，所述第一区域中氮化硅层的RI值相同。
3.根据权利要求2所述的堆叠方法，其特征在于，在沿所述第一区域至所述第二区域的方向上，所述第二区域中氮化硅层的RI值相同。
4.根据权利要求3所述的堆叠方法，其特征在于，在沿所述第一区域至所述第二区域的方向上，所述第三区域中氮化硅层的RI值相同。
5.根据权利要求1所述的堆叠方法，其特征在于，在沿所述第一区域至所述第二区域的方向上，所述第一区域中氮化硅层的RI值逐渐增大。
6.根据权利要求5所述的堆叠方法，其特征在于，在沿所述第一区域至所述第二区域的方向上，所述第二区域中氮化硅层的RI值逐渐增大至预设RI值后再逐渐减小。
7.根据权利要求6所述的堆叠方法，其特征在于，在沿所述第一区域至所述第二区域的方向上，所述第三区域中氮化硅层的RI值逐渐增大。
8.根据权利要求1所述的堆叠方法，其特征在于，通过通入不同配比的SiH4和NH3，以获得不同RI值的氮化硅层。
CN201710132047.7A 2017-03-07 2017-03-07 一种三维存储器堆栈结构及其堆叠方法及三维存储器 Active CN106920798B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710132047.7A CN106920798B (zh) 2017-03-07 2017-03-07 一种三维存储器堆栈结构及其堆叠方法及三维存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710132047.7A CN106920798B (zh) 2017-03-07 2017-03-07 一种三维存储器堆栈结构及其堆叠方法及三维存储器

Publications (2)

Publication Number Publication Date
CN106920798A CN106920798A (zh) 2017-07-04
CN106920798B true CN106920798B (zh) 2018-06-26

Family

ID=59462118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710132047.7A Active CN106920798B (zh) 2017-03-07 2017-03-07 一种三维存储器堆栈结构及其堆叠方法及三维存储器

Country Status (1)

Country Link
CN (1) CN106920798B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11812611B2 (en) 2019-06-28 2023-11-07 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
US11839079B2 (en) 2019-06-28 2023-12-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994033B (zh) * 2017-11-16 2020-05-12 长江存储科技有限责任公司 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法
CN109742038B (zh) * 2019-01-07 2020-12-11 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN112289801B (zh) 2019-06-28 2024-02-23 长江存储科技有限责任公司 用于三维存储器的叠层结构、三维存储器及其制备方法
KR102611810B1 (ko) 2019-06-28 2023-12-07 양쯔 메모리 테크놀로지스 씨오., 엘티디. 반도체 디바이스 제조의 방법들
CN110428859B (zh) * 2019-08-08 2020-09-04 长江存储科技有限责任公司 非易失性存储器及其制造方法
CN112635475A (zh) * 2020-12-18 2021-04-09 长江存储科技有限责任公司 一种堆叠结构及其制备方法
CN112713152B (zh) * 2021-02-07 2023-07-11 长江存储科技有限责任公司 一种三维存储器的制作方法及三维存储器
CN112928065B (zh) * 2021-03-24 2023-06-02 长江存储科技有限责任公司 一种深孔形成方法以及三维存储器的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1962934A (zh) * 2005-11-12 2007-05-16 应用材料公司 制备氮化硅叠层的方法
CN103137625A (zh) * 2011-11-23 2013-06-05 中国科学院微电子研究所 三维层叠存储器及其制造方法
CN105161421A (zh) * 2015-07-24 2015-12-16 武汉新芯集成电路制造有限公司 一种半导体器件的制备方法
CN106057636A (zh) * 2015-04-01 2016-10-26 应用材料公司 在3d nand存储设备中用于提高竖直蚀刻性能的膜的等离子体增强化学气相沉积

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030124818A1 (en) * 2001-12-28 2003-07-03 Applied Materials, Inc. Method and apparatus for forming silicon containing films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1962934A (zh) * 2005-11-12 2007-05-16 应用材料公司 制备氮化硅叠层的方法
CN103137625A (zh) * 2011-11-23 2013-06-05 中国科学院微电子研究所 三维层叠存储器及其制造方法
CN106057636A (zh) * 2015-04-01 2016-10-26 应用材料公司 在3d nand存储设备中用于提高竖直蚀刻性能的膜的等离子体增强化学气相沉积
CN105161421A (zh) * 2015-07-24 2015-12-16 武汉新芯集成电路制造有限公司 一种半导体器件的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11812611B2 (en) 2019-06-28 2023-11-07 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
US11839079B2 (en) 2019-06-28 2023-12-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same

Also Published As

Publication number Publication date
CN106920798A (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
CN106920798B (zh) 一种三维存储器堆栈结构及其堆叠方法及三维存储器
CN102983052B (zh) 3d闪存结构的蚀刻工艺
TWI416609B (zh) 電漿處理系統之用於將遮罩底切及凹口減至最少的方法
CN106057636A (zh) 在3d nand存储设备中用于提高竖直蚀刻性能的膜的等离子体增强化学气相沉积
TW588415B (en) Method of manufacturing semiconductor device having minute gate electrodes
CN109906500A (zh) 选择性的SiN侧向内凹
US8980757B2 (en) Methods for single exposure—self-aligned double, triple, and quadruple patterning
JP2016197719A5 (zh)
CN108831887A (zh) 三维存储器的制备方法及半导体结构的制备方法
CN107039265A (zh) 硬掩膜的自限性平坦化
CN109791875B (zh) 复合膜制造方法
US20200388669A1 (en) Sinusoidal shaped capacitor architecture in oxide
WO2016074581A1 (zh) 高深宽比的浅沟槽隔离刻蚀方法
CN107863318A (zh) 基于间距倍增形成的集成电路图案及形成方法
CN102820227A (zh) 一种深沟槽超级pn结的形成方法
CN108597992A (zh) 具有精细图形的半导体结构的制备方法
CN103700698B (zh) 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板
TW202101577A (zh) 在自對準多重圖案化中間隔物輪廓之重塑方法
CN103413779B (zh) 硅通孔刻蚀方法
CN107779841A (zh) 一种SiO2薄膜的沉积方法以及基板
TWI564957B (zh) Glass substrate etching method
CN104851799B (zh) 一种变掺杂区的形成方法和装置
CN107591358B (zh) 一种互连结构及其制作方法和半导体器件的制作方法
Ho et al. Deterministic control of plasma-assembled self-organized Ge∕ Si quantum dot arrays
CN113611661B (zh) 半导体结构的制备方法及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant