CN112928022B - 高电子场效应晶体管及其制作方法 - Google Patents

高电子场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN112928022B
CN112928022B CN202110127910.6A CN202110127910A CN112928022B CN 112928022 B CN112928022 B CN 112928022B CN 202110127910 A CN202110127910 A CN 202110127910A CN 112928022 B CN112928022 B CN 112928022B
Authority
CN
China
Prior art keywords
layer
barrier layer
etching
window
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110127910.6A
Other languages
English (en)
Other versions
CN112928022A (zh
Inventor
李佳
魏珂
袁婷婷
张昇
杜泽浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110127910.6A priority Critical patent/CN112928022B/zh
Publication of CN112928022A publication Critical patent/CN112928022A/zh
Application granted granted Critical
Publication of CN112928022B publication Critical patent/CN112928022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种高电子场效应晶体管及其制作方法，所述制作方法包括：制备无凹栅槽的HEMT器件，包括：半导体衬底：位于所述半导体衬底表面的缓冲层；位于所述缓冲层背离所述半导体衬底一侧的势垒层；以及位于所述势垒层背离所述缓冲层一侧的钝化层；对所述钝化层进行刻蚀，形成露出所述势垒层的第一窗口；在所述第一窗口露出的所述势垒层表面形成氧化层；基于所述第一窗口刻蚀去除所述氧化层以及部分所述势垒层。应用本发明提供的技术方案，可以有效提高AlGaN/GaN HEMT凹栅槽刻蚀重复性以及平整度，降低刻蚀随机性，提高器件性能。

Description

高电子场效应晶体管及其制作方法
技术领域
本申请涉及半导体器件及其制作工艺技术领域，更具体的说，涉及一种高电子场效应晶体管(HEMT)及其制作方法。
背景技术
AlGaN/GaN高电子场效应晶体管(HEMT)凭借其宽禁带、高临界雪崩击穿电场强度、高电子饱和漂移速度、高热导率等特点，已经成为高温、高频、高功率密度和高效率等领域的研究热点，被认为是当前最理想的微波功率器件。
在AlGaN/GaN HEMT中，采用凹栅槽结构可以有效提高AlGaN/GaN HEMT的栅调控能力，对器件能否获得大电流输出能力、良好跨导特性以及肖特基特性起到决定性作用。但是栅槽刻蚀会造成AlGaN表面损伤，导致栅极漏电增大，降低器件击穿电压。同时还降低二维电子气的密度和迁移率，导致器件的性能降低。
发明内容
有鉴于此，本发明提供了一种高电子场效应晶体管及其制作方法，可以有效提高AlGaN/GaN HEMT凹栅槽刻蚀重复性以及平整度，降低刻蚀随机性，提高器件性能。
为了实现上述目的，本发明提供如下技术方案：
一种高电子场效应晶体管的制作方法，所述制作方法包括：
制备无凹栅槽的HEMT器件，包括：半导体衬底：位于所述半导体衬底表面的缓冲层；位于所述缓冲层背离所述半导体衬底一侧的势垒层；以及位于所述势垒层背离所述缓冲层一侧的钝化层；
对所述钝化层进行刻蚀，形成露出所述势垒层的第一窗口；
在所述第一窗口露出的所述势垒层表面形成氧化层；
基于所述第一窗口刻蚀去除所述氧化层以及部分所述势垒层。
优选的，在上述的制作方法中，对所述钝化层进行刻蚀的方法包括：
在所述钝化层背离所述势垒层的一侧表面形成电子束光刻胶层；
通过光刻工艺，在所述光刻胶层形成第二窗口；
基于所述第二窗口，对所述钝化层进行刻蚀，形成所述第一窗口。
优选的，在上述的制作方法中，所述势垒层包括：位于所述缓冲层背离所述半导体衬底一侧的AlGaN势垒层以及位于所述AlGaN势垒层背离所述缓冲层一侧表面的GaN帽层；
在所述第一窗口露出的所述势垒层表面形成氧化层的方法包括：
基于所述钝化层以及所述光刻胶层，在所述势垒层表面形成所述氧化层。
优选的，在上述的制作方法中，基于O2等离子体，在所述势垒层表面形成所述氧化层。
优选的，在上述的制作方法中，基于所述第一窗口刻蚀去除所述氧化层以及部分所述势垒层的方法包括：
基于所述钝化层以及所述光刻胶层，刻蚀去除所述氧化层以及部分所述势垒层。
优选的，在上述的制作方法中，采用Cl2和BCl3气体，刻蚀去除所述氧化层以及部分所述势垒层。
优选的，在上述的制作方法中，还包括：在刻蚀去除所述氧化层以及部分所述势垒层后，去除所述光刻胶层。
优选的，在上述的制作方法中，所述氧化层的厚度为2nm-5nm。
本发明还提供一种如上述任一项所述制作方法制备的高电子场效应晶体管，所述高电子场效应晶体管包括：
半导体衬底；
位于所述半导体衬底表面的缓冲层；
位于所述缓冲层背离所述半导体衬底一侧的势垒层；
位于所述势垒层背离所述缓冲层一侧的钝化层，所述钝化层具有露出所述势垒层的第一窗口；
其中，所述势垒层背离所述缓冲层的表面具有基于所述第一窗口形成的凹槽，所述凹槽深度均匀。
优选的，在上述的高电子场效应晶体管中，所述势垒层包括：
位于所述缓冲层背离所述半导体衬底一侧的AlGaN势垒层；
位于所述AlGaN势垒层背离所述缓冲层一侧表面的GaN帽层；
其中，所述凹槽的深度大于所述GaN帽层的厚度，且小于所述GaN帽层与所述AlGaN势垒层的厚度之和。
通过上述描述可知，本发明技术方案提供的高电子场效应晶体管及其制作方法中，通过制备无凹栅槽的HEMT器件，并对钝化层进行刻蚀，形成露出势垒层的第一窗口，在第一窗口露出的势垒层表面形成氧化层，基于第一窗口刻蚀去除氧化层以及部分势垒层。
相对于现有技术中，势垒层背离缓冲层的表面存在随机分布的自然氧化物颗粒，会导致对势垒层的刻蚀深度不均匀，影响器件的性能，而本申请在对势垒层刻蚀前，可以基于氧化工艺在露出的势垒层表面形成厚度均匀的氧化层，使得对势垒层的刻蚀深度均匀，提高器件性能。
并且利用本发明技术方案，能够有效解决势垒层表面因自然氧化物存在而导致的凹栅槽刻蚀的重复性问题，有效降低凹栅槽刻蚀表面粗糙度，降低栅极反向漏电流，减少刻蚀造成的AlGaN/GaN异质结损伤，另外刻蚀过程中由于固定膜厚氧化层的存在能够有效保护侧壁，减小横向刻蚀。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
图1-图9为本发明实施例提供的高电子场效应晶体管的制作方法流程图；
图10为未经本发明处理的凹栅槽刻蚀图；
图11为经过本发明处理的凹栅槽刻蚀图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图1-图9，图1-图9为本发明实施例提供的高电子场效应晶体管的制作方法流程图。
如图1-图9所示，所述制作方法包括：
步骤S11：如图1所示，制备无凹栅槽的HEMT器件。
所述无凹栅槽的HEMT器件包括：半导体衬底11，位于所述半导体衬底11表面的缓冲层12；位于所述缓冲层12背离所述半导体衬底11一侧的势垒层13；以及位于所述势垒层13背离所述缓冲层12一侧的钝化层14。
其中，所述半导体衬底11可以为SiC或是其他半导体材料衬底，如GaAs或是Si衬底等，所述缓冲层12可以为GaN，所述钝化层14可以为SiN。
本发明实施例中，所述势垒层13包括：位于所述缓冲层12背离所述半导体衬底11一侧的AlGaN势垒层15以及位于所述AlGaN势垒层15背离所述缓冲层12一侧表面的GaN帽层16。
需要说明的是，该无凹栅槽的HEMT器件还具有位于所述势垒层13背离所述缓冲层12表面的源极17和漏极18，所述源极17和漏极18设置于所述势垒层13的表面，与所述势垒层13连接，所述源极17和漏极18之间具有所述钝化层14。。
步骤S12：如图2-图4所示，对所述钝化层14进行刻蚀，形成露出所述势垒层13的第一窗口22；
本发明实施例中，对所述钝化层14进行刻蚀的方法包括：
首先，如图2所示，在所述钝化层14背离所述势垒层13的一侧表面形成电子束光刻胶层19；
然后，如图3所示，通过光刻工艺，在所述光刻胶层19形成第二窗口21；在光刻胶层19的保护下，可以采用光学曝光技术形成栅槽光刻胶层19图形，形成第二窗口21，并露出钝化层14的表面。
最后，如图4所示，基于所述第二窗口21，对所述钝化层14进行刻蚀，形成所述第一窗口22。可以采用干法刻蚀技术对所述钝化层14进行刻蚀，形成第一窗口22，并露出GaN帽层16的表面。
本发明实施例中，GaN帽层16的表面存在自然氧化物30，如图5所示，该自然氧化物30的生长具有随机性，难以生长为固定厚度的氧化层，在低功率氧化物刻蚀之下会造成GaN帽层16表面不平整，会导致对势垒层13的刻蚀深度不均匀，并出现刻蚀重复性问题，影响器件的性能。因此，本申请在对势垒层13刻蚀前，基于氧化工艺在露出的势垒层13表面形成厚度均匀的氧化层23，如下图6和图7所示，使得对势垒层13的刻蚀深度均匀，提高器件性能。
步骤S13：如图6所示，在所述第一窗口22露出的所述势垒层13表面形成氧化层23；
本发明实施例中，在所述第一窗口22露出的所述势垒层13表面形成氧化层23的方法包括：基于所述钝化层14以及所述光刻胶层19，在所述势垒层13表面形成所述氧化层23。其他方式中，也可以采用其他工艺形成氧化层23，如通过沉积工艺形成所述氧化层23。所述氧化层23可以为镓氧化物。
本发明实施例中，可以采用O2等离子体对势垒层13的表面进行氧化处理，生成表面平整的氧化层23，如图7所示。所述氧化层23的厚度可以为2nm-5nm。在该厚度范围内，可以有效的将所有自然氧化物30转换为厚度均匀的氧化层23的一部分，而且厚度较薄，还可以通过Cl2和BCl3气体能够有效完成刻蚀，避免刻蚀损伤，不仅有效提高重复性，还能减少横向刻蚀。
本发明方案中，均匀厚度的氧化层23能够提高凹栅槽刻蚀后的平整度，减小栅极漏电，提高器件击穿电压，并保护凹栅处钝化层14的侧壁，有效降低该工艺的横向刻蚀。
步骤S14：如图8-图9所示，基于所述第一窗口22刻蚀去除所述氧化层23以及部分所述势垒层13。
如图8所示，基于所述第一窗口22刻蚀去除所述氧化层23以及部分所述势垒层13的方法包括：可以基于所述钝化层14以及所述光刻胶层19，刻蚀去除所述氧化层23以及部分所述势垒层13。
本发明实施例中，可以采用Cl2和BCl3气体，刻蚀去除所述氧化层23以及部分所述势垒层13。
其中，可以先利用BCl3气体去除势垒层13表面的氧化层23，再采用Cl2和BCl3气体对GaN帽层16和AlGaN势垒层15进行刻蚀，去除GaN帽层16和部分AlGaN势垒层15，形成平整的凹栅槽结构，避免刻蚀损伤。其中，所述凹栅槽的深度大于所述GaN帽层16的厚度，且小于所述GaN帽层16与所述AlGaN势垒层15的厚度之和。
本发明实施例中，所述制作方法还包括：在刻蚀去除所述氧化层23以及部分所述势垒层13后，去除所述光刻胶层19，形成如图9所示。其他方式中，也可以先去除光刻胶层19后，再进行刻蚀，如去除光刻胶层19后，在惰性气体环境中通过激光刻蚀。
需要说明的是，所述刻蚀技术均可使用ICP(Inductively Coupled Plasma，感应耦合等离子体)、RIE(Reactive Ion Etching，反应离子刻蚀)和ECR(Electron CyclotronResonance，电子回旋共振)等刻蚀技术完成。
参考图10和图11所示，图10为未经本发明处理的凹栅槽刻蚀图，图11为经过本发明处理的凹栅槽刻蚀图。如图10所示中，凹栅槽内AlGaN势垒层表面非常不均匀，有明显的突起，对比图11经过本发明处理过的凹栅槽，可见，本发明处理后的势垒层变得非常平坦。
通过上述描述可知，本发明技术方案提供的高电子场效应晶体管的制作方法中，在对势垒层刻蚀前，可以基于氧化工艺在露出的势垒层表面形成厚度均匀的氧化层，使得对势垒层的刻蚀深度均匀，能够有效提高该工艺的重复性，降低刻蚀随机性，提高器件性能。并且利用本发明技术方案，能够有效解决势垒层表面因自然氧化物存在而导致的凹栅槽刻蚀的重复性问题，有效降低凹栅槽刻蚀表面粗糙度，降低栅极反向漏电流，减少刻蚀造成的AlGaN/GaN异质结损伤，另外刻蚀过程中由于膜厚均匀的氧化层的存在能够有效保护侧壁，减小横向刻蚀。
基于上述实施例，本发明另一实施例还提供一种如上述实施例所述制作方法制备的高电子场效应晶体管。基于上述实施例得到制作方法，能够形成厚度均匀的凹槽，提高器件性能。
如图9所示，所述高电子场效应晶体管包括：
半导体衬底11；
位于所述半导体衬底11表面的缓冲层12；
位于所述缓冲层12背离所述半导体衬底11一侧的势垒层13；
位于所述势垒层13背离所述缓冲层12一侧的钝化层14，所述钝化层14具有露出所述势垒层13的第一窗口22；
其中，所述势垒层13背离所述缓冲层12的表面具有基于所述第一窗口22形成的凹槽，所述凹槽深度均匀。
本发明实施例中，所述势垒层13包括：位于所述缓冲层12背离所述半导体衬底11一侧的AlGaN势垒层15；位于所述AlGaN势垒层15背离所述缓冲层12一侧表面的GaN帽层16；其中，所述凹槽的深度大于所述GaN帽层16的厚度，且小于所述GaN帽层16与所述AlGaN势垒层15的厚度之和。
通过上述描述可知，本发明技术方案提供的高电子场效应晶体管中，通过制备无凹栅槽的HEMT器件，并对钝化层进行刻蚀，形成露出势垒层的第一窗口，在第一窗口露出的势垒层表面形成氧化层，基于第一窗口刻蚀去除氧化层以及部分势垒层。其中，本申请在对势垒层刻蚀前，基于氧化工艺在露出的势垒层表面形成厚度均匀的氧化层，使得对势垒层的刻蚀深度均匀，可以有效提高该工艺的重复性，降低刻蚀随机性，提高器件性能。并且利用本发明技术方案，能够有效解决势垒层表面因自然氧化物存在而导致的凹栅槽刻蚀的重复性问题，有效降低凹栅槽刻蚀表面粗糙度，降低栅极反向漏电流，减少刻蚀造成的AlGaN/GaN异质结损伤，另外刻蚀过程中由于膜厚均匀的氧化层的存在能够有效保护侧壁，减小横向刻蚀。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的高电子场效应晶体管而言，由于其与实施例公开的高电子场效应晶体管的制作方法相对应，所以描述的比较简单，相关之处参见高电子场效应晶体管的制作方法部分说明即可。
需要说明的是，在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种高电子场效应晶体管的制作方法，其特征在于，所述制作方法包括：
制备无凹栅槽的HEMT器件，包括：半导体衬底：位于所述半导体衬底表面的缓冲层；位于所述缓冲层背离所述半导体衬底一侧的势垒层；以及位于所述势垒层背离所述缓冲层一侧的钝化层；
对所述钝化层进行刻蚀，形成露出所述势垒层的第一窗口；
在所述第一窗口露出的所述势垒层表面形成氧化层；
在所述第一窗口露出的所述势垒层表面形成氧化层，具体为，采用O2等离子体对势垒层的表面进行氧化处理，生成表面平整的氧化层；
基于所述第一窗口刻蚀去除所述氧化层以及部分所述势垒层；
对所述钝化层进行刻蚀的方法包括：
在所述钝化层背离所述势垒层的一侧表面形成电子束光刻胶层；
通过光刻工艺，在所述光刻胶层形成第二窗口；
基于所述第二窗口，对所述钝化层进行刻蚀，形成所述第一窗口；
所述势垒层包括：位于所述缓冲层背离所述半导体衬底一侧的AlGaN势垒层以及位于所述AlGaN势垒层背离所述缓冲层一侧表面的GaN帽层，在所述第一窗口露出的所述势垒层表面形成氧化层的方法包括：
基于所述钝化层以及所述光刻胶层，在所述势垒层表面形成所述氧化层。
2.根据权利要求1所述的制作方法，其特征在于，基于所述第一窗口刻蚀去除所述氧化层以及部分所述势垒层的方法包括：
基于所述钝化层以及所述光刻胶层，刻蚀去除所述氧化层以及部分所述势垒层。
3.根据权利要求2所述的制作方法，其特征在于，采用Cl2和BCl3气体，刻蚀去除所述氧化层以及部分所述势垒层。
4.根据权利要求1所述的制作方法，其特征在于，还包括：
在刻蚀去除所述氧化层以及部分所述势垒层后，去除所述光刻胶层。
5.根据权利要求1所述的制作方法，其特征在于，所述氧化层的厚度为2nm-5nm。
6.一种如权利要求1-5任一项所述制作方法制备的高电子场效应晶体管，其特征在于，所述高电子场效应晶体管包括：
半导体衬底；
位于所述半导体衬底表面的缓冲层；
位于所述缓冲层背离所述半导体衬底一侧的势垒层；
位于所述势垒层背离所述缓冲层一侧的钝化层，所述钝化层具有露出所述势垒层的第一窗口；
其中，所述势垒层背离所述缓冲层的表面具有基于所述第一窗口形成的凹槽，所述凹槽深度均匀。
7.根据权利要求6所述的高电子场效应晶体管，其特征在于，所述势垒层包括：
位于所述缓冲层背离所述半导体衬底一侧的AlGaN势垒层；
位于所述AlGaN势垒层背离所述缓冲层一侧表面的GaN帽层；
其中，所述凹槽的深度大于所述GaN帽层的厚度，且小于所述GaN帽层与所述AlGaN势垒层的厚度之和。
CN202110127910.6A 2021-01-29 2021-01-29 高电子场效应晶体管及其制作方法 Active CN112928022B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110127910.6A CN112928022B (zh) 2021-01-29 2021-01-29 高电子场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110127910.6A CN112928022B (zh) 2021-01-29 2021-01-29 高电子场效应晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN112928022A CN112928022A (zh) 2021-06-08
CN112928022B true CN112928022B (zh) 2023-07-25

Family

ID=76168648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110127910.6A Active CN112928022B (zh) 2021-01-29 2021-01-29 高电子场效应晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN112928022B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
WO2013095643A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Iii-n material structure for gate-recessed transistors
WO2017027704A1 (en) * 2015-08-11 2017-02-16 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
CN106257624A (zh) * 2016-08-29 2016-12-28 北京代尔夫特电子科技有限公司 一种化合物半导体的腐蚀方法
GB201709006D0 (en) * 2017-06-06 2017-07-19 Univ Court Univ Of Glasgow Method of fabricating a monolithic sensor device from a layered structure

Also Published As

Publication number Publication date
CN112928022A (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
JP6434625B2 (ja) 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法
US7851284B2 (en) Method for making GaN-based high electron mobility transistor
JP4845872B2 (ja) Ｍｉｓ構造を有する半導体装置及びその製造方法
CN106373884B (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
JP2008306083A (ja) Ｉｉｉ−ｖ族窒化物半導体電界効果型トランジスタおよびその製造方法
KR101256466B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
JP2007158149A (ja) 半導体装置
CN113990948A (zh) 一种半导体器件及其应用与制造方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN106952957B (zh) 一种纵向型氮化镓基半导体器件及制造方法
CN117476460A (zh) 一种基于栅极终端电场调控的氮化镓器件制备方法及器件
JP2003086608A (ja) 電界効果トランジスタ及びその製造方法
KR100355691B1 (ko) Iii-v족반도체구조의 제조방법
CN112928022B (zh) 高电子场效应晶体管及其制作方法
CN107316892B (zh) 氮化镓半导体器件及其制备方法
CN114447113A (zh) 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法
CN112542384B (zh) 一种氮化镓增强型器件的制造方法
CN115274851A (zh) 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法
US8952422B2 (en) Transistor and method of fabricating the same
CN113314416B (zh) 一种GaN-HEMT器件上倾角结构的制备方法
KR101678874B1 (ko) 반도체 소자 제조방법
CN110875382A (zh) 半导体器件及其制造方法
CN113889412B (zh) 欧姆接触GaN器件及其制备方法
CN113540229B (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant