CN1129255C - 工作在时分模式的码分多址连接接收器和其控制方法 - Google Patents

Abstract

在用于CDMA蜂窝移动电话系统中的CDMA接收器中，以时分的方式处理搜索器，其中该搜索器被用于确定多个指状处理部分的接收时段，以在不扩大尺寸的情况下使得搜索的范围变宽。尤其是，以时分方式控制多个相关器和/或加法器以减少相关器和/或加法器以及用于存储积分相关值信号的寄存器的数目。

Description

工作在时分模式的码分多址连接接收器和其控制方法

技术领域

本发明涉及一种用于CDMA系统中的码分多址连接(CDMA)接收器和控制CDMA接收器的方法。

背景技术

作为蜂窝移动通讯系统，在此之前已经提出过多种的多址连接系统并被广泛的应用。在其中，近来的注意力集中在蜂窝移动无线码分多址连接系统，该系统具有分配给每个信道的特定的扩展码并被简称为CDMA系统。在此CDMA系统中，被每个特定的扩展码进行扩展的同一载波频率的调制波被作为无线信号从发送方发送到接收方。响应此无线信号，接收方中的CDMA接收器通过使用每个特定的扩展码进行同步操作以确认所需的信道。为了将信道彼此区分开，使用不同的扩展码以识别基站和移动终端之间的无线信道。

另外，需注意的是，通过多个路径接收无线信号，即，CDMA系统中的多路径，因此，需通过精确检测预定的信号(诸如同步信号和/或导频信号)以从CDMA接收器中的无线信号中将多路径衰落消除掉。

另外，应考虑在蜂窝移动无线通讯系统中，移动终端通过无线服务区或单元从一个移动到另外一个并保持每个移动终端和基站之间的通讯。在此情况下，在不中断与每个移动终端的通讯的情况下，基站必须从一个切换到另外的一个。

考虑到以上的情况，用在移动终端中的CDMA接收器具有一个通过多路径提供有无线信号的分离多径接收器和用于搜索此多路径信号以建立码片同步的搜索器。换句话说，搜索器被用于检测来自无线信号的优化接收时段并将其通知给分离多径接收器。这适用于在每个基站中使用的CDMA接收器。因此，下面的描述将主要是对基站的CDMA接收器做出的。

实际上，将接收数据信号给出到分离多径接收器和搜索器，其中的接收数据信号被分别通过高频放大器和中间放大器进行高频放大和频率转换。在此情况下，分离多径接收器响应通过多路径接收到的接收数据信号进行工作并包含多个通过使用扩展码将接收数据信号解调为解调信号的指状接收器。为此，对所需信道的扩展码和每个接收到的多路径信号之间的相关性进行计算以获得在每个接收时段通过每个路径的码。此后，进行最大-比组合以增大所接收信号的强度。此最大比组合对消除多路径衰减的影响是有效的，并可提高信噪比(S/N)。

另一方面，搜索器具有多个相关器，相关器其响应接收数据信号和延迟的扩展码进行工作并计算接收数据信号和延迟扩展码之间的相关性，搜索器还具有多个加法器，用于将各个相关值相加以将求和后的相关值存储进寄存器中。因此，相加的相关值被发送到接收时段判定电路以确定一个有效路径并向分离多径接收器的指状电路提供表示有效路径或优化接收时段的接收时段信号。

这里需注意的是，搜索器的相关器与加法器是一一对应的。

近来，进行很多的努力用于拓宽此CDMA系统中的每个单元以减少用于将基站从一个切换到另外的一个越区切换操作的频率。这将导致增大每个单元的单元半径。对单元半径的扩大会导致扩大在每个基站中的CDMA接收器的搜索器中的搜索范围。换句话说，必须增宽搜索器的搜索范围。

为了增宽搜索器中的搜索范围，需要增多相关器和相应的加法器的数目。实际上，搜索范围由扩展码的码片数决定并必须具有预定的分辨率。结果，当搜索范围增大时，相关器和加法器的数目必须增多，这是因为相关器的数目等于码片数和分辨率以及加法器数的乘积。

在此情况下，当搜索范围变大时，搜索器的结构不可避免的变的复杂，这是因为相关器和加法器的数目增大。另外，很难在相关器和加法器的数目增多的情况下使每个基站的尺寸减小。

发明内容

本发明的一个目的是提供一种接收器，其用在CDMA系统中，并且结构简单尺寸小。

本发明的另外一个目的是提供一种上述类型的接收器，其可在不增加搜索器中的相关器和加法器的数目的情况下增宽搜索器的搜索范围。

本发明的再一个目的是提供一种上述类型的接收器，其用在一个基站中并可高速的工作。

本发明的另外一个目的是提供一种搜索器，其可在不增加相关器和加法器的情况下从宽的搜索范围搜索最佳的接收定时。

本发明的再一个目的是提供一种在不增加相关器和加法器数目的情况下从宽的搜索范围搜索优化接收时段的方法。

根据本发明的一个方面，其提供一种方法，该方法用于从接收信号搜索优化接收时段，该数据信号是由CDMA系统中的搜索器通过多个路径接收的，以检测优化接收时段。该方法包含如下的步骤：以时分的方式计算接收数据信号和顺序延迟的扩展码之间的相关值，以产生求和的相关值并从求和的相关值确定最佳的接收定时。

在此情况下，计算步骤可包含如下的步骤：通过使用顺序延迟的扩展码解扩展接收数据信号以产生相关值并以时分的方式对每个相关值求和以获得按时分方式的求和的相关值。另外，计算步骤还可包含如下的步骤，通过使用顺序延迟的扩展码以时分的方式对接收数据信号进行解扩展以产生按时分方式的相关值，并对每个相关值进行求和以获得时分方式的求和的相关值。

根据本发明的另外一个方面，所提供的方法用于接收接收数据信号以在CDMA系统中产生解码的数据，并包含如下的步骤，以时分的方式计算接收数据信号和顺序延迟的扩展码之间的相关值以产生求和的相关值，并从求和的相关值确定最佳的接收定时，通过使用最佳的接收定时解扩展接收数据信号以产生解扩展的和被检测的数据信号，对解扩展和检测数据信号进行最大-比组合以产生组合的数据信号，并将组合的数据信号解码为解码的数据信号。

根据本发明的另外一个方面，在CDMA接收器中的搜索器用于从接收数据信号搜索优化接收时段，其中所述的接收数据信号是通过多个路径接收的，还包含计算装置，用于以时分方式计算接收数据信号和顺序延迟的扩展码之间的相关值以产生求和的相关值，和判定装置用于通过求和的相关值确定优化接收时段。

根据本发明的另外一个方面，CDMA接收器被用于在CDMA系统中响应接收数据信号产生解码数据信号，其包含：计算装置，用于以时分方式计算接收数据信号和顺序延迟的扩展码之间的相关值，以产生求和的相关值；确定装置，用于从求和的相关值确定优化接收时段；解扩展装置，用于通过使用优化接收时段解扩展接收数据信号以产生解扩展和检测的数据信号，用于对解扩展和检测的数据信号进行最大比组合的装置，以产生组合的数据信号，并将组合的数据信号解码为解码数据信号。

附图说明

图1为根据本发明的用于描述CDMA接收器的方框图；

图2示出根据本发明的第一实施例的搜索器的方框图；

图3示出用在图2中所示的搜索器中的加法器的方框图；

图4示出用于描述图2中所示的搜索器的工作时序的时序图；

图5示出用于描述接收时段和相关值数据之间关系的示意图；及

图6示出根据本发明的第二实施例的搜索器的方框图。

具体实施方式

参考图1，假设根据本发明的接收器用在CDMA系统的各个基站中，并如后面所描述的按照分离多径接收技术进行工作。在此情况下，所示出的接收器可被称为CDMA接收器或基站接收机。虽然图1中未示出，该基站具有用于高频放大和频率转换的的高频放大部分和用于中频放大的中频(IF)放大部分。在任何情况下，对所示的CDMA接收器通过高频放大部分和中频放大部分提供基带信号形式的接收数据信号S1。

在所述的实例中，CDMA接收器具有第一到第N指状处理部分12(1)到(N)和搜索器13，其中N为正整数。第一到第N指状处理部分12(1)到12(N)被集中的称为分离多径接收器。

搜索器13接收接收数据信号S1并为第一到第N指状处理部分12(1)至(N)搜索最佳的接收定时。其结果，搜索器13如图1中所示对第一到第N指状处理部分12(1)到12(N)提供作为检测接收时段信号S6的接收时段。为此，所示的搜索器13用后面将描述的方式通过顺序变换接收数据信号的解扩展时段以搜索每个指状处理部分中的优化接收时段并接着检测码片同步。

每个第一到第N指状处理部分12(1)到12(N)响应检测的接收时段信号S6处理接收数据信号S1的解扩展操作，并产生通过解扩展接收数据信号所获得的处理信号。处理信号可指从接收数据信号检测到的检测数据信号。

将通过第一到第N指状处理部分12(1)到12(N)进行解扩展的处理信号发送到最大-比组合器14用于通过使用最大-比率组合技术对处理信号进行求和。换句话说，最大-比组合器14进行与从第一到第N指状处理部分12(1)到12(N)发送的处理信号相关的分离多径组合，并产生可被简称为组合数据信号的分离多径组合信号。将分离多径组合信号发送到解码器15被解码为解码数据信号。

参考图2，根据本发明的第一实施例的搜索器应用到图1中所示的基站的CDMA接收器中，并且其包含：相关计算器(同样可被称为相关部分)31，延迟电路32，用于产生被用于解扩展接收数据信号S1的扩展码的扩展码发生器33，和加法器部分34。在所述的实例中，搜索器13还包含多个寄存器35和接收时段判定部分36，二者可被集中的称为用于确定优化接收时段的时段判定电路。

所示出的相关计算器31还包含多个内部相关器1a到1d，2a到2d，......Na到Nd，他们被分为第一到第N组，每组具有四个内部相关器，如图2中所示。

通过此结构，扩展码被从扩展码发生器33传送到延迟电路32，被延迟电路顺序的延迟，并此后被以后面将进行描述的方式传送到内部相关器1a-1d，...Na到Nd。

所示出的加法器部分34具有第一到第N加法器(1)到(N)，其与分别对应第一到第N组，并被通过第一到第N输入侧开关S1a到Sna分别与每组的四个内部相关器相连。第一到第N输入侧开关S1a到Sna的每一个都具有四个用A1到A4表示的与第一输入侧开关S1a相连的可移动接头。其结果，四个相关器1a到1d；2a到2d；...Na到Nd中的每个选择的与第一到第N加法器(1)到(N)中的每个相连。

暂时的参考图3和图2，第一到第N加法器(1)到(N)中的每个都具有一个加法器部分40，加法器部分40具有输入和输出侧，第一到第四存储区41到44通过选择器45和46位于加法器部分40的输出和输入侧之间，虽然为了简化起见在图中未示出。第一到第四存储区41到44存储通过选择器45发送的由加法器部分40计算的求和结果并从选择器46读出求和结果以将其再次发送到求和的结果中。

现在回到图1，第一到第N输出侧开关S1b到SNB分别与第一到第N加法器(1)到(N)相连。第一到第N输出侧开关S1b到SNB中的每个具有与寄存器1a到1d；2a到2d；...Na到Nd相连四个移动接头(由B1到B4表示)，其中所述的寄存器用于存储作为处理的相关值的求和结果。在任何情况下，第一到第N输入和输出侧开关S1a到Sna；S1b到SNb与第一到第N加法器(1)到(N)的输入和输出侧相连。

如图2中的虚线所示，第一输入侧开关S1a与第一输出侧开关S1b同步的切换。类似的，第二到第N输入侧开关S2a到SNa同样与第二到第N输出侧开关S2b到SNb分别的同步进行切换。另外，需注意的是，所有的第一到第N输入侧开关S1a到SNa与所有的第一到第N输出侧开关S1b到SNb同时切换。为了切换第一到第N输入侧开关S1a到SNa和第一到第N输出侧开关S1b到SNb，所示出的搜索器13具有用于将控制信号Co发送到第一到第N输入和输出侧开关S1a到SNa和S1b到SNb的控制器50。

因此，每组的相关器1a到1d；2a到2d；...Na到Nd都与每组的寄存器1a到1d；2a到2d，...Na到Nd一一对应，如图2中所示。

寄存器(1a)到(Nd)都与接收时段判定部分36相连用于检测和产生优化接收时段信号。

在所示出的实例中，扩展码信号被从扩展码发生器33通过延迟电路32传送到每个相关器1a到1d；2a到2d；...Na到Nd。延迟电路32输出延迟扩展码以与用后面将进行描述的方式为每个相关器1a到1d确定的时段相匹配。因此，延迟电路用于产生顺序延迟的扩展码。

通过此结构，可看出第一到第N加法器(1)到(N)被与每组相关器1a到1d；2a到2d；...Na到Nd以时分的方式共用，其结果，所示出的搜索器结构简单。

现在，将具体的描述图2中所示的搜索器。这里，假设以预定的码片速率将接收数据信号S给出到所示出的搜索器13，第一到第N输入和输出侧开关S1a到SNb中的每个通过时钟信号控制工作，时钟信号具有等于四倍于预定码片速率的时钟速率。结果，每个开关的四个移动接头被每个固定接头从一个向另一个以等于预定码片速率四倍的时钟速率顺序切换或选择。

在所示出实例中，搜索器13通过使用由扩展码发生器33产生的扩展码进行对接收信号S1的解扩展操作并通过延迟电路32进行延迟。更具体的，通过扩展码对接收数据信号S1进行解扩展，扩展码被通过延迟电路从扩展码发生器33进行延迟以与相关时段相匹配。另一方面，第一到第N加法器(1)到(N)中的每个输入侧与四个相关器中的一个相连，例如每组的(1a)，(2a)，..(Na)，而第一到第N加法器(1)到(N)的每个输出侧与每个相对应的寄存器分别相连，例如(1a)，(2a)，...(Na)。

在此情况下，相关器(1a)，(2a)，...(Na)通过延迟的扩展码对接收数据信号进行解扩展以计算在用延迟的扩展码表示的时段的相关值。将计算的相关值发送到第一到第N加法器(1)至(N)被加入到前面的相关值中并将被存储进第一存储区41中(图3)。

在图4中，假设在等于码片周期四分之一的第一时隙中进行此种相关值的计算。

在第一时隙后面的第二时隙，假设通过第一到第N输入侧开关S1a到Sna选择相关器(1b)，(2b)，...(Nb)，而通过第一到第N输出侧开关S1b到SNb选择寄存器(1b)，(2b)，...(Nb)。另一方面，通过延迟电路32对扩展码延迟与相关器(1b)，(2b)，...(Nb)相匹配的延迟时间。相关器(1b)，(2b)，...(Nb)在用延迟的扩展码表示的解扩展时段计算相关值并将他们提供到第一到第N加法器(1)到(N)。通过加法器(1)到(N)将相关值加入到前面的相关值中并存储到加法器(1)到(N)的第二存储区42中。

在图4中所示的第三和第四时隙中重复类似的操作以计算每个每个解扩展时段的相关值并最后存储到寄存器(1c)到(Nc)或(1d)到(Nd)中。

这里，使搜索器13具有分别用dmin和Swin表示的最小的可检测时段间隔和搜索范围。在此情况下，相关器1a到Nd的数目等于Swin/dmin。

因此，通过第一到第N输入侧开关S1a到Sna将相关值发送到第一到第N加法器(1)到(N)。第一到第N加法器(1)到(N)中的每个以时隙的方式将每个相关值加到每个前面的值中以计算求和的结果。将求和的结果按上述的方式发送到每个寄存器。

当通过每个输入和输出侧开关进行切换的相关器的数目等于m时，用Swin/dmin表示加法器(1)到(N)的数目，并因此等于相关器(1a)到(Nd)的数目的m分之一。

在参考图2到图4的实例中，正如通过上面的描述可看到的，m等于4。然而，在开关和相关器的工作范围内m的数目可进行改变。

如图4中所示，加法器(1)到(N)中单个的一个被设置用于四个相关器(1a)到(1d)；(2a)到(2d)；...(Na)到(Nd)以选择的与每组的四个相关器相连。在此结构中，在每个工作时段1，2，3和4，从每四个相关器将相关值发送到第一到第N加法器(1)到(N)。类似的，寄存器(1a)到(Nd)的数目等于相关器(1a)到(Nd)的数目并用Swin/dmin表示。因此，在所示的实例中，在每个工作时隙1，2，3和4，在每四个寄存器同样产生寄存器输出信号。

换句话说，通过第一到第N加法器(1)到(N)在每个工作时隙将数量为n的相关值相加获得数量为n的求和值，并将数量为n的求和值存储进n个寄存器中。

第一到第N输入侧开关S1a到Sna和第一到第N输出侧开关S1b到SNb响应于由控制器50产生的控制信号Co以时分的方式进行切换，如前面所述。在此情况下，所有的第一到第N输入侧开关S1a到Sna和第一到第N输出侧开关S1b到SNb被同步切换以选择每组中的相关器和寄存器中的一个。通过控制器50可产生所示的控制信号Co，其是通过计数时钟信号的顺序获得的，时钟信号的频率等于码片速率的四倍。在任何的情况下，控制信号Co被用于根据时钟信号的计数值选择每个开关S1a到SNb的移动接头。

加法器部分34的第一到第N加法器(1)到(N)中的每个重复相加预定的次数(在搜索器13中所确定的积分时间内)以获得求和的相关值。将求和的相关器存储进相应的寄存器部分35的寄存器1a到Nd中并发送到接收时段判定部分36。接收时段判定部分36决定来自被存储的相关值的有效路径并将所检测的接收时段信号S6传送到第一到第N指状处理部分12(1)到(N)(图1)。换句话说，接收时段判定部分36的作用是用于表示每个指状处理部分12(1)到(N)的接收时段。

参考图4和图5，将对图2和图3中所示的搜索器进行描述，假设每组的相关器和寄存器由四个构成，且m的数量(可被称为倍数)等于4。在所述的实例中，假设相关部分31和加法器部分34的每个工作在具有例如0.625-1.25ms的每个时隙1，2，3和4(图4)。尤其是，在每个时隙中通过数量为n的相关器在每个时隙中计算n个相关值，并通过第一到第N输入侧开关S1a到SNa从相关器1a到Nd中进行选择并通过第一到第N加法器(1)到(N)进行相加以获得每个时隙中的求和结果。通过第一到第N输出侧开关S1b到SNb将求和结果存储进寄存器部分35的数量为n的寄存器中。在所述的实例中，每组中的四个相关器(a)到(d)被按照从时隙1到时隙4的顺序在每个时隙中通过每个输入侧开关进行顺序选择。换句话说，每组中的四个相关器(a)到(d)如图4中所示，分别工作在时隙1，2，3和4中的第一至第四工作时段，以按照时分的方式计算时隙1，2，3和4中的相关值。在时隙1，2，3和4中计算的相关值被顺序发送到相应的加法器以获得时隙1，2，3和4中的求和结果并将他们以时分的方式存储进相应的寄存器中。

如图4中所示，每个时隙1，2，3和4限定用于解扩展的工作时段并按顺序顺序出现。换句话说，对解扩展操作每个时隙1，2，3和4延续最小的时间间隔dmin。

因此，在每个时隙1，2，3，和4中第一到第N加法器(1)到(N)顺序的将由每个相关器计算的每个相关值相加并将求和结果发送到相应的寄存器。从此事实可看出，在四个时隙中计算搜索器13的搜索范围中的相关值，并在每四个时隙重复此种运算。在四个时隙中，通过第一到第N加法器(1)到(N)可完成对所有相关器的相关值的相加。在为搜索器13所确定的积分期间执行类似的操作，且在用M表示的积分期间重复进行对相关值的相加。

在图5中，将对沿横轴的接收时段和沿纵轴的相关值大小进行描述。在积分时间内通过将相关值相加预定的次数获得相关值大小，并用延迟曲线表示。通过由第一到第N输出侧开关S1b到SNb选择的寄存器的输出信号对所示的相关值大小进行确定并在每个工作时隙1，2，3和4进行求和。在图5中，分别用白圈，黑圈，白方块和黑方块表示时隙1，2，3和4的相关值大小。在所示的实例中，第六个加法器(未示出)取最大的相关值。

回到图2，将所示的相关值大小发送到接收时段判定部分36将进行处理。所示出的接收时段判定部分36在N×m×M的处理周期进行工作，其中N表示加法器的数量；m为倍数；M为积分时间。从此可看出接收时段判定部分36通过使用存储在寄存器1a到Nd中的积分的所有的相关值进行处理以确定有效路径的检测的接收时段。

将检测的接收时段作为检测的接收时段信号S6从接收时段判定部分36提供到第一至第N指状处理部分12(1)到(N)。

通过提供检测的接收时段信号S6，第一到第N指状处理部分12(1)到(N)在所检测的接收时段信号S6的基础上进行解扩展操作和信道预测并产生检测的数据信号。将检测的数据信号从第一到第N指状处理部分12(1)到(N)发送到最大比率组合器14。所示的最大比组合器14对检测的数据信号求和以进行最大比组合，即分离多径组合以获得组合的数据信号。解码器15将组合的数据信号解码为解码的数据信号。

虽然上面的描述是主要针对倍数m等于4做出的，在当搜索器13由高速工作的硬件和软件构成时可将时隙划分为多个时间间隔。相应的，在相关部分31中的每个相关器和在加法器部分34中的每个加法器可不必在每个时隙都进行工作。

参考图6，根据本发明的第二实施例的搜索器的结构与图2中所示的结构相类似，其区别在于相关部分31A具有以时分方式进行工作的第一到第N相关器(1)到(N)。尤其是，第一到第N相关器(1)到(N)被提供有接收数据信号S1和被延迟电路32进行延迟的延迟扩展码。为此，第一到第N输入侧开关S1A到SNA位于延迟电路32和第一到第N相关器31A(1)到(N)之间。在所示的实施例中，第一到第N输入侧开关S1A到SNA中的每个都具有一个固定的接头和四个移动接头，诸如选择与固定接头相连的c1，c2，c3和c4。

通过此结构，第一到第N相关器31A(1)到(N)中的每个通过在不同的时段进行解扩展操作，以时分的方式计算接收数据信号S1和延迟的扩展码之间的相关值。因此，可减少包含在相关部分31A中的相关器的数目。

正如图2中一样，所示出的第一到第N输入侧开关S1A到SNA同样与第一到第N输出侧开关S1B到SNB同步的进行切换，如上所述，所有的开关S1A到SNB同样同步的工作。在此结构中，开关S1A到SNB可被集中的表示为图6中的SWA。另外，所示出的加法器部分34A具有第一到第N加法器(1)到(N)，他们与图2和图3中所示出的相同。

其结果，可看出相关部分31A和加法器部分34A以及图6中所示的搜索器13中的寄存器部分35都以时分的方式进行工作。

相关部分31A中的第一到第N相关器(1)到(N)分别与加法器部分34A中的第一到第N加法器(1)到(N)相连。在所示出的实例中，假设第一到第N相关器(1)到(N)中的每个具有由搜索器13检测到的最小接收时间间隔，而搜索器13具有由搜索器13可搜索的搜索范围Swin。另外，如在开关S1B到SNB中一样，通过切换等于倍数m的每个开关S1A到SNA的移动接头而按时分的方式使用相关器(1)到(N)的中的每一个。在此情况下，相关器(1)到(N)的数目由Swin/dmin给出并等于加法器部分34A中的加法器(1)到(N)的数目。

接着，将对图6中所示的搜索器进行描述，其原理与图2中的类似。然而，在图6中需注意的是，相关部分31A中的相关器(1)到(N)使用第一到第N输入侧开关S1A到SNA，通过选择由延迟电路32延迟的扩展码以时分的方式进行工作。其结果，扩展码顺序按最小的可检测到的时间间隔延迟并给出到相关器(1)到(N)。

由于接收数据信号被传送到相关器(1)到(N)，在相关器(1)到(N)中通过延迟的扩展码对接收数据信号进行解扩展，延迟的扩展码具有差别为dmin的不同的相位，因此其可提供不同的解扩展时段。

尤其是，延迟电路32产生数目上等于Swin/dmin的扩展码，且具有彼此不同的相并被顺序延迟dmin。当倍数m等于4时，在工作时段1选择扩展码中的第一个(图4)并通过移动接头c1发送到相关器(1)，而在工作时段2选择相对第一扩展码被延迟dmin的第二个扩展码并通过移动接头c2发送到相关器(1)。类似的，相对于第一扩展码被延迟dmin的扩展码的第三和第四个的每一个在每个工作时段被顺序选择以通过移动接头c3和c4发送到相关器(1)。对剩余的相关器(2)到(N)进行类似的操作。总之，相关器(1)到(N)的每一个顺序的向相应的加法器(1)到(N)提供相关值。每个加法器(1)到(N)在积分期间M对每个延迟的扩展码进行求和并将积分求和的结果信号提供到相应的由每个输出侧开关S1B到SNB选择的寄存器。

当m＝4时，在工作时段1将积分求和结果信号从每个加法器发送到寄存器(1a)，(2a)，...(Na)，而在工作时段2，将他们从每个加法器发送到寄存器(1b)，(2b)，...(Nb)。类似的，积分求和结果在工作时段3和4被从每个加法器发送到寄存器(1c)，(2c)，...(Nc)和(1d)，(2d)，...(Nd)。

如上所述，所有的第一到第N输入侧开关S1A到SNA和第一到第N输出侧开关S1B到SNB彼此同步的工作。从此可看出，当在移动接头c1，c2，c3和c4分别选择延迟的扩展码时，寄存器(a)，(b)，(c)和(d)在工作时段1，2，3和4被加载积分求结果信号。

用图5中的延迟曲线可表示作为在积分期间M的积分相关值大小的积分结果信号。

接收时段判定部分36通过使用从寄存器发送的积分结果信号判断相关值的大小和作为被检测的接收时段的优化接收时段。检测到的接收时段被作为检测接收时段信号S6传送到第一到第N指状处理部分12(1)到(N)。

第一到第N指状处理部分12(1)到12(N)中的每个通过使用检测的接收时段信号S6预测所需的信道并产生检测信号。通过最大比率组合器14对第一到第N指状处理部分12(1)到12(N)中的检测信号彼此相加以进行最大比率组合或分离多径组合，以产生组合的数据信号。通过解码器15(图1)将组合的数据信号解码为解码的数据信号。

如前所述，根据本发明的接收器包含多个以时分方式工作的加法器和/或相关器。因此，多个寄存器同样以时分方式进行工作。为此，在加法器的前后设置输入和输出侧开关。

虽然已经结合几个实施例对本发明进行了描述，对本领域的技术人员而言可做某些的变化。例如，本发明可应用在移动终端中而不是基站中的接收器，另外，本发明并不限于最大比率组合。

无论如何，根据本发明的接收器即使在当每个单元或服务单元变宽而搜索范围变大的情况下其尺寸仍较小。这是因为相关器和/或加法器的数目可减少到m分之一，其中m为倍数。这意味着本发明对执行分集分离多径组合的CDMA接收器非常有用。

Claims (16)

1.用于从接收数据信号中搜索优化接收时段以检测优化接收时段的方法，该数据信号是由CDMA系统中的搜索器通过多个路径接收的，该方法包含如下的步骤：

以时分的方式计算接收数据信号和顺序延迟的扩展码之间的相关值，以产生求和的相关值；以及

从求和的相关值确定最佳的接收定时。

2.根据权利要求1所述的方法，其特征在于计算步骤可包含如下的步骤：

通过使用顺序延迟的扩展码解扩接收数据信号以产生相关值；及

以时分的方式对每个相关值求和以获得按时分方式的求和的相关值。

3.根据权利要求1所述的方法，其特征在于计算步骤还可包含如下的步骤：

通过使用顺序延迟的扩展码以时分的方式对接收数据信号进行解扩展以产生时分方式的相关值；及

对每个相关值进行求和以获得时分方式的求和的相关值。

4.根据权利要求1所述的方法，其特征在于还包含如下的步骤：参考优化接收时段处理接收数据信号以产生解码的数据信号。

5.根据权利要求4所述的方法，其特征在于处理步骤还包含如下的步骤：

通过使用优化接收时段解扩展接收数据信号以产生解扩展的和检测的数据信号；及

对解扩展的和检测的数据信号进行最大比率组合以产生组合的数据信号；及

将组合的数据信号解码为解码的数据信号。

6.一种通过接收数据信号以在CDMA系统中产生解码数据信号的方法包含如下的步骤：

以时分的方式计算接收数据信号和顺序延迟的扩展码之间的相关值，以产生求和的相关值；

从求和的相关值确定最佳的接收定时；

通过使用最佳的接收定时解扩展接收数据信号以产生解扩展的和检测的数据信号；

对解扩展和检测的数据信号进行最大-比率组合以产生组合的数据信号；及

将组合的数据信号解码为解码的数据信号。

7.根据权利要求6所述的方法，其特征在于计算步骤包含如下的步骤：

通过使用顺序延迟的扩展码解扩展接收数据信号以产生相关值；

按时分的方式对每个相关值进行求和以获得时分方式的求和的相关值。

8.根据权利要求6所述的方法，其特征在于计算步骤包含如下的步骤：

通过使用顺序延迟的扩展码以时分的方式解扩展接收数据信号以产生时分方式的相关值；

对每个相关值进行求和以获得时分方式的求和的相关值。

9.在CDMA接收器中的搜索器用于从接收数据信号搜索优化接收时段，其中所述的接收数据信号是通过多个路径接收的，搜索器还包含：

计算装置，其用于以时分方式计算接收数据信号和顺序延迟的扩展码之间的相关值以产生求和的相关值，和

判定装置，其用于通过求和的相关值确定优化接收时段。

10.根据权利要求9所述的搜索器，其特征在于计算装置包含：

解扩展装置，用于通过使用顺序延迟的扩展码解扩展接收数据信号以产生相关值；

求和装置，用于对每个相关值以时分的方式进行求和以获得时分方式的求和的相关值。

11.根据权利要求10所述的搜索器，其特征在于解扩展装置包含：

扩展码发生器，用于产生扩展码；

延迟电路，用于顺序的延迟扩展码，以产生顺序延迟的扩展码；及

多个相关器，用于在接收信号和顺序延迟的延迟扩展码之间进行相关计算以产生相关值；

求和装置包含：

多个加法器，用于对相关值顺序求和以获得求和的相关信号；

时段判定电路，用于从求和的相关信号判断接收时段以确定优化接收时段；及

多个开关，它们位于相关器和加法器之间和加法器和时段判定电路之间，用于从所选择的相关器向加法器以时分的方式提供相关值并用于将求和的相关值以时分的方式提供到时段判定电路。

12.根据权利要求9所述的搜索器，其特征在于计算装置包含：

解扩展装置，用于通过使用顺序延迟的扩展码解扩展接收数据信号以按时分方式产生相关值；

求和装置，用于对每个相关值进行求和以获得时分方式的求和的相关值。

13.根据权利要求12所述的搜索器，其特征在于解扩展装置包含：

扩展码发生器，用于产生扩展码；

延迟电路，用于顺序的延迟扩展码，以产生顺序延迟的扩展码；及

多个相关器，用于在接收信号和顺序延迟的延迟扩展码之间进行相关计算以产生相关值；

多个开关，其位于延迟电路和相关器之间，用于选择的提供顺序延迟的扩展码以使相关器按时分方式产生相关值。

14.一种CDMA接收器，用在CDMA系统中用于响应接收数据信号产生解码数据信号，其中包含：

计算装置，用于以时分方式计算接收数据信号和顺序延迟的扩展码之间的相关值，以产生求和的相关值；及

确定装置，用于从求和的相关值确定优化接收时段；

解扩展装置，用于通过使用优化接收时段解扩展接收数据信号以产生解扩展和检测的数据信号；及

用于对解扩展和检测数据信号进行最大比率组合的装置，以产生组合的数据信号；及

将组合的数据信号解码为解码数据信号。

15.根据权利要求14所述的CDMA接收器，其特征在于计算装置包含：

用于通过使用顺序延迟的扩展码解扩展接收数据信号以产生相关值的装置；

用于按时分的方式对每个相关值进行求和以获得时分方式的求和的相关值的装置。

16.根据权利要求14所述的CDMA接收器，其特征在于计算装置包含：

用于通过使用顺序延迟的扩展码以时分方式解扩展接收数据信号以时分的方式产生相关值的装置；

用于对每个相关值进行求和以获得时分方式的求和的相关值的装置。

Images