CN1129182C - 降低随机存取存储器的周边接触窗高宽比的方法 - Google Patents
降低随机存取存储器的周边接触窗高宽比的方法 Download PDFInfo
- Publication number
- CN1129182C CN1129182C CN99100109.5A CN99100109A CN1129182C CN 1129182 C CN1129182 C CN 1129182C CN 99100109 A CN99100109 A CN 99100109A CN 1129182 C CN1129182 C CN 1129182C
- Authority
- CN
- China
- Prior art keywords
- layer
- contact hole
- polysilicon layer
- described step
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- 239000010937 tungsten Substances 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000001465 metallisation Methods 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 97
- 230000000694 effects Effects 0.000 description 8
- CCEKAJIANROZEO-UHFFFAOYSA-N sulfluramid Chemical group CCNS(=O)(=O)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F CCEKAJIANROZEO-UHFFFAOYSA-N 0.000 description 5
- 230000004224 protection Effects 0.000 description 3
- 239000005058 Isophorone diisocyanate Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- NIMLQBUJDJZYEJ-UHFFFAOYSA-N isophorone diisocyanate Chemical compound CC1(C)CC(N=C=O)CC(C)(CN=C=O)C1 NIMLQBUJDJZYEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
一种降低随机存取存储器的周边接触窗高宽比的方法，包括下列步骤：a、形成多晶硅层、电容及一氮化物层于一半导体基板上；b、再沉积一多晶硅层；c、沉积一氧化物层于步骤(b)的多晶硅层上；d、显影一第一光刻胶层于氧化物层的预定位置；e、蚀刻未受光刻胶层保护部份；f、去除光刻胶层；g、显影一第二光刻胶层于氧化物层的预定位置；h、蚀刻未受光刻胶层保护部份；I、金属化经被蚀刻部份形成周边接触窗；J、形成一堆叠接触窗在上述接触窗上。
Description
技术领域
本发明涉及集成电路元件的制造方法，尤其涉及一种降低动态随机存取存储器的周边接触窗高宽比的方法。
背景技术
当动态随机存取存储器(Dynamic Random Access Memory，DRAM)的元件面积逐渐缩小，其周边接触窗高宽比(peripheralcontact aspect ratio)将会随着接触窗的减小而增加。
DRAM的周边接触窗通常是在电容上层的多晶硅层形成及电容平坦化之后形成，且由于深紫外线(DUV)曝光机的应用使得光刻胶层厚度减小，因此，单一步骤的接触窗蚀刻将会非常困难。此外，较高的高宽比通常会造成接触窗蚀刻的困难，例如接触窗轮廓(profile)及障壁金属层沉积(barrier metal deposition)的困难。再者，非90度的轮廓更会造成接触窗底部非常小而使得接触电阻非常高。
为要解决由于高高宽比所造成的缺点，堆叠式的接触窗(stackedcontact)被提出以解决现有技术的缺点。但此堆叠式的接触窗容易造成堆叠的钨插塞10及11间的不对齐13，如图1所示，而引起火山(volcano)效应。
发明内容
本发明的目的在于提供一种降低动态随机存取存储器的周边接触窗高宽比的方法，可利用现有的设备可即获得良好的接触窗蚀刻及金属层的沉积效果。
本发明的另一目的在于提供一种由氮化物层所组成的阻挡层(stop layer)而减少堆叠接触窗间的不对齐所引起的火山效应。
本发明的再一目的在于提供一种步骤简单的降低动态随机存取存储器的周边接触窗高宽比的方法，以在单一步骤中同时蚀刻多晶硅层及氧化物层，而使周边接触窗的高度与电容结构中的储存节点的接触窗实质相同或略低于电容结构中储存节点的接触窗的高度，因此，高度比可降低。
为达到上述目的本发明采取如下措施：
本发明的一种降低随机存取存储器的周边接触窗高宽比的方法，其中包括下列步骤：
(a)沉积一层第一多晶硅层于半导体基板上；
(b)沉积一氮化物层于该第一多晶硅层上；
(c)形成若干个电容结构于该氮化物层上；
(d)沉积一层第二多晶硅层于该半导体基板上；
(e)沉积一氧化物层于该步骤(d)所沉积的第二多晶硅层上；
(f)显影一第一光刻胶层于该氧化物层的预定位置上，以形成定义该周边接触窗的半导体基板部分；
(g)蚀刻该半导体基板上未受该第一光刻胶层保护的部份；
(h)去除该第一光刻胶层；
(i)显影一第二光刻胶层于该氧化物层的预定位置上，以曝露欲形成该周边接触窗的半导体基板部分；
(j)蚀刻该半导体基板上未受该第二光刻胶层保护的部份；
(k)金属化经该(j)步骤所蚀刻的部份以形成周边接触窗；及
(l)形成一堆叠接触窗于步骤(k)所形成的周边接触窗上。
在本发明的方法中，所述步骤(g)的蚀刻步骤可包括蚀刻一氧化物层、一多晶硅层及一氮化硅层。
在本发明的方法中，所述步骤(k)的金属化步骤更可包括沉积Ti/TiN步骤。
在本发明的方法中，所述步骤(k)的金属化步骤更可包括沉积钨的步骤。
在本发明的方法中，所述步骤(k)的金属化步骤更可包括回蚀钨的步骤。
在本发明的方法中，所述步骤(k)所形成的周边接触窗的高度可以是与步骤(c)中的所述若干个电容结构中之一的储存节点的接触窗的高度实质相同。
在本发明的方法中，所述步骤(k)所形成的周边接触窗的高度可以略低于步骤(c)中的所述若干个电容结构中之一的储存节点的接触窗的高度。
在本发明的方法中，所述步骤(1)更可包括形成一中介金属层的步骤。
在本发明的方法中，所述中介金属层可作为内嵌式动态随机存取存储器的逻辑部份的本地互连层。
在本发明的方法中，所述氮化物层可以是用以作为步骤(e)及(h)中蚀刻的阻挡层。
在本发明的方法中，所述步骤(d)中的第二多晶硅层的厚度可以是约为500～1500之间。
在本发明的方法中，所述步骤(c)中的电容结构的厚度可以是约为4000～7000之间。
在本发明的方法中，所述步骤(b)中的氮化物层的厚度可以是约为500～1500之间。
在本发明的方法中，所述氧化物层对所述多晶硅层的蚀刻选择性可以是约为8∶1～15∶1。
在本发明的方法中，所述氧化物层对所述氮化硅层的蚀刻选择性可以是约为5∶1～25∶1。
在本发明的方法中，所述步骤(e)更可包括一平坦化步骤。
在本发明的方法中，可选的是，该半导体基板包括二层多晶硅层，所述步骤(a)沉积的第一多晶硅层为第三层，步骤(d)沉积的第二多晶硅层为第四层。
在本发明的方法中，可选的是，所述步骤(d)所沉积的多晶硅层为第4层。
在本发明的方法中，所述步骤(b)的氮化物层可以是氮化硅层。
结合较佳实施例及附图说明如下。
附图说明
图1：为现有技术中堆叠式接触窗的钨插塞间不对齐状态的示意图；
图2：为利用本发明方法完成的半导体基板的剖面示意图；
图3：为图2所示部份完成的半导体基板在显影一周边接触窗光刻胶层的步骤后的剖面图；
图4：为图3所示部份完成的半导体基板在施加一或数个蚀刻步骤后的剖面图；
图5：为图4所示部份完成的半导体基板在去除光刻胶、显影另一电容结构上电极光刻胶层及施加蚀刻步骤后的剖面图；
图6：为图5所示部份完成的半导体基板在完成堆叠接触窗步骤后的剖面图；
图7：为图5所示部份完成的半导体基板在完成堆叠接触窗及中介金属层步骤后的剖面图。
较佳实施例的详细说明
请参阅图2，图2为本发明部份完成的半导体基板的剖面图，本发明首先在欲制造一DRAM元件的半导体基板上形成若干层多晶硅层、至少二个电容结构及一氮化硅层22，如源/漏极区，第一多晶硅层，第一多晶硅层间介电层(Inter-Poly Dielectric，IPDI)，第一接触窗，第二多晶硅层及第二绝缘层(IPD2)，第二接触窗，第三多晶硅层，然后，在DRAM的电容中的储存节点(Storage node)蚀刻，沉积氧化物一氮化物一氧化物(ONO)层，以及沉积第四多晶硅层21于上述部份完成的半导体基板上及沉积一氧化物层20于该多晶硅层21上，其中氮化硅层22的厚度约为500～1500。而第四多晶硅层21的厚度则视周边接触窗高度及氧化物/多晶硅的蚀刻选择性而变化，其厚度约在500～1500之间。DRAM中的电容高度则约在4000～7000之间。然后再对氧化物层20平坦化，以取得良好的照像景深(Depth of Focus，DOF)，以利于后续的周边接触窗层的曝光。
请参阅图3，图3为在图2所示部份完成的半导体基板上显影一周边接触窗光刻胶层33后的剖面图，其中，光刻胶层33显影于氧化层20的预定位置上，以形成定义该周边接触窗的图案。
请参阅图4，图4为在图3所示部份完成的半导体基板上施加蚀刻步骤后的剖面图，其中，该蚀刻步骤依序蚀刻掉未受光刻胶层33保护的氧化层20，第四多晶硅层21及氮化硅层22，由于氧化层20对多晶硅层21的蚀刻选择性约为8∶1～15∶1及氧化层20对氮化硅层22的蚀刻选择性约为5∶1～25∶1。因此，多晶硅层21及氮化硅层22可藉由蚀刻选择性的特性而作为硬掩膜(Hard Mask)或阻挡层。
请参阅图5，图5为图4所示部份完成的半导体基板在去除光刻胶层33，显影另一电容结构上电极光刻胶层53于氧化层20的预定位置上，以曝露欲形成该周边接触窗的半导体基板部分，及在未受光刻胶层53保护的氧化层20及多晶硅层21上施加另一氧化物蚀刻步骤后的剖面图。在经过蚀刻步骤后，待金属化的孔穴54即已形成。在施以氧化物蚀刻时，第四多晶硅层21会逐渐被消耗掉，多晶硅层21的高度即可由欲蚀刻掉的基板及氮化硅层22间的氧化物高度及氧化物对氮化硅蚀刻选择性调整而得知。经上述蚀刻步骤后，将可使周边接触窗的高度实质上与DRAM中的电容之储存节点的接触窗高度相同，或略低于储存节点的接触窗高度。
请参阅图6，图6为图5所示部份完成的半导体基板在完成堆叠接触窗(即金属化后)后的剖面图，其中，金属化步骤更包括沉积Ti/TiN 61于孔穴54中，沉积钨插塞层62以及回蚀(etch back)钨等步骤。然后，再形成另一经平坦化的氧化物层64及另一堆叠接触窗(如钨插塞层63)于钨插塞层62上。藉由上述氧化物对氮化硅的选择性，于形成钨插塞层63时，氮化硅层22可防止继续向下蚀刻。因此，本发明可防止类似图1所示的因未对齐的堆叠接触窗所引起的火山效应。
请参阅图7，图7为本发明的另一实施例，其是在形成堆叠接触窗(钨插塞层63)前先在钨插塞层62上形成一中介金属层71以作为内嵌式动态随机存取存储器(embeded DRAM)的逻辑部份的局部互连层(Local Interconnect Layer)。如此，则可减少内嵌式DRAM制程中制作金属层的次数。
与现有技术相比，本发明具有如下效果：
综上所述，本发明提供的降低动态随机存取存储器的周边接触窗高宽比的方法，可减少周边接触窗的高宽比，从而可利用现有设备即可达到良好的接触窗蚀刻及金属层沉积的效果。此外，本发明藉由一由多晶硅层及氮化硅层所组成的阻挡层(stop layer)以减少堆叠接触窗间的不对齐所引起的火山效应。再者，本发明可在单一步骤中同时蚀刻多晶硅层及氧化物层，而使周边接触窗的高度与电容结构中的储存节点的接触窗实质相同或略低于电容结构中的储存节点的接触窗的高度。因此，高宽比可降低。
上述实施例仅为说明本发明的方法及其功效，而非限制本发明的保护范围。
Claims (19)
1、一种降低随机存取存储器的周边接触窗高宽比的方法，其特征在于，包括下列步骤：
(a)沉积一层第一多晶硅层于半导体基板上；
(b)沉积一氮化物层于该第一多晶硅层上；
(c)形成若干个电容结构于该氮化物层上；
(d)沉积一层第二多晶硅层于该半导体基板上；
(e)沉积一氧化物层于该步骤(d)所沉积的第二多晶硅层上；
(f)显影一第一光刻胶层于该氧化物层的预定位置上，以形成定义该周边接触窗的半导体基板部分；
(g)蚀刻该半导体基板上未受该第一光刻胶层保护的部份；
(h)去除该第一光刻胶层；
(i)显影一第二光刻胶层于该氧化物层的预定位置上，以曝露欲形成该周边接触窗的半导体基板部分；
(j)蚀刻该半导体基板上未受该第二光刻胶层保护的部份；
(k)金属化经该(i)步骤所蚀刻的部份以形成周边接触窗；及
(l)形成一堆叠接触窗于步骤(k)所形成的周边接触窗上。
2、根据权利要求1所述的方法，其特征在于，所述步骤(g)的蚀刻步骤包括蚀刻一氧化物层、一多晶硅层及一氮化硅层。
3、根据权利要求1所述的方法，其特征在于，所述步骤(k)的金属化步骤更包括沉积Ti/TiN步骤。
4、根据权利要求1所述的方法，其特征在于，所述步骤(k)的金属化步骤更包括沉积钨的步骤。
5、根据权利要求1所述的方法，其特征在于，所述步骤(k)的金属化步骤更包括回蚀钨的步骤。
6、根据权利要求1所述的方法，其特征在于，所述步骤(k)所形成的周边接触窗的高度是与步骤(c)中的所述若干个电容结构中之一的储存节点的接触窗的高度实质相同。
7、根据权利要求1所述的方法，其特征在于，所述步骤(k)所形成的周边接触窗的高度略低于步骤(c)中的所述若干个电容结构中之一的储存节点的接触窗的高度。
8、根据权利要求1所述的方法，其特征在于，所述步骤(1)更包括形成一中介金属层的步骤。
9、根据权利要求8所述的方法，其特征在于，所述中介金属层可作为内嵌式动态随机存取存储器的逻辑部份的本地互连层。
10、根据权利要求1所述的方法，其特征在于，所述氮化物层是用以作为步骤(e)及(h)中蚀刻的阻挡层。
11、根据权利要求1所述的方法，其特征在于，所述步骤(d)中的第二多晶硅层的厚度约为500～1500之间。
12、根据权利要求1所述的方法，其特征在于，所述步骤(c)中的电容结构的厚度约为4000～7000之间。
13、根据权利要求1所述的方法，其特征在于，所述步骤(b)中的氮化物层的厚度约为500～1500之间。
14、根据权利要求2所述的方法，其特征在于，所述氧化物层对所述多晶硅层的蚀刻选择性约为8∶1～15∶1。
15、根据权利要求2所述的方法，其特征在于，所述氧化物层对所述氮化硅层的蚀刻选择性约为5∶1～25∶1。
16、根据权利要求1所述的方法，其特征在于，所述步骤(e)更包括一平坦化步骤。
17、根据权利要求1所述的方法，其特征在于，该半导体基板包括二层多晶硅层，所述步骤(a)沉积的第一多晶硅层为第三层，步骤(d)沉积的第二多晶硅层为第四层。
18、根据权利要求1所述的方法，其特征在于，所述步骤(d)所沉积的多晶硅层为第4层。
19、根据权利要求1所述的方法，其特征在于，所述步骤(b)的氮化物层为氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN99100109.5A CN1129182C (zh) | 1999-01-08 | 1999-01-08 | 降低随机存取存储器的周边接触窗高宽比的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN99100109.5A CN1129182C (zh) | 1999-01-08 | 1999-01-08 | 降低随机存取存储器的周边接触窗高宽比的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1260587A CN1260587A (zh) | 2000-07-19 |
| CN1129182C true CN1129182C (zh) | 2003-11-26 |
Family
ID=5269800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99100109.5A Expired - Lifetime CN1129182C (zh) | 1999-01-08 | 1999-01-08 | 降低随机存取存储器的周边接触窗高宽比的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1129182C (zh) |
-
1999
- 1999-01-08 CN CN99100109.5A patent/CN1129182C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1260587A (zh) | 2000-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1099707C (zh) | 具有“金属上的电容器”结构的半导体器件的制造方法 | |
| CN1035141C (zh) | 半导体存储器的制造方法 | |
| JP4015320B2 (ja) | 高集積ｄｒａｍセルキャパシタの製造方法 | |
| US7935625B2 (en) | Method of forming a metal line of a semiconductor memory device | |
| US6218296B1 (en) | Semiconductor device with pillar-shaped capacitor storage node and method of fabricating the same | |
| US7402486B2 (en) | Cylinder-type capacitor and storage device, and method(s) for fabricating the same | |
| CN1171287C (zh) | 在半导体衬底上开孔、制作深沟槽和开接触孔的方法 | |
| CN1885503A (zh) | 用于在半导体器件中形成接触孔的方法 | |
| US6509244B2 (en) | Method for forming storage node electrode using a polysilicon hard mask on a sacrificial insulation film | |
| US7276451B2 (en) | Method for manufacturing semiconductor device | |
| JP3426420B2 (ja) | 半導体記憶装置およびその製造方法 | |
| CN1129182C (zh) | 降低随机存取存储器的周边接触窗高宽比的方法 | |
| KR19990016233A (ko) | 고유전체막을 갖는 반도체 장치의 커패시터 전극및 커패시터 형성방법 | |
| KR100570059B1 (ko) | 반도체 소자의 메탈콘택 형성 방법 | |
| JP3250617B2 (ja) | 半導体装置の製造方法 | |
| KR100653983B1 (ko) | 스토리지 노드 콘택 형성방법 | |
| KR100790816B1 (ko) | 반도체 메모리 디바이스의 배선 제조방법 | |
| CN1243379C (zh) | 在铜镶嵌制程中制作mim电容器的方法 | |
| CN1610094A (zh) | 形成半导体器件接触的方法 | |
| US6165867A (en) | Method to reduce aspect ratio of DRAM peripheral contact | |
| CN1229272A (zh) | 动态随机存取存储器及金属连线的制造方法 | |
| KR100843940B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| TWI283909B (en) | Bitline process | |
| KR950005261B1 (ko) | 반도체장치의 접촉창 형성방법 | |
| KR100866708B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Applicant after: Taiwan Semiconductor Manufacturing Co., Ltd. Applicant before: Shida Integrated Circuit Co., Ltd. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SHIDA INTEGRATED CIRCUIT CO., LTD. TO: TAIWAN SEMICONDUCTOR MFG |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20031126 |
|
| CX01 | Expiry of patent term |