CN112908235A - 栅极驱动单元、栅极驱动电路及显示装置 - Google Patents

Abstract

本发明公开了一种栅极驱动单元、栅极驱动电路及显示装置，栅极驱动单元包括：输入模块，与第一节点相连，用于对第一节点充电；输出模块，与第一节点相连，根据第一节点的电压和多个时钟信号提供多个栅极驱动信号和多个传递信号；下拉模块，与第一节点以及输出模块的输出端相连接，在多个信号的控制下将多个栅极驱动信号和多个传递信号维持于低电压；其中，输出模块包括多个输出单元，每个输出单元包括：自举开关管，其控制端接收第一电平信号，第一端与第一节点相连接；输出开关管，其控制端与自举开关管的第二端连接，第一端接收时钟信号，第二端输出栅极驱动信号；自举电容，其第一端与第一节点相连接，第二端与输出开关管的第二端连接。

Description

栅极驱动单元、栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，更具体的，涉及一种栅极驱动单元、栅极驱动电路及显示装置。

背景技术

显示装置是一种将显示数据通过传输设备显示到显示面板上，显示装置的示例包括液晶显示器(Liquid Crystal Display,LCD)、等离子体显示器(Plasma Display Panel,PDP)、有机发光二极管(Organic Light-Emitting Diode,OLED)显示器以及电泳显示器(Electro-Phoretic Display,EPD)。

随着显示技术的发展，显示面板趋向于高集成度和低成本方向。现有技术将集成栅极驱动电路(Gate-driver on Array,GOA)直接集成在显示面板的阵列基板上，GOA电路通常包括多个级联栅极驱动单元，每个栅极驱动单元对应于与扫描线对应的一行或多行像素，以实现用于显示面板的扫描驱动器。这种集成技术可以节省栅极驱动电路占用的区域，以实现显示面板的窄边框。然而，现有技术的栅极驱动单元只能实现一级输出，并且栅极驱动单元中的开关管存在漏电现象，降低了其稳定性，同时，现有技术的栅极驱动单元常常需要跨级连接，从而导致栅极驱动电路布局面积增大，不利于窄边框的实现。

图1示出了根据现有技术的一种显示装置的结构示意图。如图1所示，在现有技术中，显示装置100包括显示面板110和栅极驱动电路120。

显示面板110包括成行成列排列的像素单元(未示出)以及m条传输栅极驱动信号的扫描线，其中，m为非零整数。

栅极驱动电路120包括多个级联栅极驱动单元130，每个栅极驱动单元130对应于与扫描线对应的一行像素，并响应于起始脉冲信号生成输出信号并且根据时钟来对输出信号进行移位。随着分辨率越来越高，栅极驱动电路120的宽度增大，从而显示面板110的边框也将相应地增大。

图2示出了图1中栅极驱动单元的电路结构图，以第n级栅极驱动单元为例，n为大于4的整数，第n级栅极驱动单元130包括电容C1和第一至第十六开关管T1至T16。

第一开关管T1的控制端接收第n-4级栅极驱动单元的传递信号Zn-4，第一端接收第n-4级栅极驱动单元的栅极驱动信号Gn-4，第二端与第三开关管T3的第一端连接于第一节点Q，第三开关管的控制端接收第n+4级驱动单元的栅极驱动信号Gn+4，第二端接收第三时钟信号CLK3。第二开关管T2和第十四开关管T14的控制端与第一节点Q连接，第一端接收第一时钟信号CLK1，第二开关管T2的第二端输出栅极驱动信号Gn，第十四开关管T14的第二端输出传递信号Zn。第一电容C1的第一端与第一节点Q连接，第二端与第二开关管T2的第二端连接。

第八开关管T8的控制端和第一端接收第一时序信号V1，第二端与第二节点QB1连接。第四开关管T4的控制端与第二节点QB1连接，第一端与第一节点Q连接，第二端与第二低电平VSQ连接，第四开关管T4用于根据第二节点QB1的电位导通，以将第一节点Q下拉至第二低电平VSQ。第六开关管T6的控制端与第二节点QB1连接，第一端与栅极驱动信号Gn的输出端连接，第二端与第一低电平VGL连接，第六开关管T6用于根据第二节点QB1的电位导通，以将栅极驱动信号Gn下拉至第一低电平VGL。第十五开关管T15的控制端与第二节点QB1连接，第一端与传递信号Zn的输出端连接，第二端与第一低电平VGL连接，第十五开关管T15用于根据第二节点QB1的电位导通，以将传递信号Zn下拉至第一低电平VGL。

第九开关管T9的控制端和第二端接收第二时序信号V2，第一端与第三节点QB2连接。第五开关管T5的控制端与第三节点QB2连接，第一端与第一节点Q连接，第二端与第二低电平VSQ连接，第五开关管T5用于根据第三节点QB2的电位导通，以将第一节点Q下拉至第二低电平VSQ。第七开关管T7的控制端与第三节点QB2连接，第一端与栅极驱动信号Gn的输出端连接，第二端与第一低电平VGL连接，第七开关管T7用于根据第三节点QB2的电位导通，以将栅极驱动信号Gn下拉至第一低电平VGL。第十六开关管T16的控制端与第三节点QB2连接，第一端与传递信号Zn的输出端连接，第二端与第一低电平VGL连接，第十六开关管T16用于根据第三节点QB2导通，以将传递信号Zn下拉至第一低电平VGL。

第十开关管T10的控制端接收第一时序信号V1，第一端与第二低电平VSQ连接，第二端与第三节点QB2连接，第十一开关管T11的控制端接收第二时序信号V2，第一端与第二节点QB1连接，第二端与第二低电平VSQ连接。其中，第十开关管T10和第十一开关管T11交替导通，以分别将第三节点QB2和第二节点QB1维持在第二低电平VSQ。

第十二开关管T12和第十三开关管T13的控制端与第一节点Q连接，第一端连接到第二低电平VSQ，第二端分别与第二节点QB1、第三节点QB2连接，第十二开关管T12和第十三开关管T13用于根据第一节点Q的电位导通，以将第二节点QB1和第三节点QB2维持在第二低电平VSQ。

栅极驱动单元130响应于起始脉冲信号或第n-4级栅极驱动单元的输出信号Gn-4和传递信号Zn-4而对第一节点Q进行充电。当第一节点Q的电压提升至等于或大于上拉开关管的阈值电压的电压时，每个级的栅极驱动单元生成输出信号。每个级的栅极驱动单元的输出信号被提供给一个扫描线作为栅极驱动信号。第一节点Q的电平高低以及电压稳定性影响第二开关管T2状态的稳定性，从而影响栅极驱动信号的稳定性。而现有技术中第一节点Q的电平较低且电压稳定性不好，从而导致栅极驱动信号波形不稳定。

因此，亟需对现有技术的栅极驱动电路进行进一步改进，以解决上述问题。

发明内容

鉴于上述问题，本发明的目的在于提供一种栅极驱动单元、栅极驱动电路及显示装置，以提高第一节点的电平值以及电压的稳定性，从而获得更好的栅极驱动信号的波形。

根据本发明的一方面，提供一种栅极驱动单元，所述栅极驱动单元用于驱动显示面板上对应的多条扫描线，所述栅极驱动单元包括：输入模块，与第一节点相连接，根据第一预充电信号和第二预充电信号对第一节点进行充电；输出模块，与所述第一节点相连接，根据所述第一节点的电压和多个不同时序的时钟信号提供具有不同时序的多个栅极驱动信号和多个传递信号；以及下拉模块，与所述第一节点以及所述输出模块的输出端相连接，在第一复位信号、第二复位信号、第二预充电信号以及时钟信号的控制下将所述多个栅极驱动信号维持于第一栅极关闭电压，将所述多个传递信号维持于第二栅极关闭电压；其中，所述输出模块包括多个输出单元，每个所述输出单元包括：自举开关管，所述自举开关管的控制端接收第一电平信号，第一端与所述第一节点相连接；输出开关管，所述输出开关管的控制端与所述自举开关管的第二端连接，所述输出开关管的第一端接收所述时钟信号，所述输出开关管的第二端输出栅极驱动信号；自举电容，所述自举电容的第一端与所述第一节点相连接，所述自举电容的第二端与所述输出开关管的第二端连接。

可选地，所述输出模块还包括：多个传递开关管，每个所述传递开关管的控制端与所述自举开关管的第二端连接，所述传递开关管的第一端接收对应的时钟信号，所述传递开关管的第二端输出传递信号。

可选地，所述输入模块包括：第一开关管，所述第一开关管的第一端接收所述第一预充电信号；第二开关管，所述第二开关管的第一端与所述第一开关管的第二端连接，所述第二开关管的第二端与所述第一节点相连接；所述第一开关管和所述第二开关管的控制端接收所述第二预充电信号。

可选地，所述输出模块还包括：第三开关管，所述第三开关管的控制端接收所述时钟信号，所述第三开关管的第一端与所述输出开关管的第二端连接，所述第三开关管的第二端与所述第一开关管的第二端连接。

可选地，所述下拉模块包括：下拉控制单元，所述下拉控制单元与所述第一节点以及第二节点相连接，在所述第一复位信号、第二复位信号、第二预充电信号以及时钟信号的控制下调节所述第二节点的电压；下拉稳定单元，所述下拉稳定单元与所述第二节点以及所述输出模块的输出端相连接，根据所述第二节点的电压的有效状态将所述多个栅极驱动信号维持于第一栅极关闭电压，将所述多个传递信号维持于第二栅极关闭电压。

可选地，所述下拉控制单元包括：第一电容以及第四开关管至第十四开关管；第四开关管的控制端接收所述第一复位信号，第一端接收所述第一电平信号，第二端与第三节点相连接；第五开关管的控制端与所述第三节点相连接，第一端接收所述第一电平信号，第二端与第二节点相连接；第六开关管和第七开关管依次串联在所述第一节点以及第一栅极关闭电压之间，所述第六开关管和所述第七开关管的控制端接收第二复位信号；第八开关管的控制端接收时钟信号，第一端接收所述第一电平信号，第二端与所述第三节点相连接；第九开关管和第十开关管依次串联在所述第二节点和所述第一栅极关闭电压之间，所述第九开关管和所述第十开关管的控制端接收第二预充电信号；第十一开关管和第十二开关管依次串联在所述第一节点和第二栅极关闭电压之间，所述第十一开关管和所述第十二开关管的控制端与所述第一节点相连接；第十三开关管和第十四开关管依次串联在所述第一节点和所述第二栅极关闭电压之间，所述第十三开关管和所述第十四开关管的控制端与所述第二节点相连接。

可选地，所述下拉稳定单元包括多个第一下拉开关管以及多个第二下拉开关管；每个所述第一下拉开关管的控制端与所述第二节点连接，第一端与对应的输出开关管的第二端相连接，第二端接收所述第一栅极关闭电压；每个所述第二下拉开关管的控制端与所述第二节点连接，第一端与对应的传递开关管的第二端相连接，第二端接收所述第二栅极关闭电压。

根据本发明的第二方面，提供一种栅极驱动电路，其中，包括至少一级如上所述的栅极驱动单元的多级栅极驱动单元。

可选地，所述多级栅极驱动单元中的第一级的所述第一预充电信号为第一起始脉冲信号，所述第二预充电信号为第二起始脉冲信号；所述多级栅极驱动单元中的第一级之外的每一级所述栅极驱动单元的所述第一预充电信号为该栅极驱动单元前一级的栅极驱动单元输出的栅极驱动信号，所述第二预充电信号为该栅极驱动单元前一级的栅极驱动单元输出的传递信号；所述第二复位信号为该栅极驱动单元后一级栅极驱动单元输出的传递信号。

根据本发明的第三方面，提供一种显示装置，包括：如上所述的栅极驱动电路，用于提供多个栅极驱动信号；数据驱动电路，用于提供多个灰阶数据；以及显示面板，所述显示面板包括排列成阵列的多个像素单元以及多条扫描线和多条数据线，其中，所述显示面板经由所述多条扫描线接收所述多个栅极驱动信号，从而按行选择所述多个像素单元，以及经由所述多条数据线按列接收所述多个灰阶数据，从而提供给选定的像素单元以实现图像显示。

本发明提供的栅极驱动单元，一级栅极驱动单元输出多个栅极驱动信号，在需要提供的栅极驱动信号数量相同时，本发明实施例的栅极驱动电路所需的栅极驱动单元级数更少，可大幅降低漏电流从而有效降低栅极驱动电路的功耗。

可选地，本发明实施例的栅极驱动电路及显示装置中，各级栅极驱动单元仅需与相邻的两级栅极驱动单元连接以提供传递信号和栅极驱动信号，不需要跨级连接，有效降低显示装置的边框宽度。例如，当本发明应用在UHD(Ultra High Definition，超高清)显示器时可以实现1.2mm的窄边框，2160级的栅极输出只需要432级栅极驱动单元。

可选地，本发明实施例的栅极驱动单元通过并联多个自举电容，并利用多个时钟信号耦合来提高并稳定第一节点的电压，使输出的栅极驱动信号和传递信号波形更加稳定。

可选地，本发明实施例的栅极驱动单元包括多个输出单元，在输出单元中通过自举开关管将输出开关管和第一节点隔离，避免输出开关管的电压波动直接传递到第一节点，提高了第一节点电压的稳定性。

可选地，多个自举开关管还将多个输出开关管的控制端互相隔离，避免其节点电压互相影响，进一步提高第一节点的电压的稳定性。

可选地，当第一预充电信号和第二预充电信号由高电平切换至低电平，第一开关管和第二开关管截止时，栅极驱动信号通过第三开关管向第一开关管和第二开关管之间的节点充电，使得第二开关管完全截止，以防止第一节点的电流泄露，有效提高第一节点的电压的稳定性，从而提高栅极驱动单元工作时的稳定性。

可选地，本发明实施例的栅极驱动单元通过输出开关管输出栅极驱动信号，通过传递开关管输出传递信号，从而将栅极驱动信号和传递信号隔离，避免多个栅极驱动单元级联时，传递信号因与前一级栅极驱动单元连接导致本级栅极驱动单元的栅极驱动信号出现波动，有效提高栅极驱动信号的稳定性。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据现有技术的一种显示装置的结构示意图。

图2示出了图1中栅极驱动单元的电路结构图。

图3示出了根据本发明实施例的显示装置的结构示意图。

图4示出了图3中栅极驱动单元的封装图。

图5示出了图3中栅极驱动电路的结构示意图。

图6示出了图5中栅极驱动电路的时序图。

图7示出了图3中栅极驱动单元的结构示意图。

图8示出了图3中栅极驱动单元的电路结构图。

图9示出了本发明实施例的栅极驱动单元的时序图。

图10示出了图9中栅极驱动单元中第一节点以及第四至第八节点的时序图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件或者模块采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件或电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的，或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

同时，在本专利说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域普通技术人员应当可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本专利说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。

此外，还需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请中，开关管选自双极晶体管或场效应晶体管的一种。开关管的第一端和第二端分别是高电位端和低电位端，控制端用于接收驱动信号以控制开关管的导通和关断。P型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)的第一端、第二端和控制端分别为源极、漏极和栅极，N型MOSFET的第一端、第二端和控制端分别为漏极、源极和栅极。

图3示出了根据本发明实施例的显示装置的结构示意图，如图3所示，在该实施例中，显示装置200包括显示面板210和栅极驱动电路220，其中，栅极驱动电路220可以与显示面板210集成于同一基板上以形成集成栅极驱动电路结构。

显示面板210包括成行和成列排列的像素单元(未示出)以及m条传输栅极驱动信号的扫描线，其中，m为非零整数。

栅极驱动电路220包括多级栅极驱动单元230，每级栅极驱动单元230通过对应的扫描线输出相应的栅极驱动信号。在该实施例中，栅极驱动电路220中的每一级栅极驱动单元230与对应的五条扫描线连接，响应于第一预充电信号和第二预充电信号，提供栅极驱动信号G1至Gm，从而逐行导通各行像素单元中的薄膜开关管(未示出)。

图4示出了图3中栅极驱动单元的封装图。将栅极驱动单元封装形成Stage区块，则该Stage区块至少包括用于接收第一复位信号Reset、第二复位信号Zn+6、第一栅极关闭电压VGL1、第二栅极关闭电压VGL2的输入端，以及用于接收第一预充电信号的输入端Gn-1和用于接收第二预充电信号的输入端Zn-1，还包括用于接收时钟信号Clock1至Clock6的时钟端，以及用于传输栅极驱动信号Gn至Gn+4传递信号Zn+1以及传递信号Zn+4的输出端。

图5示出了图3中栅极驱动电路的结构示意图。图5中每个栅极驱动单元的引脚位置与图4中栅极驱动单元的封装图中的引脚位置相同，此处略去引脚名称。

如图5所示，以两侧各包括八级栅极驱动单元为例，其介绍了第一至第十六级栅极驱动单元Stage1至Stage16的原理。

以第一至第八级栅极驱动单元Stage1至Stage8为例，第一至第八级栅极驱动单元Stage1至Stage8均接收第一复位信号Reset、第一电平信号VDC、第一栅极关闭电压VGL1以及第二栅极关闭电压VGL2。

第一级栅极驱动单元Stage1还接收第一起始脉冲信号STVG、第二起始脉冲信号STVZ和第二级栅极驱动单元Stage2输出的传递信号Z7，第一级栅极驱动单元的时钟信号输入端Clock1至Clock6分别接收时钟信号CLK1、时钟信号CLK2、时钟信号CLK3、时钟信号CLK4、时钟信号CLK5、时钟信号CLK7。

其中，第一起始脉冲信号STVG为第一预充电信号，第二起始脉冲信号STVZ为第二预充电信号，第二级栅极驱动单元Stage2输出的传递信号Z7为第二复位信号。

除第一级栅极驱动单元Stage1以外，每一级栅极驱动单元均接收前一级栅极驱动单元输出的栅极驱动信号Gn-1、前一级栅极驱动单元输出的传递信号Zn-1和后一级栅极驱动单元输出的传递信号Zn+6。

其中，前一级栅极驱动单元输出的栅极驱动信号Gn-1为第一预充电信号，前一级栅极驱动单元输出的传递信号Zn-1为第二预充电信号，后一级栅极驱动单元输出的传递信号Zn+6为第二复位信号。

第二级栅极驱动单元Stage2的时钟信号输入端Clock1至Clock6分别接收时钟信号CLK6、时钟信号CLK7、时钟信号CLK8、时钟信号CLK1、时钟信号CLK2和时钟信号CLK4。

第三级栅极驱动单元Stage3的时钟信号输入端Clock1至Clock6分别接收时钟信号CLK3、时钟信号CLK4、时钟信号CLK5、时钟信号CLK6、时钟信号CLK7和时钟信号CLK1。

第四级栅极驱动单元Stage4的时钟信号输入端Clock1至Clock6分别接收时钟信号CLK8、时钟信号CLK1、时钟信号CLK2、时钟信号CLK3、时钟信号CLK4和时钟信号CLK6。

第五级栅极驱动单元Stage5的时钟信号输入端Clock1至Clock6分别接收时钟信号CLK5、时钟信号CLK6、时钟信号CLK7、时钟信号CLK8、时钟信号CLK1和时钟信号CLK3。

第六级栅极驱动单元Stage6的时钟信号输入端Clock1至Clock6分别接收时钟信号CLK2、时钟信号CLK3、时钟信号CLK4、时钟信号CLK5、时钟信号CLK6和时钟信号CLK8。

第七级栅极驱动单元Stage7的时钟信号输入端Clock1至Clock6分别接收时钟信号CLK7、时钟信号CLK8、时钟信号CLK1、时钟信号CLK2、时钟信号CLK3和时钟信号CLK5。

第八级栅极驱动单元Stage8的时钟信号输入端Clock1至Clock6分别接收时钟信号CLK4、时钟信号CLK5、时钟信号CLK6、时钟信号CLK7、时钟信号CLK8和时钟信号CLK2。

第九至第十六级栅极驱动单元Stage9至Stage16与第一至第八级栅极驱动单元Stage1至Stage8的连接关系类似，在此不再赘述。

若栅极驱动电路中包含更多的栅极驱动单元，则以十六个栅极驱动单元为一组，重复图5示出的栅极驱动电路的排列接线。

由图5可见，栅极驱动电路及显示装置中，各级栅极驱动单元仅需与相邻的两级栅极驱动单元连接以提供传递信号和栅极驱动信号，不需要跨级连接，有效降低显示装置的边框宽度。

进一步的，本发明实施例的一级栅极驱动单元可以输出多个栅极驱动信号，在需要提供的栅极驱动信号相同时，本发明栅极驱动电路所需的栅极驱动单元级数更少，可大幅降低漏电流从而有效降低栅极驱动电路的功耗。

图6示出了图5中栅极驱动电路的时序图。在图6中由上往下依次为第一复位信号Reset、第一起始脉冲信号STVG、第二起始脉冲信号STVZ、时钟信号CLK1、时钟信号CLK2、时钟信号CLK3、时钟信号CLK4、时钟信号CLK5、时钟信号CLK6、时钟信号CLK7和时钟信号CLK8。第一复位信号Reset和第二起始脉冲信号STVZ处于低电平时电压值为第二栅极关闭电压，第一起始脉冲信号STVG以及时钟信号CLK1至CLK8处于低电平时电压值为第一栅极关闭电压。

其中，以第一复位信号Reset的高电平时长为3T为例，第一起始脉冲信号STVG和第二起始脉冲信号STVZ的高电平时长为T，时钟信号CLK1、时钟信号CLK2、时钟信号CLK3、时钟信号CLK4、时钟信号CLK5、时钟信号CLK6、时钟信号CLK7和时钟信号CLK8的周期为8T，且占空比为八分之一。

如图6所示，向如图5所示的栅极驱动电路提供脉冲信号，从而使栅极驱动电路输出期望的波形。

图7示出了图3中栅极驱动单元的结构示意图。以第n级栅极驱动单元为例，n为大于1的整数。栅极驱动单元230包括输入模块231、输出模块232以及下拉模块233。

输入模块231响应于前一级栅极驱动单元的栅极驱动信号Gn-1以及传递信号Zn-1，而对第一节点Q进行充电。

其中，前一级栅极驱动单元的栅极驱动信号Gn-1为第一预充电信号，前一级栅极驱动单元的传递信号Zn-1为第二预充电信号。

输出模块232根据第一节点Q的电压、时钟信号提供多个具有不同时序的栅极驱动信号和多个传递信号，并且在输出栅极驱动信号时对第一节点Q进行反馈充电以稳定第一节点Q的电压。

输出模块232包括输出单元2321至输出单元2325。输出单元2321根据第一节点Q的电压以及时钟信号CLK1生成栅极驱动信号Gn，并在生成栅极驱动信号Gn的同时对第一节点Q进行反馈充电。

输出单元2322根据第一节点Q的电压以及时钟信号CLK2生成栅极驱动信号Gn+1以及传递信号Zn+1，并在生成栅极驱动信号Gn+1的同时对第一节点Q进行反馈充电。

输出单元2323根据第一节点Q的电压以及时钟信号CLK3生成栅极驱动信号Gn+2，并在生成栅极驱动信号Gn+2的同时对第一节点Q进行反馈充电。

输出单元2324根据第一节点Q的电压以及时钟信号CLK4生成栅极驱动信号Gn+3，并在生成栅极驱动信号Gn+3的同时对第一节点Q进行反馈充电。

输出单元2325根据第一节点Q的电压以及时钟信号CLK5生成栅极驱动信号Gn+4以及传递信号Zn+4，并在生成栅极驱动信号Gn+4的同时对第一节点Q进行反馈充电。

下拉模块233接收时钟信号CLK7、第一复位信号Reset以及后一级栅极驱动单元输出的传递信号Zn+6，并根据时钟信号CLK7、第一复位信号Reset以及第二复位信号Zn+6将栅极驱动信号Gn至Gn+4下拉到第一栅极关闭信号VGL1，将传递信号Zn+1和传递信号Zn+4下拉到第二栅极关闭电压VGL2，以稳定输出模块232输出的栅极驱动信号Gn至Gn+4、传递信号Zn+1和传递信号Zn+4。

下拉模块233包括下拉控制单元2331和下拉稳定单元2332。

下拉控制单元2331与第一节点Q以及第二节点QB相连接，在第一复位信号Reset、后一级栅极驱动单元输出的传递信号Zn+6以及时钟信号CLK7的控制下调节第二节点QB的电压。

下拉控制单元2331还接收第二预充电信号，并根据第二预充电信号调节第二节点QB的电压。

下拉稳定单元2332与第二节点QB以及输出模块232的输出端连接，下拉稳定单元2332根据第二节点QB电压的有效状态将栅极驱动信号Gn至Gn+4维持于第一栅极关闭电压VGL1，将传递信号Zn+1和传递信号Zn+4维持于第二栅极关闭电压VGL2。

其中，后一级栅极驱动单元输出的传递信号Zn+6为第二复位信号。

图8示出了图3中栅极驱动单元的电路结构图。以第n级栅极驱动单元为例，n为大于1的整数，栅极驱动单元230与显示面板上的五条扫描线连接，响应于前一级栅极驱动单元输出的栅极驱动信号Gn-1、传递信号Zn-1以及后一级栅极驱动单元输出的传递信号Zn+6，并通过相应的五条扫描线提供栅极驱动信号Gn至Gn+4以及传递信号Zn+1、传递信号Zn+4。如图5所示，栅极驱动单元230包括输入模块231、输出模块232以及下拉模块233。

输入模块231包括第一开关管T1以及第二开关管T2，第一开关管T1和第二开关管T2的控制端接收前一级栅极驱动单元的传递信号Zn-1，第一开关管T1的第一端接收前一级栅极驱动单元的栅极驱动信号Gn-1，第一开关管T1的第二端与第二开关管T2的第一端连接，第二开关管T2的第二端连接至第一节点Q。

输出模块232根据第一节点Q的电压以及时钟信号提供具有不同时序的多个栅极驱动信号和多个传递信号。输出模块232包括自举开关管T21至T25、输出开关管T31至T35、传递开关管T41、传递开关管T42以及自举电容C2至C6。

其中，自举开关管T21、自举电容C2和输出开关管T31构成了图7中的输出单元2321。自举开关管T21的控制端接收第一电平信号VDC，第一端与第一节点Q连接。输出开关管T31的控制端与自举开关管T21的第二端连接于第四节点Q1，第一端接收时钟信号CLK1，第二端用于输出栅极驱动信号Gn。自举电容C2的第一端与第一节点Q连接，第二端与输出开关管T31的第二端连接。

其中，输出开关管T31在生成栅极驱动信号Gn的同时通过自举电容C2对第一节点Q进行反馈充电，以提高第一节点Q的电压。进一步的，自举开关管T21将第一节点Q和第四节点Q1隔离，避免第四节点Q1的电压波动直接传递到第一节点Q。通过自举电容C2耦合以提高第一节点Q的电压，使得第一节点Q的电压更加稳定，从而提高栅极驱动单元的稳定性。

自举开关管T22、自举电容C3和输出开关管T32构成了图7中的输出单元2322。自举开关管T22的控制端接收第一电平信号VDC，第一端与第一节点Q连接。

输出开关管T32的控制端与自举开关管T22的第二端连接于第五节点Q2，第一端接收时钟信号CLK2，第二端用于输出栅极驱动信号Gn+1。自举电容C3的第一端与第一节点Q连接，第二端与输出开关管T32的第二端连接。

其中，输出开关管T32在生成栅极驱动信号Gn+1的同时通过自举电容C3对第一节点Q进行反馈充电，以提高第一节点Q的电压。进一步的，自举开关管T22将第一节点Q和第五节点Q2隔离，避免第五节点Q2的电压波动直接传递到第一节点Q。通过自举电容C3耦合以提高第一节点Q的电压，使得第一节点Q的电压更加稳定，从而提高栅极驱动单元的稳定性。

输出模块232还包括传递开关管T41，传递开关管T41的控制端与自举开关管T22的第二端连接，第一端接收时钟信号CLK2，第二端用于输出传递信号Zn+1。

本发明实施例的栅极驱动单元230，通过输出开关管T32和传递开关管T41将栅极驱动信号Gn+1和传递信号Zn+1隔离，避免多个栅极驱动单元级联时，传递信号Zn+1因与前一级栅极驱动单元连接导致栅极驱动信号Gn+1出现波动，有效提高栅极驱动单元输出的栅极驱动信号的稳定性。

自举开关管T23、自举电容C4和输出开关管T33构成了图7中的输出单元2323。自举开关管T23的控制端接收第一电平信号VDC，第一端与第一节点Q连接。

输出开关管T33的控制端与自举开关管T23的第二端连接于第六节点Q3，第一端接收时钟信号CLK3，第二端用于输出栅极驱动信号Gn+2。自举电容C4的第一端与第一节点Q连接，第二端与输出开关管T33的第二端连接。

其中，输出开关管T33在生成栅极驱动信号Gn+2的同时通过自举电容C4对第一节点Q进行反馈充电，以提高第一节点Q的电压。进一步的，自举开关管T23将第一节点Q和第六节点Q3隔离，避免第六节点Q3的电压波动直接传递到第一节点Q。通过自举电容C4耦合以提高第一节点Q的电压，使得第一节点Q的电压更加稳定，从而提高栅极驱动单元的稳定性。

自举开关管T24、自举电容C5和输出开关管T34构成了图7中的输出单元2324。自举开关管T24的控制端接收第一电平信号VDC，第一端与第一节点Q连接。

输出开关管T34的控制端与自举开关管T24的第二端连接第七节点Q4，第一端接收时钟信号CLK4，第二端用于输出栅极驱动信号Gn+3。自举电容C5的第一端与第一节点Q连接，第二端与输出开关管T34的第二端连接。

其中，输出开关管T34在生成栅极驱动信号Gn+3的同时通过自举电容C5对第一节点Q进行反馈充电，以提高第一系节点Q的电压。进一步的，自举开关管T24将第一节点Q和第七节点Q4隔离，避免第七节点Q4的电压波动直接传递到第一节点Q。通过自举电容C5耦合以提高第一节点Q的电压，使得第一节点Q的电压更加稳定，从而提高栅极驱动单元的稳定性。

自举开关管T25、自举电容C6和输出开关管T35构成了图7中的输出单元2325。自举开关管T25的控制端接收第一电平信号VDC，第一端与第一节点Q连接。

输出开关管T35的控制端与自举开关管T25的第二端连接于第八节点Q5，第一端接收时钟信号CLK5，第二端用于输出栅极驱动信号Gn+4。自举电容C6的第一端与第一节点Q连接，第二端与输出开关管T35的第二端连接。

其中，输出开关管T35在生成栅极驱动信号Gn+4的同时通过自举电容C6对第一节点Q进行反馈充电，以提高第一节点Q的电压。进一步的，自举开关管T25将第一节点Q和第八节点Q5隔离，避免第八节点Q5的电压波动直接传递到第一节点Q。通过自举电容C6耦合以提高第一节点Q的电压，使得第一节点Q的电压更加稳定，从而提高栅极驱动单元的稳定性。

进一步的，自举开关管T21至T25还将第四节点Q1至第八节点Q5互相隔离，避免其节点电压互相影响，从而有效提高栅极驱动单元整体的稳定性。

输出模块232还包括传递开关管T42，传递开关管T42的控制端与自举开关管T25的第二端连接，第一端接收时钟信号CLK5，第二端用于输出传递信号Zn+4。

本发明实施例的栅极驱动单元230，通过输出开关管T35和传递开关管T42将栅极驱动信号Gn+4和传递信号Zn+4隔离，避免多个栅极驱动单元级联时，传递信号Zn+4因与后一级栅极驱动单元连接导致栅极驱动信号Gn+4出现波动，有效提高栅极驱动单元输出的栅极驱动信号的稳定性。

输出模块232还包括第三开关管T3。第三开关管T3的控制端接收时钟信号CLK1，第一端与输出开关管T31的第二端连接，第二端与第一开关管T1的第二端连接。

当前一级栅极驱动单元的传递信号Zn-1由高电平切换至低电平，第一开关管T1和第二开关管T2截止时，栅极驱动信号Gn通过向第一开关管T1和第二开关管T2之间的节点充电，使得第二开关管T2完全截止，以防止第一节点Q的电流泄露，有效提高第一节点Q的电压的稳定性，从而提高栅极驱动单元230工作时的稳定性。

下拉模块233接收时钟信号CLK7、第一复位信号Reset以及后一级栅极驱动单元输出的传递信号Zn+6，并根据时钟信号CLK7、第一复位信号Reset以及后一级栅极驱动单元输出的传递信号Zn+6稳定输出模块232输出的栅极驱动信号Gn至Gn+4、传递信号Zn+1和传递信号Zn+4。

下拉模块233包括第四至第十四开关管T4至T14以及第一电容C1。

第四开关管T4的控制端接收第一复位信号Reset，第一端接收第一电平信号VDC，第二端与第一电容C1的第一端连接。第一电容C1的第二端连接至第二节点QB。

第五开关管T5的控制端与第四开关管T4的第二端连接，第一端接受第一电平信号VDC，第二端连接至第二节点QB。

其中，第五开关管T5的控制端连接至第三节点QC。

第六开关管T6和第七开关管T7依次串连在第一节点Q和第一栅极关闭电压VGL1之间，第六开关管T6和第七开关管T7的控制端接收后一级栅极驱动单元输出的传递信号Zn+6，并根据后一级栅极驱动单元输出的传递信号Zn+6导通第六开关管T6和第七开关管T7，将第一节点Q的电压拉低至第一栅极关闭电压VGL1。

第八开关管T8的控制端接收时钟信号CLK7，第一端接收第一电平信号VDC，第二端与第四开关管T4的第二端连接。第八开关管T8根据接收的时钟信号CLK7导通第一电平信号VDC和第三节点QC之间的电流路径，对第三节点QC进行充电，以导通第五开关管T5对第二节点QB进行充电。

第九开关管T9和第十开关管T10依次串连在第二节点QB和第一栅极关闭电压VGL1之间，第九开关管T9和第十开关管T10的控制端接收前一级栅极驱动单元输出的传递信号Zn-1，并根据接收的前一级栅极驱动单元输出的传递信号Zn-1导通第二节点QB和第一栅极关闭电压VGL1之间的电流路径，将第二节点QB的电压下拉至第一栅极关闭电压VGL1。

第十一开关管T11和第十二开关管T12依次串连在第二节点QB和第二栅极关闭电压VGL2之间，第十一开关管T11和第十二开关管T12的控制端连接至第一节点Q，并根据第一节点Q的电压导通第二节点QB和第二栅极关闭电压之间的电流路径，将第二节点QB的电压下拉至第二栅极关闭电压VGL2。

第十三开关管T13和第十四开关管T14依次串连在第一节点Q和第二栅极关闭电压VGL2之间，第十三开关管T13和第十四开关管T14的控制端连接至第二节点QB，并根据第二节点QB的电压将导通第一节点Q和第二栅极关闭电压之间的电流路径，将第一节点Q的电压下拉至第二栅极关闭电压VGL2。

下拉模块233还包括第一下拉开关管T51至T55、第二下拉开关管T56以及第二下拉开关管T57。

第一下拉开关管T51至T55的控制端连接至第二节点QB，第一端分别与输出开关管T31至T35的第二端连接，第二端连接至第一栅极关闭电压VGL1。

第二下拉开关管T56和第二下拉开关管T57的控制端连接至第二节点QB，第一端分别于传递开关管T41、传递开关管T42的第二端连接，第二端连接至第二栅极关闭电压VGL2。

图9示出了本发明实施例的栅极驱动单元的时序图。在本实施例中，以第一级的栅极驱动单元为例进行说明，对于第一级的栅极驱动单元230，其响应于第一起始脉冲信号STVG和第二起始脉冲信号STVZ而向对应的五条扫描线提供栅极驱动信号G1至G5。在图9中，由上至下依次为第一复位信号Reset、第一起始脉冲信号STVG、第二起始脉冲信号STVZ、时钟信号CLK1至CLK5、第一节点Q、第四至第八节点Q1至Q5、栅极驱动信号G1至G5、第三节点QC、第二节点QB、第二级栅极驱动单元输出的传递信号Z7以及时钟信号CLK7的信号波形图。

其中，时钟信号CLK1至CLK5的占空比相同，时钟信号CLK2比时钟信号CLK1延迟一定时间，时钟信号CLK3比时钟信号CLK2延迟一定时间，时钟信号CLK4比时钟信号CLK3延迟一定时间，时钟信号CLK5比时钟信号CLK4延迟一定时间。

每一级栅极驱动单元的工作过程包括复位阶段、预充电阶段、上拉阶段、以及稳定阶段。下面参照图8对本发明栅极驱动单元的实施方式进行详细说明。

在复位阶段，即t0～t1阶段，第一复位信号Reset为高电平状态，第四开关管T4导通，对第三节点QC进行充电，进而导通第五开关管T5，将第二节点QB充电至高电平，以导通第一下拉开关管T51至第二下拉开关管T57，将栅极驱动信号G1至G5下拉至第一栅极关闭电压VGL1，并将传递信号Z2和传递信号Z5下拉至第二栅极关闭电压VGL2，从而维持输出信号的稳定。

同时，处于高电平的第二节点QB导通第十三开关管T13和第十四开关管T14将第一节点Q的电压拉低至第二栅极关闭信号VGL2，从而关闭输出开关管T31至T35以及传递开关管T41、传递开关管T42。

在预充电阶段，即t1～t2阶段，第一起始脉冲信号STVG和第二起始脉冲信号STVZ翻转为高电平，导通第一开关管T1和第二开关管T2，将第一节点Q预充电至高电平。同时导通第九开关管T9和第十开关管T10，将第二节点QB下拉至第一栅极关闭电压VGL1，并通过第一电容将第三节点QC的电压也下拉至第一栅极关闭电压VGL1。

随着第一节点Q电压的升高，第十一开关管T11和第十二开关管T12导通，将第二节点QB下拉至第二栅极关闭电压VGL2，以使得第一下拉开关管T51至T55关断，并通过第一电容C1将第三节点QC也下拉至第二栅极关闭电压VGL2，从而截断第一电平信号VDC和第二节点之间的电流路径。

在上拉阶段，即t2～t3阶段，输出开关管T31至T35以及传递开关管T41、传递开关管T42经t1～t2的预充电阶段已经开启，时钟信号CLK1由低电平翻转为高电平，藉由自举作用使得第四节点Q1的电压升高，经由输出开关管T31输出栅极驱动信号G1，并通过自举电容C2耦合以提高第一节点Q的电压。同时通过第三开关管T3充电至第一开关管T1和第二开关管T2之间的节点确保自举不漏电。

紧接着，时钟信号CLK2由低电平翻转为高电平，藉由自举作用使得第五节点Q2的电压升高，经由输出开关管T32输出栅极驱动信号G2，经由传递开关管T41输出传递信号Z2，并通过自举电容C3耦合以提高第一节点Q的电压。

紧接着，时钟信号CLK3由低电平翻转为高电平，藉由自举作用使得第六节点Q3的电压升高，经由输出开关管T33输出栅极驱动信号G3，并通过自举电容C4耦合以提高第一节点Q的电压。

紧接着，时钟信号CLK4由低电平翻转为高电平，藉由自举作用使得第七节点Q4的电压升高，经由输出开关管T34输出栅极驱动信号G4，并通过自举电容C5耦合以提高第一节点Q的电压。

紧接着，时钟信号CLK5由低电平翻转为高电平，藉由自举作用使得第八节点Q5的电压升高，经由输出开关管T35输出栅极驱动信号G5，经由传递开关管T42输出传递信号Z5，并通过自举电容C2耦合以提高第一节点Q的电压。

在稳定阶段，即t3时刻之后，后一级栅极驱动单元输出的传递信号Z7由低电平翻转为高电平，导通第六开关管T6和第七开关管T7，将第一节点Q下拉至第一栅极关闭电压VGL1，第一节点Q的电压由高电平翻转为低电平，第十一开关管T11和第十二开关管T12关断。同时，时钟信号CLK7由低电平翻转为高电平，导通第八开关管T8对第三节点QC进行充电，并导通第五开关管T5，将第二节点QB连接至第一电平信号VDC，将第二节点QB充电至高电平，从而导通第一下拉开关管T51至第二下拉开关管T57，将栅极驱动信号G1至G5下拉至第一栅极关闭电压VGL1，并将传递信号Z2和传递信号Z5下拉至第二栅极关闭电压VGL2，以维持输出信号的稳定。

本发明实施例的栅极驱动单元，自举电容C2～C6并联设计并利用时钟信号间的耦合来稳定Q点电压，成功实现波形的稳定输出，提升了电路的稳定性。

图10示出了图9的栅极驱动单元中第一节点以及第四至第八节点的时序图。

图10进一步细化了图9中第一节点Q以及第四至第八节点Q1至Q5的时序图。

在t2时刻前，第一节点Q经过预充电电压已经升高，第四至第八节点Q1至Q5的电压已经升高。

在t2至t21阶段，时钟信号CLK1由低电平翻转为高电平，藉由自举作用使得第四节点Q1的电压升高，并通过自举电容C2耦合以提高第一节点Q的电压。

在t21至t22阶段，时钟信号CLK2由低电平翻转为高电平，藉由自举作用使得第五节点Q2的电压升高，并通过自举电容C3耦合以提高第一节点Q的电压。

在t22至t23阶段，时钟信号CLK3由低电平翻转为高电平，藉由自举作用使得第六节点Q3的电压升高，并通过自举电容C4耦合以提高第一节点Q的电压。

在t23至t24阶段，时钟信号CLK4由低电平翻转为高电平，藉由自举作用使得第七节点Q4的电压升高，并通过自举电容C5耦合以提高第一节点Q的电压。

在t24至t25阶段，时钟信号CLK5由低电平翻转为高电平，藉由自举作用使得第八节点Q5的电压升高，并通过自举电容C2耦合以提高第一节点Q的电压。

综上所述，本发明实施例的栅极驱动单元，一级栅极驱动单元输出多个栅极驱动信号，在需要提供的栅极驱动信号数量相同时，本发明实施例的栅极驱动电路所需的栅极驱动单元级数更少，可大幅降低漏电流从而有效降低栅极驱动电路的功耗。

可选地，本发明实施例的栅极驱动电路及显示装置中，各级栅极驱动单元仅需与相邻的两级栅极驱动单元连接以提供传递信号和栅极驱动信号，不需要跨级连接，有效降低显示装置的边框宽度。例如，本发明应用在UHD(Ultra High Definition，超高清)显示装置时，2160级的栅极输出只需要432级栅极驱动单元，可以实现1.2mm的窄边框。

可选地，本发明实施例的栅极驱动单元，通过并联多个自举电容，并利用多个时钟信号耦合来提高并稳定第一节点的电压，使输出的栅极驱动信号和传递信号波形更加稳定。

可选地，本发明实施例的栅极驱动单元包括多个输出单元，在输出单元中通过自举开关管将输出开关管和第一节点Q隔离，避免输出开关管的电压波动直接传递到第一节点，提高了第一节点Q电压的稳定性。

可选地，多个自举开关管T21至T25还将第四节点Q1至第八节点Q5互相隔离，避免其节点电压互相影响，进一步提高第一节点Q的电压的稳定性。

可选地，当前一级栅极驱动单元的传递信号Zn-1由高电平切换至低电平，第一开关管T1和第二开关管T2截止时，栅极驱动信号Gn通过第三开关管T3向第一开关管T1和第二开关管T2之间的节点充电，使得第二开关管T2完全截止，以防止第一节点Q的电流泄露，有效提高第一节点Q的电压的稳定性，从而提高栅极驱动单元230工作时的稳定性。

可选地，本发明实施例的栅极驱动单元230，通过输出开关管T32和传递开关管T41将栅极驱动信号Gn+1和传递信号Zn+1隔离，避免多个栅极驱动单元级联时，传递信号Zn+1因与前一级栅极驱动单元连接导致栅极驱动信号Gn+1出现波动，有效提高栅极驱动单元输出的栅极驱动信号的稳定性。

并且，通过输出开关管T35和传递开关管T42将栅极驱动信号Gn+4和传递信号Zn+4隔离，避免多个栅极驱动单元级联时，传递信号Zn+4因与后一级栅极驱动单元连接导致栅极驱动信号Gn+4出现波动，有效提高栅极驱动单元输出的栅极驱动信号的稳定性。

应当说明，本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求及其等效物所界定的范围为准。

Claims (10)

1.一种栅极驱动单元，所述栅极驱动单元用于驱动显示面板上对应的多条扫描线，所述栅极驱动单元包括：

输入模块，与第一节点相连接，根据第一预充电信号和第二预充电信号对第一节点进行充电；

输出模块，与所述第一节点相连接，根据所述第一节点的电压和多个不同时序的时钟信号提供具有不同时序的多个栅极驱动信号和多个传递信号；以及

下拉模块，与所述第一节点以及所述输出模块的输出端相连接，在第一复位信号、第二复位信号、第二预充电信号以及时钟信号的控制下将所述多个栅极驱动信号维持于第一栅极关闭电压，将所述多个传递信号维持于第二栅极关闭电压；

其中，所述输出模块包括多个输出单元，每个所述输出单元包括：

自举开关管，所述自举开关管的控制端接收第一电平信号，第一端与所述第一节点相连接；

输出开关管，所述输出开关管的控制端与所述自举开关管的第二端连接，所述输出开关管的第一端接收所述时钟信号，所述输出开关管的第二端输出栅极驱动信号；

自举电容，所述自举电容的第一端与所述第一节点相连接，所述自举电容的第二端与所述输出开关管的第二端连接。

2.根据权利要求1所述的栅极驱动单元，所述输出模块还包括：

多个传递开关管，每个所述传递开关管的控制端与所述自举开关管的第二端连接，所述传递开关管的第一端接收对应的时钟信号，所述传递开关管的第二端输出传递信号。

3.根据权利要求1所述的栅极驱动单元，所述输入模块包括：

第一开关管，所述第一开关管的第一端接收所述第一预充电信号；

第二开关管，所述第二开关管的第一端与所述第一开关管的第二端连接，所述第二开关管的第二端与所述第一节点相连接；

所述第一开关管和所述第二开关管的控制端接收所述第二预充电信号。

4.根据权利要求3所述的栅极驱动单元，所述输出模块还包括：第三开关管，所述第三开关管的控制端接收所述时钟信号，所述第三开关管的第一端与所述输出开关管的第二端连接，所述第三开关管的第二端与所述第一开关管的第二端连接。

5.根据权利要求1所述的栅极驱动单元，所述下拉模块包括：

下拉控制单元，所述下拉控制单元与所述第一节点以及第二节点相连接，在所述第一复位信号、第二复位信号、第二预充电信号以及时钟信号的控制下调节所述第二节点的电压；

下拉稳定单元，所述下拉稳定单元与所述第二节点以及所述输出模块的输出端相连接，根据所述第二节点的电压的有效状态将所述多个栅极驱动信号维持于第一栅极关闭电压，将所述多个传递信号维持于第二栅极关闭电压。

6.根据权利要求5所述栅极驱动单元，所述下拉控制单元包括：

第一电容以及第四开关管至第十四开关管；

第四开关管的控制端接收所述第一复位信号，第一端接收所述第一电平信号，第二端与第三节点相连接；

第五开关管的控制端与所述第三节点相连接，第一端接收所述第一电平信号，第二端与第二节点相连接；

第六开关管和第七开关管依次串联在所述第一节点以及第一栅极关闭电压之间，所述第六开关管和所述第七开关管的控制端接收第二复位信号；

第八开关管的控制端接收时钟信号，第一端接收所述第一电平信号，第二端与所述第三节点相连接；

第九开关管和第十开关管依次串联在所述第二节点和所述第一栅极关闭电压之间，所述第九开关管和所述第十开关管的控制端接收第二预充电信号；

第十一开关管和第十二开关管依次串联在所述第一节点和第二栅极关闭电压之间，所述第十一开关管和所述第十二开关管的控制端与所述第一节点相连接；

第十三开关管和第十四开关管依次串联在所述第一节点和所述第二栅极关闭电压之间，所述第十三开关管和所述第十四开关管的控制端与所述第二节点相连接。

7.根据权利要求6所述的栅极驱动单元，所述下拉稳定单元包括多个第一下拉开关管以及多个第二下拉开关管；

每个所述第一下拉开关管的控制端与所述第二节点连接，第一端与对应的输出开关管的第二端相连接，第二端接收所述第一栅极关闭电压；

每个所述第二下拉开关管的控制端与所述第二节点连接，第一端与对应的传递开关管的第二端相连接，第二端接收所述第二栅极关闭电压。

8.一种栅极驱动电路，其中，包括至少一级如权利要求1至7中任一项所述的栅极驱动单元的多级栅极驱动单元。

9.根据权利要求8所述的栅极驱动电路，其中，所述多级栅极驱动单元中的第一级的所述第一预充电信号为第一起始脉冲信号，所述第二预充电信号为第二起始脉冲信号；

所述多级栅极驱动单元中的第一级之外的每一级所述栅极驱动单元的所述第一预充电信号为该栅极驱动单元前一级的栅极驱动单元输出的栅极驱动信号，所述第二预充电信号为该栅极驱动单元前一级的栅极驱动单元输出的传递信号；

所述第二复位信号为该栅极驱动单元后一级栅极驱动单元输出的传递信号。

10.一种显示装置，包括：

如权利要求8或9中任一项所述的栅极驱动电路，用于提供多个栅极驱动信号；

数据驱动电路，用于提供多个灰阶数据；以及

显示面板，所述显示面板包括排列成阵列的多个像素单元以及多条扫描线和多条数据线，

其中，所述显示面板经由所述多条扫描线接收所述多个栅极驱动信号，从而按行选择所述多个像素单元，以及经由所述多条数据线按列接收所述多个灰阶数据，从而提供给选定的像素单元以实现图像显示。

Images