CN112888194A - 一种线圈板层偏测试工艺 - Google Patents

一种线圈板层偏测试工艺 Download PDF

Info

Publication number
CN112888194A
CN112888194A CN202011501361.6A CN202011501361A CN112888194A CN 112888194 A CN112888194 A CN 112888194A CN 202011501361 A CN202011501361 A CN 202011501361A CN 112888194 A CN112888194 A CN 112888194A
Authority
CN
China
Prior art keywords
circuit board
hole
inner layer
mils
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011501361.6A
Other languages
English (en)
Inventor
黄先广
李飞
张海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canyon Circuit Technology Huizhou Co ltd
Original Assignee
Canyon Circuit Technology Huizhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canyon Circuit Technology Huizhou Co ltd filed Critical Canyon Circuit Technology Huizhou Co ltd
Priority to CN202011501361.6A priority Critical patent/CN112888194A/zh
Publication of CN112888194A publication Critical patent/CN112888194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及线圈板测试技术领域，且公开了一种线圈板层偏测试工艺，包括以下步骤：S1：设计对准度模块的内层图形，将该图形加入线路板的内层图形的PCS中，进行内层线路制作，然后将多张内层线路板进行压合；S2：在钻孔工序，将压合后的板的对准度模块根据要求钻5个通孔；S3：对钻孔后的线路板进行沉铜、电镀处理；S4设计对准度模块的外层图形，将该图形设计加入线路板的外层图形中，对线路板进行外层线路制作；S5对线路板进行防焊、文字、沉金等处理；S6：进行电测试；S7：在成型工序将对准度模块锣掉。本发明中，每PCS有单独网络不与正常线路联通，通过电测试将层偏不良PCS检验出来，报废，然后校验模块在成型工序锣掉，对产品本身没有影响。

Description

一种线圈板层偏测试工艺
技术领域
本发明涉及线圈板测试技术领域，尤其涉及一种线圈板层偏测试工艺。
背景技术
目前多层板在压合过程中，对层偏的监控只集中在工艺边四角的同心圆，同心圆距离3mil，此方法只能监控整PNL的大概对位值，不能准确监控到PNL内每PCS的层偏，通常因局部涨缩、A/B差、孔偏等原因均会导致PCS内层偏。
线圈板主要使用于手机充电器，因其尺寸小(每PNL约216PCS)且每圈绕组到板边距离要求严格，需要更准确的方法来监控每PCS的层偏值，防止因层偏导致的耐压不良、锣边露铜等缺陷产品流出。为此，我们提出一种线圈板层偏测试工艺。
发明内容
本发明主要是解决上述现有技术所存在的技术问题，提供一种线圈板层偏测试工艺。
为了实现上述目的，本发明采用了如下技术方案，一种线圈板层偏测试工艺，包括以下步骤：
S1：设计对准度模块的内层图形，将该图形加入线路板的内层图形的PCS中间，对线路板进行内层线路制作，然后将多张内层线路板进行压合；
S2：在钻孔工序，将压合后的板的对准度模块根据要求钻5个通孔；
S3：对钻孔后的线路板进行沉铜、电镀处理；
S4设计对准度模块的外层图形，将该图形设计加入线路板的外层图形中，对线路板进行外层线路制作；
S5对线路板进行防焊、文字、沉金或喷锡处理；
S6：进行电测试；
S7：在成型工序将对准度模块锣掉。
作为优选，所述S1中,设计对准度模块的内层图形,图形中开窗(即中间无铜的圆圈直径)大小依次为28mil、30mil、32mil和34mil，开窗中间设计钻孔的孔径均为0.4mm，且4个孔到线圈板大铜面的距离依次为6mil、7mil、8mil和9mil，并制作内层图形，进行贴膜、曝光、显影、蚀刻、退膜，将内层图形压合成一张线路板。
作为优选，所述S3中对5个孔进行沉铜、电镀处理。
作为优选，所述S4中，设计对准度模块的外层图形，设计孔环单边为10mil，外层5个孔旁边设计5个字符，根据孔到大铜面的距离进行标识，距离大铜面6mil的孔标注6，距离大铜面7mil的孔标注7，距离大铜面8mil的孔标注8，距离大铜面9mil的孔标注9，将五个孔中接地的孔标注D且将该孔通过导线与大铜皮连接。
作为优选，所述S6进行电测试过程中，接地点与标注位置孔之间短路则为报废。
有益效果
本发明提供了一种线圈板层偏测试工艺。具备以下有益效果：
该线圈板层偏测试工艺，利用层偏会短路的原理，在每层设计对准度校验模块(根据要求设计不同的孔到铜距离，一个孔接地)，并嵌入到每个PCS的中间，每PCS有单独网络不与正常线路联通，通过电测试将层偏不良PCS检验出来，报废，然后校验模块在成型工序锣掉，对产品本身没有影响。
附图说明
图1为本发明的工艺流程图。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
实施例：一种线圈板层偏测试工艺，如图1所示，包括以下步骤：
S1：设计对准度模块的内层图形，将该图形加入线路板的内层图形的PCS中间，对线路板进行内层线路制作，然后将多张内层线路板进行压合；
S2：在钻孔工序，将压合后的板的对准度模块根据要求钻5个通孔；
S3：对钻孔后的线路板进行沉铜、电镀处理；
S4设计对准度模块的外层图形，将该图形设计加入线路板的外层图形中，对线路板进行外层线路制作；
S5对线路板进行防焊、文字、沉金或喷锡处理；
S6：进行电测试；
S7：在成型工序将对准度模块锣掉。
所述S1中,设计对准度模块的内层图形,图形中开窗(即中间无铜的圆圈直径)大小依次为28mil、30mil、32mil和34mil，开窗中间设计钻孔的孔径均为0.4mm，且4个孔到线圈板大铜面的距离依次为6mil、7mil、8mil和9mil，并制作内层图形，进行贴膜、曝光、显影、蚀刻、退膜，将内层图形压合成一张线路板。
所述S3中对5个孔进行沉铜、电镀处理。
所述S4中，设计对准度模块的外层图形，设计孔环单边为10mil，外层5个孔旁边设计5个字符，根据孔到大铜面的距离进行标识，距离大铜面6mil的孔标注6，距离大铜面7mil的孔标注7，距离大铜面8mil的孔标注8，距离大铜面9mil的孔标注9，将五个孔中接地的孔标注D且将该孔通过导线与大铜皮连接。
所述S6进行电测试过程中，接地点与标注位置孔之间短路则为报废。
例如：如允许层偏8Mil,在测试时接地点与8mil的孔短路则层偏＞8mil，则检测出该板为报废板，需要将其挑出。
成型时，根据客户要求尺寸成型，将对准度模块一起锣掉，不影响客户原来设计要求。
本方案能有效监控每个PCS的对准度，可100％拦截因层偏、涨缩导致的露铜，耐压不良等缺陷流入客户端。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (5)

1.一种线圈板层偏测试工艺，其特征在于，包括以下步骤：
S1：设计对准度模块的内层图形，将该图形加入线路板的内层图形的PCS中间，对线路板进行内层线路制作，然后将多张内层线路板进行压合；
S2：在钻孔工序，将压合后的板的对准度模块根据要求钻5个通孔；
S3：对钻孔后的线路板进行沉铜、电镀处理；
S4设计对准度模块的外层图形，将该图形设计加入线路板的外层图形中，对线路板进行外层线路制作；
S5对线路板进行防焊、文字、沉金或喷锡处理；
S6：进行电测试；
S7：在成型工序将对准度模块锣掉。
2.根据权利要求1所述的一种线圈板层偏测试工艺，其特征在于：所述S1中，设计对准度模块的内层图形,图形中开窗(即中间无铜的圆圈直径)大小依次为28mil、30mil、32mil和34mil，开窗中间设计钻孔的孔径均为0.4mm，且4个孔到线圈板大铜面的距离依次为6mil、7mil、8mil和9mil，并制作内层图形，进行贴膜、曝光、显影、蚀刻、退膜，将内层图形压合成一张线路板。
3.根据权利要求1所述的一种线圈板层偏测试工艺，其特征在于：所述S3中对5个孔进行沉铜、电镀处理。
4.根据权利要求1所述的一种线圈板层偏测试工艺，其特征在于：所述S4中，设计对准度模块的外层图形，设计孔环单边为10mil，外层5个孔旁边设计5个字符，根据孔到大铜面的距离进行标识，距离大铜面6mil的孔标注6，距离大铜面7mil的孔标注7，距离大铜面8mil的孔标注8，距离大铜面9mil的孔标注9，将五个孔中接地的孔标注D且将该孔通过导线与大铜皮连接。
5.根据权利要求1所述的一种线圈板层偏测试工艺，其特征在于：所述S6 进行电测试过程中，接地点与标注位置孔之间短路则为报废。
CN202011501361.6A 2020-12-17 2020-12-17 一种线圈板层偏测试工艺 Pending CN112888194A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011501361.6A CN112888194A (zh) 2020-12-17 2020-12-17 一种线圈板层偏测试工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011501361.6A CN112888194A (zh) 2020-12-17 2020-12-17 一种线圈板层偏测试工艺

Publications (1)

Publication Number Publication Date
CN112888194A true CN112888194A (zh) 2021-06-01

Family

ID=76043295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011501361.6A Pending CN112888194A (zh) 2020-12-17 2020-12-17 一种线圈板层偏测试工艺

Country Status (1)

Country Link
CN (1) CN112888194A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114375096A (zh) * 2021-12-11 2022-04-19 龙南骏亚精密电路有限公司 一种基于同心圆对位设计的线圈电路板设计制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114375096A (zh) * 2021-12-11 2022-04-19 龙南骏亚精密电路有限公司 一种基于同心圆对位设计的线圈电路板设计制造方法

Similar Documents

Publication Publication Date Title
JP3536728B2 (ja) 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
CN110248473B (zh) 一种解决via-in-pad树脂塞孔pcb印制板压接孔小的方法
CN109348637B (zh) 一种防止负片板线路蚀刻不净的菲林对位方法
CN110430677B (zh) 一种改善背钻孔披锋及压接孔偏小的pcb制备方法
US5366794A (en) Tape carrier for semiconductor apparatus
CN112888194A (zh) 一种线圈板层偏测试工艺
CN112739022A (zh) 一种hdi技术应用印刷电路板的工艺
CN110545633A (zh) 一种盲孔插件的线路板的制作方法
JP2003046243A (ja) 高密度多層ビルドアップ配線板の製造方法
US20190116674A1 (en) Flexible printed circuit board and method for manufacturing the same
CN103796415A (zh) 多层电路板及其制作方法
US5528826A (en) Method of constructing high yield, fine line, multilayer printed wiring board panel
CN111465191A (zh) 汽车用绕线连接印制电路板制作方法
CN113784545B (zh) 一种印制板防止树脂塞孔孔破的方法
CN113873762B (zh) 一种具有沉镍金及抗氧化两种表面处理的pcb及其制作方法
JP2003086735A (ja) 位置情報付配線基板及びその製造方法並びに半導体装置の製造方法
JPH0410696A (ja) 多層配線基板の製造方法
CN111315151A (zh) 无引线插头电镀金与板面化金印制电路板加工工艺
TWI415531B (zh) 電路板製作方法
CN111885828A (zh) 一种具有通孔和盲孔的pcb板线路制作方法
CN104349571A (zh) 柔性电路板及其制作方法
CN219512131U (zh) 一种钻孔缺陷检测能力的验证板
CN104427791B (zh) 线路板与其制作方法
CN114375096A (zh) 一种基于同心圆对位设计的线圈电路板设计制造方法
KR20120137300A (ko) 다층 배선기판의 제조방법과 다층 배선기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination