CN112864106A - 具有处于压缩应力下的包封剂的封装体 - Google Patents

具有处于压缩应力下的包封剂的封装体 Download PDF

Info

Publication number
CN112864106A
CN112864106A CN202011374563.9A CN202011374563A CN112864106A CN 112864106 A CN112864106 A CN 112864106A CN 202011374563 A CN202011374563 A CN 202011374563A CN 112864106 A CN112864106 A CN 112864106A
Authority
CN
China
Prior art keywords
encapsulant
package
compression
carrier
compressive stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011374563.9A
Other languages
English (en)
Inventor
A·罗特
M·迈尔
S·施瓦布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN112864106A publication Critical patent/CN112864106A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种封装体(100)包括载体(102)、安装在所述载体(102)上的电子器件(104)、包封所述载体(102)的至少一部分和所述电子器件(104)的至少一部分的包封剂(106)以及配置用于向所述包封剂(106)的至少一部分施加压缩应力的压缩结构(108)。

Description

具有处于压缩应力下的包封剂的封装体
技术领域
各种实施例总体上涉及一种封装体和一种制造封装体的方法。
背景技术
封装体可以表示为具有从包封剂延伸出的电连接结构的包封的电子器件。例如，封装体可以连接到外围电子设备、例如安装在印刷电路板上、或者安装到散热器(例如Al或Cu)上，并经由连接器连接到较大的系统(例如母线)。
封装成本是行业的重要驱动力。与之相关的是性能、尺寸和可靠性。不同的封装解决方案是多种多样的，必须满足特定应用的需求。
发明内容
可能需要提供一种高可靠性地封装电子器件的可能性。
根据一个示例性实施例，提供了一种封装体，其包括载体、安装在所述载体上的电子器件、包封所述载体的至少一部分和所述电子器件的至少一部分的包封剂以及配置用于向所述包封剂的至少一部分施加压缩应力的压缩结构。
根据另一个示例性实施例，提供了一种制造封装体的方法，其中，所述方法包括：将电子器件安装在载体上；通过包封剂将所述载体的至少一部分和所述电子器件的至少一部分包封；以及将永久压缩应力施加到所述包封剂的至少一部分(例如，用于抵消张力应力)。
根据一个示例性实施例，提供了一种封装体，所述封装体可以经受永久压缩力，所述永久压缩力可以通过封装体的压缩结构施加。通过施加压缩力，可以将载体、电子器件和包封剂牢固地压在一起，以便防止封装体的不期望的层离。这可以增加封装体的可靠性。
同时，向封装体施加永久压缩应力可以允许制造高度温度稳定(特别是与常规的模制化合物相比具有更好的温度稳定性)、但是又如此脆性的材料的包封剂。脆性包封剂在固有的内在张力应力的存在下通常可能易于失效或损坏、特别是可能倾向于破裂。事实证明，向这种脆性包封剂施加压缩力可以克服由于张力应力而在包封剂中不期望地形成裂纹的风险。例如由于环境的影响和/或由于封装体内的力，这种张力应力可能出现在封装体的内部。通过将压缩应力施加到封装体的包封剂上以抵消可能的张力应力，可以提供具有高机械和电气可靠性以及高热稳定性的封装体。
进一步示例性实施例的描述
在下面，将说明封装体和方法的进一步示例性实施例。
在本申请的上下文中，术语“封装体”可以特别地表示一种可以包括安装在载体上的一个或多个电子器件的电子装置，所述载体包括或由单个部件、经由包封材料或其它封装体器件连接的多个部件或载体的子组件组成。封装体的所述构成部分可以由包封剂至少部分地包封。可选地，可以在封装体中实施例如用于将电子器件与载体电耦合的一个或多个导电互连体(例如接合导线和/或夹)。
在本申请的上下文中，术语“电子器件”可以特别地包括半导体芯片(特别是功率半导体芯片)、有源电子装置(例如晶体管)、无源电子装置(例如电容或电感或欧姆电阻)、传感器(例如麦克风、光传感器或气体传感器)、致动器(例如扬声器)和微机电系统(MEMS：Microelectromechanical System)。特别地，电子器件可以是在其表面部分中具有至少一个集成电路元件(例如二极管或晶体管)的半导体芯片。电子器件可以是裸露的裸片，或者可以已经被封装或包封。根据示例性实施例实施的半导体芯片可以以硅技术、氮化镓技术、碳化硅技术等形成。
在本申请的上下文中，术语“包封剂”可以特别地表示包围电子器件的至少一部分和载体的至少一部分的基本上电绝缘的并且优选地导热的材料，以提供机械保护、电绝缘，并可选地在操作期间有助于热量去除。
在本申请的上下文中，术语“载体”可以特别地表示一种支撑结构(优选地但不一定是导电的)，所述支撑结构用作对一个或多个电子器件的机械支撑，并且还可以有助于电子器件与封装体的外围设备之间的电互连。换句话说，载体可以实现机械支撑功能和电连接功能。载体可以包括或由单个部件、经由包封材料或其它封装体器件连接的多个部件或载体的子组件组成。
在本申请的上下文中，术语“压缩结构”可以特别地表示形成封装体的一部分并且被配置用于向包封剂施加压缩力的任何物理结构。它还可以向至少部分地由所述包封剂包封的电子器件和载体施加压缩力。特别地，所述压缩结构可以被配置用于在封装体的整个寿命上施加作用在封装体上的永久压缩力。优选地，所施加的压缩力可以大于作用在封装体上的张力应力，使得净压缩应力被施加到包封剂(以及可选地还施加到电子器件和载体)。
在本申请的上下文中，术语“永久压缩力”可以特别地表示不仅仅是从封装体的外部向内部作用于包封剂(并且优选地还作用于包封剂内封装体的其它构成部分)上的临时力。例如，这样的永久压缩力可以通过形成封装体的一部分的压缩结构或通过对封装体的永久外部影响来施加。压缩应力可以表示使材料变形以占据较小体积的力。当材料受到压缩应力时，可以说它处于压缩状态。在一个实施例中，这种压缩应力可以一致地施加在整个封装体上或至少施加在整个包封剂上。然而，在另一个实施例中，仅将封装体的一部分，特别是仅包封剂的一部分暴露于压缩应力下就足够了，优选地在遭受张力应力的位置处，从而通过叠加的原理抵消张力应力。
一个示例性实施例的要点是提供一种包封剂，所述包封剂例如可以被实施为保持在压缩应力下以便避免应力裂纹的无机和/或温度稳定的模制化合物(优选地作为环氧模制化合物的替代物)的结构体。例如，可以通过为所述目的而提供的封装体的压缩结构来施加压缩应力。可以通过诸如栅格化、后收缩、螺纹连接、提供带有弹簧元件的夹、提供外部壳体、提供膨胀的填料、力锁定等各种措施来产生压缩应力。因此，可以将由无机和/或温度稳定的模制化合物制成的包封剂体保持在压缩应力下以避免应力开裂。
在一个实施例中，压缩结构特别是通过直接物理接触与包封剂连接。因此，由压缩结构产生的压缩应力可以直接传递到包封剂。
在一个实施例中，包封剂是无机包封剂。因此，可以实现与常规的有机(即基于碳的)模制化合物不同的无机包封剂。这种无机包封剂可以具有特别是至少高达300℃的高温稳定性的优点。虽然这样的无机包封剂可能是脆性的，使得无机包封剂可能易于破裂，但是提供压缩结构或永久压缩力可以使无机包封剂即使在恶劣条件下也可用于根据示例性实施例的封装体。
在一个实施例中，包封剂可以由陶瓷(特别是胶合剂)或玻璃材料制成。特别地，包封剂可以不是有机模制化合物，特别不是环氧基模制化合物。陶瓷和玻璃材料可能具有高度温度稳定性。通过向封装体施加压缩力，可以考虑陶瓷或玻璃通常具有的脆性特性。因此，包封剂可以是脆性包封剂，而没有开裂的风险。
在一个实施例中，压缩结构包括至少部分地布置在包封剂的内部并且向包封剂施加压缩力的压缩性嵌体。这样的嵌体可以集成在封装体的内部。因此，封装体可以具有与常规封装体相同的外观和外部性能，从而不需要考虑改变应用条件。内部嵌体可以施加压缩应力，这增加了封装体的可靠性。
在一个实施例中，压缩嵌体是栅格。这样的栅格或网格可以例如由适当的金属、陶瓷或塑料材料制成。描述性地说，包封剂的材料可以在包封期间流入到栅格的开口中，以便在压缩结构与包封剂之间建立适当的联锁。因此，压缩力可以适当地从这种基于栅格的压缩嵌体传递到包封剂。
在一个实施例中，压缩结构包括或由具有热膨胀系数(CTE：Coefficient ofThermal Expansion)比包封剂的材料更大的材料组成。特别地，压缩结构可能已经在加热条件下与包封剂连接。相应地，所述方法可以包括：将具有比包封剂的材料更大的CTE值的压缩结构在加热条件下与包封剂连接。当具有比包封剂的材料更高的CTE的压缩结构的材料在加热条件下嵌入到包封剂中时，由于不同的CTE值，随后的冷却到操作温度可以自动产生压缩结构作用在包封剂上的压缩力。
在一个实施例中，压缩结构包括在包封剂的外部紧固到包封剂的紧固元件。相应地，所述方法可以包括在完成包封之后将紧固元件紧固到包封剂的外部，从而向包封剂施加压缩力。例如，这种紧固元件可以是螺钉或螺母。非常有利地，可以将紧固力从两个相反的侧面施加到包封剂上，以产生特别强的压缩力。这可以例如通过两个或更多个紧固元件来实现。
在一个实施例中，压缩结构包括具有包封部分和非包封部分的连接体。紧固元件可以被紧固在非包封部分上。例如，所提及的连接体可以是延伸穿过包封剂并且至少在非包封部分中具有内螺纹或外螺纹的轴，使得诸如具有相应螺纹的螺钉或螺母之类的紧固元件可以简单地拧在连接体上，以将压缩应力施加到包封剂。
在一个实施例中，压缩结构包括压缩夹具、特别是压缩夹，其接合包封剂的外部，从而向包封剂施加压缩力。因此，可以将本体夹持在包封剂上，从而施加压缩力。实现这一点的一种简单的方法是提供一个弹簧式夹具，所述夹具从外部夹持在包封剂上。
在一个实施例中，压缩夹具延伸到载体中。当夹具也在载体中延伸时，不仅可以在夹紧方向(例如水平方向)上直接向包封剂施加压缩力，而且还可以在压缩夹具与载体之间的连接方向(特别是垂直方向)上施加压缩力，这是由于压缩夹具与载体的连接所致。
在一个实施例中，压缩结构是由在至少部分地被包封剂包围之后和/或在至少部分地包围包封剂之后收缩的材料制成的。相应地，所述方法可以包括通过外壳包围包封剂，并且随后收缩外壳的材料。通过压缩结构的材料的这种装配后的收缩，压缩力可以在收缩之后并因此以适当限定的方式产生并施加。
在一个实施例中，压缩结构包括或由至少部分地包围包封剂并且将压缩力施加到包封剂的外壳组成。根据这样的优选实施例，包围包封剂的至少一部分的外壳可以向包封剂施加压缩应力。
在一个实施例中，外壳是至少部分地包封所述包封剂的另外的包封剂。非常优选地，由此可以通过包覆包封剂来形成外壳型压缩结构，例如以至少部分地包围无机包封剂的模制化合物(诸如有机模制化合物，例如环氧基的模制化合物)的形式形成。
在一个实施例中，外壳具有小于包封剂的体积的开口。在这样的实施例中，可以将包封剂压配合到所述开口中。相应地，所述方法可以包括将包封剂压配合到外壳的开口中，从而施加压缩力。在这样的实施例中，与包封剂相比，可以通过外壳型压缩结构的开口的较小尺寸来产生压缩力。
在一个实施例中，外壳由在至少部分地包围包封剂之后收缩的材料制成。装配后收缩外壳是一种以限定的方式生成作用在包封剂上的压缩力的简单且高效的方式。
在一个实施例中，包封剂和/或压缩结构包括在被外壳至少部分地包围包封剂之后膨胀的填料颗粒。相应地，所述方法可以包括至少部分地由外壳包围包封剂，并且随后在被外壳包围之后使填料颗粒膨胀。因此，填料颗粒可以被嵌入到外壳的材料中和/或包封剂的材料中，随后可以被触发以例如通过施加热和/或微波辐射而在空间上膨胀。结果，膨胀的填料颗粒可以在包封剂上产生压缩力。描述性地说，填料颗粒的膨胀可以以类似于在微波炉中基于玉米粒生产爆米花的方式进行。
在一个实施例中，所述方法包括至少部分地用具有热膨胀系数(CTE)的值大于包封剂的热膨胀系数的值的外壳型压缩结构包围包封剂，并且所述方法还包括在高于封装体的操作温度的温度下由外壳包围包封剂，随后在较低的操作温度下操作封装体。在这样的实施例中，外部材料在较高温度下附连并且具有比内部材料中的一种大的CTE。在较高的温度下附连材料之后，外部材料将比内部材料收缩得更强(由于较高的CTE)，因此会施加压缩应力。
在另一个实施例中，所述方法包括至少部分地用具有热膨胀系数(CTE)的值小于包封剂的热膨胀系数的值的外壳型压缩结构包围包封剂，并且所述方法还包括在低于封装体的操作温度的温度下由外壳包围包封剂，随后在较高的操作温度下操作封装体。在所述实施例中，外部材料具有比内部材料更低的CTE，并且所述外部材料在较低的温度下(例如在室温下)附连。当加热这样的装置或封装体时，外壳的膨胀程度将小于内部材料。因此，较强膨胀的内部材料将通过压在外壳上而引起压缩应力。
在一个实施例中，压缩结构包括或由模制化合物组成，特别是模制化合物包括环氧树脂或聚合物陶瓷。因此，压缩结构可以是有机或聚合物基模制化合物，由于不同的材料配置，其可以向无机包封剂施加压缩力。
在本申请的上下文中，术语“聚合物”可以特别地表示由由多个重复的亚基组成的分子形成的物质。聚合物可以由多个较小的分子(其可以表示为单体等)聚合来产生。聚合可以表示在化学反应中使单体分子一起反应以形成聚合物链或三维网络的过程。聚合物可以是能够交联的材料。在本申请的上下文中，术语“陶瓷”可以特别地表示技术陶瓷。这种技术陶瓷可以具有根据ENV 12212(在本申请的优先权日为最新版本)的性能。特别地，陶瓷可以是高度发展的、高性能的适用陶瓷材料，其可以主要是非金属和无机的并且可以具有某些功能特性。特别地，在本公开的范围内的术语“陶瓷”可以涵盖ENV 12212的所有列出的陶瓷类型：C111、C112、C120、C130、C140、C210、C221、C221、C230、C240、C250、C410、C420、C430、C440；C510、C511、C512、C520、C530、C610、C620、C310；C320、C330、C331、C340、C350、C351、C780、C786、C795、C799、RBAO(表示根据DIN ENV 14242的术语)、C810、C820、MgO(表示根据DIN ENV 14 242的术语)、PSZ(表示根据DIN ENV 14 242的术语)、FSZ(表示根据DIN ENV14 242的术语)、TZP(表示根据DIN ENV 14 242的术语)、ATI(表示根据DIN ENV 14242的术语)、PZT(表示根据DIN ENV 14242的术语)、SiO2(表示根据DIN ENV 14242的术语)、TiO2(表示根据DIN ENV 14 242的术语)。此外，均表示常用的工程术语的尖晶石或莫来石材料也可以由术语“陶瓷”涵盖。在本申请的上下文中，术语“聚合物陶瓷”可以特别地表示包含或由陶瓷填料和聚合物、特别是聚硅氧烷的复合物组成的(例如无机-有机)复合材料。聚合物陶瓷的形成可以基于官能化树脂的热固化，所述官能化树脂由于例如200℃以上的热处理而能够形成陶瓷状结构。可以通过选择合适的功能性填料、粘合剂系统和/或(例如增塑剂)添加剂来调节相关的使用性能(例如电绝缘性、热导性、热膨胀系数、硬度)和加工参数。例如，可以使用高密度聚乙烯和低密度聚乙烯涂覆的BaO-Nd2O3-TiO2陶瓷粉作为填料经由熔融挤出制备聚合物-陶瓷复合材料。聚合物材料特别可以是能够在非常高的温度下转化为陶瓷材料的材料(例如聚硅氧烷)。在聚合物内，压缩结构的其余成分可以混合。换句话说，聚合物可以是其中可以嵌入其它成分、特别是填料颗粒的物质。
可以通过触发聚合物陶瓷的聚合物的交联来选择性地和可调节地固化处于未固化状态的聚合物。固化程度可以用作设计参数，用于例如根据其热膨胀系数来精细调节所获得的聚合物陶瓷的性能。陶瓷填料颗粒可以是聚合物陶瓷的另一成分。特别地，它们可以被特别地选择，使得可以相应地调节压缩结构的物理性能。例如，可以选择填料颗粒以提高热导性、电绝缘性能和/或机械可靠性。特别地，已经证明硅有机聚合物与压缩结构的要求良好兼容。
在一个实施例中，聚合物(特别是硅有机聚合物)可以包括由聚硅氧烷、聚碳硅烷、聚硅氮烷和聚硼硅氮烷组成的组中的至少一种。更准确地说，这样的材料可以用作易于制造和固化的聚合物陶瓷的前体材料。鉴于聚硅氧烷对于封装体的有利性能，聚硅氧烷是有利的选择。
在一个实施例中，压缩结构被配置用于沿着两个相反的(特别是水平的)方向、沿着垂直方向和/或沿着至少四个向内定向、即朝向封装体的内部的方向，将压缩应力施加到包封剂。有利的配置从至少两个相反的侧面压缩包封剂(例如，比较图1)。还优选的是从多个方向沿着包封剂的周边向内作用的压缩力(例如参看图7)。
在一个实施例中，所述封装体包括另外的载体，其中，所述电子器件以由电子器件生成的热量经由载体和另外的载体去除的方式布置在所述载体与所述另外的载体之间。当将电子器件夹在两个都能够去除在封装体的操作期间生成的热量的两个载体之间时，可以提供双面冷却结构，其中压缩结构的存在同时确保封装体的机械完整性。
在一个实施例中，所述封装体被配置为模块、特别是包括多个包封的电子器件和/或包括外部框架的模块。通过优选地用脆性但温度稳定的包封剂包封多个包封的电子器件并通过压缩结构施加压缩力，不仅可以提高封装体作为整体的机械完整性，而且还可以提高电子芯片与载体和/或包封剂之间的界面处的粘附性。因此，可以获得适当的电、机械和/或热可靠性。
在一个实施例中，压缩结构包括被压在包封剂上的外部压缩体、特别是外部压缩板。通过外部压缩板或另一种类型的压缩体将压缩应力施加到包封剂的外部是一种增加封装体的机械可靠性的简单方法。
在一个实施例中，压缩结构被配置用于施加至少100N/m2、特别是至少1000N/m2、更特别是至少10000N/m2的压缩应力。所提及的值可以指操作温度(例如温度在150℃至250℃范围内)和/或室温。本领域技术人员将理解，沿着封装体可能存在温度分布。这些最小值可能适合于将张力应力补偿到这样的程度，使得即使使用脆性包封剂也变得可能，而没有损坏封装体的风险，特别是没有在包封剂中形成裂纹的风险。
在实施例中，所述方法包括施加永久压缩应力和/或压缩结构可以被配置用于施加超过张力应力至少10-3N/m2、特别是至少1N/m2、更特别地至少100N/m2的压缩应力。所提及的差异可以指操作温度(例如温度在150℃至250℃范围内)和/或室温。特别是在绝对压缩应力的上述范围内，应该提到的是，在一定的操作温度范围内持续施加的任何正压缩应力都是足够的。即使10-3N/m2也足以实现机械保护封装体和/或抑制层离的效果，只要在操作温度范围内不会对脆性材料产生张力应力即可。
在一个实施例中，载体包括引线框架、特别是引线框架包括裸片焊盘和多个引线。这样的引线框架可以是片状的金属结构，其可以被图案化以形成用于安装封装体的一个或多个电子器件的一个或多个裸片焊盘或安装区段，以及用于在将一个或多个电子器件安装在引线框架上时将封装体电连接到电子环境的一个或多个引线区段。在一个实施例中，引线框架可以是金属板(特别是由铜制成)，所述金属板可以例如通过冲压或蚀刻而被图案化。将芯片载体形成为引线框架是成本有效的并且在机械上以及电气上都有利的配置，其中，至少一个电子器件的低欧姆连接可以与引线框架的坚固的支撑能力相结合。此外，由于引线框架的金属(特别是铜)材料的高热导率，引线框架可以有助于封装体的导热性并且可以去除在电子器件的操作期间产生的热量。引线框可以包括例如铝和/或铜。
在另一个实施例中，所述载体包括由中央电绝缘导热层(例如陶瓷层)以及两个相反的主表面上覆盖的相应的导电层(例如铜层或铝层，其中，所述相应的导电层可以是连续的或图案化的层)构成的堆叠体、直接铜接合(DCB)衬底和直接铝接合(DAB)衬底
在一个实施例中，载体的所有引线或端子可以侧向突出于包封剂(其可以对应于引线封装体架构)。然而，封装体也可以是无引线封装体。
在一个实施例中，电子器件与载体之间的连接是通过连接介质形成的。例如，连接介质可以是焊料结构、烧结结构、熔接结构和/或胶合结构。因此，可以通过软焊、烧结或熔接，或者通过粘附或胶合来实现将电子器件安装在载体上。
在一个实施例中，所述封装体包括安装在载体上的多个电子器件。因此，所述封装体可以包括一个或多个电子器件(例如诸如电容器的至少一个无源部件以及诸如半导体芯片的至少一个有源部件)。
在一个实施例中，所述至少一个电子器件包括由控制器电路、驱动器电路和功率半导体电路组成的组中的至少一个。所有这些电路可以集成到一个半导体芯片中，或者分别集成在不同的芯片中。例如，可以通过一个或多个芯片来实现相应的功率半导体应用，其中，这种功率半导体芯片的集成电路元件可以包括至少一个晶体管(特别是MOSFET、金属氧化物半导体场效应晶体管)、至少一个二极管。特别地，可以制造实现半桥功能、全桥功能等的电路。
在一个实施例中，所述封装体被配置为功率转换器、特别是AC/DC功率转换器和DC/DC功率转换器中的一种。然而，诸如逆变器等的其它电子应用也是可能的。
作为用于半导体芯片的衬底或晶片，可以使用半导体衬底，即硅衬底。替代性地，可以提供硅氧化物或另一绝缘体衬底。也可以实施锗衬底或III-V族半导体材料。例如，示例性实施例可以以GaN或SiC技术实施。
此外，示例性实施例可以利用诸如适当的蚀刻技术(包括各向同性和各向异性蚀刻技术、特别是等离子体蚀刻、干蚀刻、湿蚀刻)、图案化技术(其可以涉及光刻掩模)、沉积技术(例如化学气相沉积(CVD：Chemical Vapor Deposition)、等离子体增强化学气相沉积(PECVD：Plasma Enhanced Chemical Vapor Deposition)、原子层沉积(ALD：Atomic LayerDeposition)、溅射等)的标准半导体加工技术。
通过结合附图的以下描述和所附权利要求书，上述和其它目的、特征和优点将变得显而易见，在附图中，相似的部件或元件由相似的附图标记表示。
附图说明
所包括的附图示出了示例性实施例，以提供对示例性实施例的进一步理解并构成说明书的一部分。
在附图中：
图1至图10示出了根据示例性实施例的封装体的剖视图。
图11示出了带有脆性包封剂的常规封装体的剖视图，示意性地示出了张力引起的断裂。
具体实施方式
附图中的图示是示意性的，而不是按比例的。
在将参考附图更详细地描述示例性实施例之前，将基于已经开发了哪些示例性实施例的内容总结一些一般性考虑。
根据一个示例性实施例，提供了一种封装体，其中封装结构体(特别是其包封剂)可以保持在压缩应力下。这种压缩应力可以通过封装体本身的固有部分和整体部分、即通过其压缩结构而永久地施加到包封剂上。
通常，分立装置可以使用环氧模制化合物包封。在许多情况下，这些有机化合物在超过例如200℃的温度下都不具有热稳定性。
解决此缺点的方法是改用如玻璃、陶瓷或其它类似化合物的无机和温度稳定的化合物。然而，这些材料中的许多都是脆性的，并且对张力的反应差，会开裂。因此，所提及的无机包封剂有利地是稳定的，但是不幸的是响应于张力应力而显示出明显的开裂倾向。
根据一个示例性实施例，有可能在封装体中使用高温稳定的包封剂材料，同时避免所述脆性包封剂材料的所描述的张力开裂问题。通过使封装结构体处于压缩应力下，可以抑制脆性材料中裂纹的形成和发展。必要的压缩可以通过一系列结构和/或工艺措施来产生。描述性地说，可以提供预应力温度稳定的(例如基于陶瓷的)封装材料来提高相应的封装体的机械完整性。提供例如由压缩结构施加的这种永久压缩应力的示例性实施例对于SiC(碳化硅)装置、GaN(氮化镓)装置以及在制造和/或操作期间需要温度升高的所有应用而言可能是特别有利的。
例如，膨胀填料剂可以与包围的壳体或外壳一起使用。在这方面，可能有利的是在生产后使填料膨胀(例如通过微波触发的有机填料颗粒的膨胀，类似于在微波炉中制备爆米花)。
附加性地或替代性地，包封剂结构体在几何上可以大于构成压缩结构的包围的壳体。然后，所述较大的包封剂体可以通过力插入到可能产生所需的压缩应力的壳体或外壳中。
由无机材料(例如陶瓷)制成的包封材料在温度稳定性方面具有优异的性能，但是在许多情况下是脆性的。这使得这种无机包封剂材料易于形成裂纹，并且易于使裂纹在包封剂的较大部分上快速扩展或传播。然而，事实证明，这种无机包封剂仅在存在张力应力的情况下易于失效，但是对于施加明显高的压缩力是稳定的。因此，一个示例性实施例提供一种具有这样的无机包封剂的封装体，例如通过形成封装体的一部分的压缩结构，可以向其施加(特别是永久的)压缩力。结果，可以获得高度温度稳定的封装体，其被可靠地保护以防止由于张力应力引起的机械失效。更特别地，这样的实施例非常有利地改善了载体、电子器件与包封剂之间的封装体内粘合，因为特别是电子器件与包封剂之间的界面通过施加的压缩力适当地保持在一起。结果，可以获得高度可靠的封装体，其中可以强烈抑制任何层离的趋势。
图1示出了根据一个示例性实施例的封装体100的剖视图。
封装体100包括载体102，如引线框架。例如半导体芯片的电子器件104安装在载体102上。载体102的顶部表面与电子器件104的底部表面之间的连接例如可以通过焊接进行。同样如图所示，电子器件104的上主表面上的焊盘178可以通过接合导线144与载体102连接。尽管电子器件104也可以存在于下面描述的图2至图9的实施例中的每一个中，但是为了简单起见，在所述实施例中未示出电子器件104。
此外，封装体100包括包封载体102的一部分和整个电子器件104的包封剂106。优选地，包封剂106是无机包封剂106，例如可以是诸如胶合剂的陶瓷或由玻璃制成。包封剂106的这种材料选择的结果是，包封剂106有利地是高度温度稳定的。然而，包封剂106的所提及的材料是脆性的，因此在存在张力的情况下显示出开裂的倾向(参见附图标记140和图11)。
为了克服该缺点，所示的实施例向包封剂106施加永久压缩应力以抵消张力应力140。这可以有利地保护封装体100免于不期望的开裂。优选地，作为固有张力应力(参见附图标记140)和施加的压缩应力(参见附图标记128)的总和的净有效压缩应力可以是正的。
因此，图1所示的封装体100是高度温度稳定的，同时是机械稳定的。高温稳定性可以通过由诸如胶合剂的无机材料提供包封剂106来实现。这种材料的包封剂106的脆性特性可以通过向包封剂106施加压缩应力而使其机械稳定的，参见附图标记128。在所示的实施例中，沿着两个反平行的水平方向施加永久压缩应力。因此，所施加的压缩应力可过度补偿不期望的张力(参见附图标记140)，不期望的张力通常会导致裂纹的形成(参见图11中的附图标记210)。
图2示出了根据另一个示例性实施例的封装体100的剖视图。
图2的实施例包括形成封装体100的整体部分并被配置用于向包封剂106施加压缩应力的压缩结构108。更具体地，所示的压缩结构108被配置用于沿着两个相反的水平方向128向包封剂106施加压缩应力。为此，压缩结构108包括部分地布置在包封剂106的内部并且部分地布置在包封剂106的外部的压缩嵌体110。压缩嵌体110通过形成压缩嵌体110的包封剂外部端部部分并与包封剂106的侧壁接合的压缩板端部111来向包封剂106施加压缩力。所述板端部111与压缩嵌体110的包封的中央体113协作。例如，压缩嵌体110的中央体113可以是提供与包封剂106适当联锁的栅格或网格，从而高效地传递压缩力。
可能有利的是，压缩结构108包括或由具有比包封剂106的材料更大的热膨胀系数(CTE)的材料组成。当在所述情况下，压缩结构108在加热条件下已经与包封剂106连接时，这可能会在较低的工作温度下产生相当量的永久压缩力。更具体地，所述制造方法可以包括：将具有比包封剂106的材料更大的CTE值的压缩结构108在加热条件下与包封剂106连接。在冷却之后，压缩结构108比包封剂106收缩更多，从而产生压缩力。
总而言之，图2的实施例将压缩嵌体110实施为压缩结构108，其可以实施为具有大于包封剂106或封装结构体的CTE值的CTE值的栅格或网格或线。热组件最终可能会产生压缩应力。附加性地或替代性地，也可以进行模制后收缩工艺。在图2中，压缩结构108被实施为嵌体110，所述嵌体110以形状闭合而部分地集成在包封剂106中，以便作用在压缩结构108上的收缩力将向包封剂106施加压缩力。
图3示出了根据另一示例性实施例的封装体100的剖视图。
根据图3，压缩结构108包括在包封剂106的外部紧固到包封剂106的两个紧固元件112(实施为螺母)。更具体地，压缩结构108包括具有中央包封部分116和位于中央包封部分116的两个相反端部处的非包封部分118的连接体114。紧固元件112可以具有内螺纹，从而可以拧在外部带有螺纹的非包封部分118上，所述非包封部分118可以是螺纹轴或杆。紧固元件11 2可以在完成包封之后紧固到包封剂106的外部，从而向包封剂106施加压缩力。结果，可以获得装配后的紧固。
在图3的实施例中，压缩力是通过拧紧螺母型(或替代性地螺钉型)紧固元件112以压靠在包封剂106的两个相反的侧壁施加的。这产生了沿水平方向作用在包封剂106上的压缩力。
图4示出了根据又一示例性实施例的封装体100的剖视图。
根据图4，压缩结构108包括压缩夹具120，所述压缩夹具120在这里实施为压缩夹，用于接合包封剂106的两个相反的侧壁，从而产生施加到包封剂106的压缩力。例如，压缩夹可以以用于夹持包封剂106的一个或多个弹簧元件实施。根据图4的夹具型压缩结构108产生沿反平行方向作用在包封剂106的两个相反侧壁上的压缩力。
图5示出了根据又一示例性实施例的封装体100的剖视图。在所示的实施例中，压缩结构108实施为嵌体110，并且由在被包封剂106包围之后收缩的材料制成。因此，可以根据图5执行装配后的紧固过程。因此，嵌体110可以实施为内部化的网格，所述内部化的网格可以由具有大于包封剂106的材料的CTE值的CTE值的材料制成。如上所述，该制造工艺可能涉及热装配。也可以用模制后收缩处理封装结构体。
在图5中，提供了完全嵌入的压缩结构108，用于产生作用在完全周向包围所述压缩结构108的包封剂106上的压缩力。如附图标记128所示，所描述的配置可以产生主要作用在图5的水平平面内的压缩力。
图6示出了根据又一示例性实施例的封装体100的剖视图。图6示出了具有设有弹簧功能的压缩夹的一个实施例。根据图6，可以以与参照图4描述的方式类似的方式实施的压缩夹120延伸到载体102中，并且可以在两端固定在那里。因此，压缩结构108可以被配置用于沿着两个相反的水平方向128向包封剂106施加压缩应力，这是由压缩夹具120的弹簧功能产生的。此外，由于压缩夹具120与载体102的连接，还可以沿着垂直方向130施加压缩力。图6的实施例具有的优点是，由于夹具类型的连接结构108与包封剂106之间的固定连接，不仅由于夹具的弹簧效应而存在水平压缩力，而且还由于压缩结构108与载体102之间的连接而存在垂直压缩力。
图7示出了根据又一示例性实施例的封装体100的剖视图。
如图所示，压缩结构108可以实施为包围包封剂106的一部分、从而向包封剂106施加压缩力的外部壳体或外壳122。
例如，外壳122可以是在施加压缩应力的同时部分地包封包封剂106的另外的包封剂。所述另外的包封剂可以例如是有机包封剂。
附加性地或替代性地，外壳122可以具有小于包封剂106的体积的内部开口，使得包封剂106可以压配合到所述开口中，从而施加压缩应力。
附加性地或替代性地，外壳122可以由在部分地包围包封剂106之后收缩的材料制成，从而产生压缩应力。
附加性地或替代性地，包封剂106和/或压缩结构108可以包括在通过外壳122包围包封剂106之后膨胀的填料颗粒129。因此，膨胀的填料颗粒129可以施加压缩应力。如细节142所示，包封剂106的材料和/或外壳122的材料可以包括这样的填料颗粒129，所述填料颗粒129可以通过外部触发源、例如加热或微波供应而膨胀。填料颗粒129的这种膨胀可以形成作用在包封剂106上的压缩力。
附加性地或替代性地，外壳122可以由具有负的热膨胀系数的材料制成，而包封剂106的材料可以具有正的热膨胀系数。当温度升高时(例如在封装体100的操作期间)，CTE值的所描述的组合将自动向包封剂106施加压缩力，因为包封剂106将膨胀并且包围的外壳122收缩。
如图7中通过四个箭头和附图标记132所示，压缩结构108可以被配置用于沿着四个(或更多个)向内定向并且相对于彼此倾斜的方向132向包封剂106施加压缩应力。非常有利地，图7的实施例产生沿周向向内作用在包封剂106上的压缩力。这提供了高效的保护，以防止裂纹的形成以及电子器件104与包封剂106之间的层离。
如图所示，图7的实施例可以提供具有小的填充孔174的外部壳体或外壳122，例如用于填充内部化的网格，其CTE的值大于封装结构体的CTE的值。这可以有利地与热组件相结合。也可以进行应用于封装体体的模制后收缩工艺。
在图7的实施例中，例如可以通过形成在外壳122中的一个或多个小开口174施加包封剂106的材料。此后，可以用塞子或类似物封闭开口174(未显示)。
图7中所示的封装体100的例如引线框架型或衬底型载体102可以在底部侧可选地被电绝缘。
图8示出了根据又一示例性实施例的封装体100的剖视图。
在所示的实施例中，压缩结构108包括或由外部模制化合物组成，特别是该模制化合物包括环氧树脂或聚合物陶瓷。描述性地说，可以用具有更高CTE的材料来包覆胶合剂型包封剂106。特别地，可以将聚合物或被填充的聚合物用于包封剂型压缩结构108。
压缩结构108的包封材料可以特别是选自环氧树脂或另一种模制化合物或聚合物陶瓷。如果在升高的温度(例如175℃或200℃)下施加包覆材料，则将向胶合剂材料施加压缩强度，因为包覆材料往往比胶合剂收缩得更大(CTE比胶合剂更高)。同样的概念也可以应用于模块。根据图8，无机包封剂106因此可以通过形成压缩结构108的模制型包封剂包覆成型。
图9示出了根据又一示例性实施例的封装体100的剖视图。
图9示出了其中胶合剂被施加在壳体中从而形成包封剂106的功率模块实现方式。压力是通过例如通过夹具180或者通过螺钉将构成压缩结构108的板压到壳体上来施加以在顶板型压缩结构108与在这里实施为底部板(例如直接铜接合载体、DCB)的载体102之间施加压力。例如，压力可以通过DCB或在DCB的一侧施加。
顶部板的不同形式和材料对于实施压缩结构108都是可能的(例如凹、平、凸、有孔或无孔、有小孔和大孔等)。可以使用一个或多个夹具180来向下压板。图9中还示出了各种引脚和连接器，参见附图标记182。此外，还示出了带有底部板(例如聚合物)的模块壳体。也可以提供导线、胶合剂和单个或多个电子器件104(例如裸片)。
通常，当胶合剂仍为液体或当胶合剂已经固化时，可以施加压缩力。可以施加单向或多个方向的压缩力(例如，等静压)。
在图9的实施例中，作为压缩结构108的压缩板被压在包封剂106的顶部上，以在垂直方向上施加压缩力。夹具180也可以对压缩力做出贡献。附图标记182表示从模块型封装体100的包封剂106延伸出的电接触部。所述模块型封装体100还包括可以在其中嵌入多个电子器件104(特别是裸露的裸片)的包围框架150。如图8所示，电子器件104的上主表面通过相应的接合导线144与载体102连接。
例如，图9的模块型封装体100的载体102可以是引线框架，或者可以是具有中央导热电绝缘层(例如陶瓷层)的载体，所述中央导热电绝缘层在其两个相反的主表面上由相应的导电层(例如铜层)夹持。
图10示出了根据另一示例性实施例的具有双面冷却性能的封装体100。
根据图10，电子器件104安装在第一载体102上，所述第一载体102在所示的实施例中是具有在其两个相反的主表面上覆盖有相应的导电层162、164的中央电绝缘导热层160的三层载体。例如，第一载体102可以是DCB(直接铜接合)、DAB(直接铝接合)或AMB衬底。更具体地，中央电绝缘导热层160可以是陶瓷层，并且在陶瓷层的主表面上的两个导电层162、164可以例如是铜层和/或铝层。此外，可以提供第二载体170，所述第二载体170可以安装在电子器件104的上主表面上或上方(例如由隔离物172隔开)。第二载体170可以与第一载体102相似或相同地构造(如图10中附图标记160、162、164所示)或可以以其它方式构造(例如构造为引线框架)。由电子器件104、第一载体102和第二载体170组成的布置结构可以由上述包封剂106包封，例如由诸如胶合剂的陶瓷材料制成。这提供了高度温度稳定但脆性的材料。此外，提供压缩结构108作为图10中所示的封装体100的一部分，所述压缩结构108向包封剂106和嵌入其中的电子器件104施加压缩应力。此外，所述压缩应力也被施加到第一载体102和第二载体170。结果，由于压缩结构108，不仅可以安全地防止在包封剂106的内部的裂纹的形成，而且还可以压缩电子器件104、第一载体102、第二载体170与包封剂106之间的界面，以便高效地抑制高度不期望的层离。同时，第一载体102和第二载体170的存在允许电子器件104的双面冷却，所述电子器件104可以例如是功率半导体芯片。因此，可以在封装体100的操作期间由包封的电子器件104生成的大量的热量可以经由封装体100的两个相反的主表面从封装体100中去除，即以特别高效的方式去除。这也有助于提高封装体100的机械可靠性。
图11示出了带有脆性包封剂202的常规封装体200的剖视图，示意性地示出了由张力引起的断裂。
图11示出了具有之上安装有电子器件208的载体206的常规封装体200。无机包封剂202包封电子器件208。由于无机包封剂202的脆性特性，其在存在张力应力的情况下易于形成一个或多个裂纹210，参见附图标记140。
与这种常规方法相比，示例性实施例通过提供(优选地永久的)压缩力、例如由压缩结构108施加的压缩力来避免所描述的不期望的现象。
应当注意，术语“包括”不排除其它元件或特征，并且“一”或“一个”不排除多个。同样，可以组合结合不同实施例描述的元件。还应当注意，附图标记不应被解释为限制权利要求的范围。此外，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、手段、方法或步骤包括在它们的范围内。

Claims (20)

1.一种封装体(100)，包括：
·载体(102)；
·安装在所述载体(102)上的电子器件(104)；
·包封所述载体(102)的至少一部分和所述电子器件(104)的至少一部分的包封剂(106)；以及
·配置用于向所述包封剂(106)的至少一部分施加压缩应力的压缩结构(108)，
·其中，所述压缩结构(108)的材料具有比所述包封剂(106)的材料更高的热膨胀系数。
2.根据权利要求1所述的封装体(100)，其中，所述包封剂(106)是无机包封剂(106)。
3.根据权利要求1或2所述的封装体(100)，其中，所述包封剂(106)包括或由以下材料中的至少一种组成：陶瓷、特别是胶合剂；玻璃。
4.根据权利要求1至3中任一项所述的封装体(100)，其中，所述包封剂(106)不是有机模制化合物、特别不是环氧基模制化合物。
5.根据权利要求1至4中任一项所述的封装体(100)，其中，所述压缩结构(108)包括至少部分地布置在所述包封剂(106)的内部并且向所述包封剂(106)施加压缩力的压缩嵌体(110)，其中，特别是所述压缩嵌体(110)是栅格。
6.根据权利要求1至5中任一项所述的封装体(100)，其中，所述压缩结构(108)包括或由热膨胀系数大于所述包封剂(106)的材料的材料组成，其中，特别是所述压缩结构(108)在加热条件下与所述包封剂(106)连接。
7.根据权利要求1至6中任一项所述的封装体(100)，其中，所述压缩结构(108)包括紧固在所述包封剂(106)上的至少一个紧固元件(112)，从而向所述包封剂(106)施加压缩应力。
8.根据权利要求7所述的封装体(100)，其中，所述压缩结构(108)包括具有位于所述包封剂(106)中的包封部分(116)和相对于所述包封剂(106)暴露的非包封部分(118)的连接体(114)，所述至少一个紧固元件(112)紧固在所述非包封部分(118)上。
9.根据权利要求1至8中任一项所述的封装体(100)，其中，所述压缩结构(108)包括以压缩力接合所述包封剂(106)的至少一部分的压缩夹具(120)、特别是压缩夹，其中，特别是压缩夹具(120)延伸到所述载体(102)中。
10.根据权利要求1至9中任一项所述的封装体(100)，其中，所述压缩结构(108)由在至少部分地被所述包封剂(106)包围之后和/或在至少部分地包围所述包封剂(106)之后收缩的材料制成。
11.根据权利要求1至10中任一项所述的封装体(100)，其中，所述压缩结构(108)包括或由至少部分地包围所述包封剂(106)并且向所述包封剂(106)施加压缩应力的外壳(122)组成。
12.根据权利要求11所述的封装体(100)，其中，所述封装体(100)包括以下特征中的至少一个：
所述外壳(122)是至少部分地包封所述包封剂(106)的另外的包封剂、特别是模制化合物；
所述外壳(122)具有开口，所述开口小于所述包封剂(106)的被压配合到所述开口中的体积；
所述外壳(122)由在至少部分地包围所述包封剂(106)之后收缩的材料制成；
所述包封剂(106)和/或所述外壳(122)包括在至少部分地由所述外壳(122)包围所述包封剂(106)之后膨胀的填料颗粒(129)，从而向所述包封剂(106)施加压缩应力；
所述外壳(122)由热膨胀系数比所述包封剂(106)高的材料制成。
13.根据权利要求1至12中任一项所述的封装体(100)，其中，所述压缩结构(108)包括或由模制化合物组成，所述模制化合物特别是包括环氧树脂或聚合物陶瓷。
14.根据权利要求1至13中任一项所述的封装体(100)，其中，所述压缩结构(108)被配置用于至少沿着两个相反的、特别是水平的方向(128)、至少沿着垂直方向(130)和/或至少沿着朝向所述封装体(100)的内部定向的四个方向(132)向所述包封剂(106)施加压缩应力。
15.根据权利要求1至14中任一项所述的封装体(100)，其中，所述封装体(100)包括另外的载体(170)，其中，所述电子器件(104)以使由电子器件(104)生成的热量能够经由所述载体(102)和所述另外的载体(170)去除的方式布置在所述载体(102)与所述另外的载体(170)之间。
16.根据权利要求1至15中任一项所述的封装体，其中，所述封装体被配置为模块，所述模块特别是包括多个包封的电子器件(104)和/或包括外部框架(150)。
17.根据权利要求1至16中任一项所述的封装体，其中，所述压缩结构(108)包括被压到所述包封剂(106)上的外部压缩体、特别是外部压缩板。
18.根据权利要求1至17中任一项所述的封装体，其中，所述压缩结构(108)被配置用于向所述包封剂(106)施加至少100N/m2、特别是至少1000N/m2、更特别是至少10000N/m2的压缩应力。
19.一种制造封装体(100)的方法，其中，所述方法包括：
·将电子器件(104)安装在载体(102)上；
·通过包封剂(106)包封所述载体(102)的至少一部分和所述电子器件(104)的至少一部分；
·向所述包封剂(106)的至少一部分施加永久压缩应力、特别是用于抵消张力应力；以及
·将由具有比所述包封剂(106)的材料更大的热膨胀系数的材料制成的压缩结构(108)与所述包封剂(106)在加热条件下连接，使得所述压缩结构(108)在低于加热条件的操作温度下向所述包封剂(106)施加压缩应力。
20.根据权利要求19所述的方法，其中，所述方法包括以下特征中的至少一个：
所述方法包括至少部分地用外壳(122)型压缩结构(108)包围所述包封剂(106)，所述外壳(122)型压缩结构(108)具有大于所述包封剂(106)的热膨胀系数的值的热膨胀系数的值，其中，所述方法还包括在高于所述封装体(100)的操作温度的温度下由所述外壳(122)包围所述包封剂(106)，随后在较低的操作温度下操作所述封装体(100)；
所述方法包括至少部分地用外壳(122)型压缩结构(108)包围所述包封剂(106)，所述外壳(122)型压缩结构(108)具有小于所述包封剂(106)的热膨胀系数的值的热膨胀系数的值，其中，所述方法还包括在低于所述封装体(100)的操作温度的温度下由所述外壳(122)包围所述包封剂(106)，随后在更高的操作温度下操作所述封装体(100)；
所述方法包括在完成包封之后将紧固元件(112)紧固在所述包封剂(106)的外部上，从而将压缩应力施加到所述包封剂(106)；
所述方法包括将所述包封剂(106)压配合到外壳(122)的开口中，从而将压缩应力施加到所述包封剂(106)上；
所述方法包括通过外壳(122)包围所述包封剂(106)，随后收缩所述外壳(122)的材料，从而将压缩应力施加到所述包封剂(106)；
所述方法包括通过外壳(122)包围所述包封剂(106)，随后使所述包封剂(106)和/或外壳(122)的填料颗粒(129)膨胀，从而将压缩应力施加到所述包封剂(106)；
所述方法包括将至少100N/m2、特别是至少1000N/m2、更特别是至少10000N/m2的永久压缩应力施加到所述包封剂(106)；
所述方法包括施加超过张力应力至少10-3N/m2、特别是至少1N/m2、更特别是至少100N/m2的压缩应力。
CN202011374563.9A 2019-11-28 2020-11-30 具有处于压缩应力下的包封剂的封装体 Pending CN112864106A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019132314.2 2019-11-28
DE102019132314.2A DE102019132314B4 (de) 2019-11-28 2019-11-28 Package mit Einkapselung unter Kompressionsbelastung

Publications (1)

Publication Number Publication Date
CN112864106A true CN112864106A (zh) 2021-05-28

Family

ID=75896932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011374563.9A Pending CN112864106A (zh) 2019-11-28 2020-11-30 具有处于压缩应力下的包封剂的封装体

Country Status (3)

Country Link
US (1) US20210166986A1 (zh)
CN (1) CN112864106A (zh)
DE (1) DE102019132314B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11328973B2 (en) * 2020-06-26 2022-05-10 General Electric Company Power semiconductor devices with high temperature electrical insulation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590452A (ja) * 1991-09-25 1993-04-09 Sony Corp 樹脂封止型半導体装置
CN102194759A (zh) * 2010-03-05 2011-09-21 台湾积体电路制造股份有限公司 半导体元件封装体、环结构、及制造半导体封装体的方法
CN206353525U (zh) * 2015-09-28 2017-07-25 赛灵思公司 具有加强盖板的堆叠硅封装组件
CN107039289A (zh) * 2015-10-26 2017-08-11 英飞凌科技奥地利有限公司 具有限定的热、机械和电特性的热接合材料

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
KR20070086863A (ko) * 1998-09-03 2007-08-27 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
US6631078B2 (en) * 2002-01-10 2003-10-07 International Business Machines Corporation Electronic package with thermally conductive standoff
US7013834B2 (en) * 2002-04-19 2006-03-21 Nordson Corporation Plasma treatment system
US6853068B1 (en) * 2002-05-22 2005-02-08 Volterra Semiconductor Corporation Heatsinking and packaging of integrated circuit chips
US20100210745A1 (en) * 2002-09-09 2010-08-19 Reactive Surfaces, Ltd. Molecular Healing of Polymeric Materials, Coatings, Plastics, Elastomers, Composites, Laminates, Adhesives, and Sealants by Active Enzymes
WO2004066425A2 (en) * 2003-01-24 2004-08-05 Hydrogenics Corporation Apparatus for and method of forming seals in fuel cells and fuel cell stacks
US7375404B2 (en) * 2003-12-05 2008-05-20 University Of Maryland Biotechnology Institute Fabrication and integration of polymeric bioMEMS
CN104925744A (zh) * 2004-11-04 2015-09-23 微芯片生物技术公司 压入式冷焊密封方法和装置
US7462506B2 (en) * 2006-06-15 2008-12-09 International Business Machines Corporation Carbon dioxide gettering method for a chip module assembly
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
KR100927586B1 (ko) * 2008-03-13 2009-11-23 삼성모바일디스플레이주식회사 프릿 실링 시스템 및 이를 이용한 유기 발광 디스플레이장치의 제조 방법
KR101501739B1 (ko) * 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
US8471575B2 (en) * 2010-04-30 2013-06-25 International Business Machines Corporation Methodologies and test configurations for testing thermal interface materials
DE102013112267A1 (de) * 2013-11-07 2015-05-07 Heraeus Deutschland GmbH & Co. KG Halbleitermodul mit einer einen Halbleiterbaustein bedeckenden Umhüllungsmasse
DE102015108700A1 (de) * 2015-06-02 2016-12-08 Infineon Technologies Austria Ag Halbleiter-Leistungs-Package und Verfahren zu ihrer Herstellung
KR101952864B1 (ko) * 2016-09-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
DE102016226262A1 (de) * 2016-12-28 2018-06-28 Robert Bosch Gmbh Elektronikmodul, Verfahren
US9775229B1 (en) * 2017-01-25 2017-09-26 Nvidia Corporation Internally die-referenced thermal transfer plate
DE102017207424A1 (de) * 2017-05-03 2018-11-08 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Vorrichtung mit einer Umhüllmasse
US10616993B1 (en) * 2018-01-15 2020-04-07 Arista Networks, Inc. Heatsink backing plate
US10790162B2 (en) * 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10541156B1 (en) * 2018-10-31 2020-01-21 International Business Machines Corporation Multi integrated circuit chip carrier package
EP3683831A1 (en) * 2019-01-15 2020-07-22 Infineon Technologies AG Interface material comprising a polymer ceramic
US10880986B2 (en) * 2019-03-29 2020-12-29 Intel Corporation Activate loading mechanism
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590452A (ja) * 1991-09-25 1993-04-09 Sony Corp 樹脂封止型半導体装置
CN102194759A (zh) * 2010-03-05 2011-09-21 台湾积体电路制造股份有限公司 半导体元件封装体、环结构、及制造半导体封装体的方法
CN206353525U (zh) * 2015-09-28 2017-07-25 赛灵思公司 具有加强盖板的堆叠硅封装组件
CN107039289A (zh) * 2015-10-26 2017-08-11 英飞凌科技奥地利有限公司 具有限定的热、机械和电特性的热接合材料

Also Published As

Publication number Publication date
US20210166986A1 (en) 2021-06-03
DE102019132314A1 (de) 2021-06-02
DE102019132314B4 (de) 2022-03-03

Similar Documents

Publication Publication Date Title
US20210020541A1 (en) Thermal interface material having defined thermal, mechanical and electric properties
CN107221515B (zh) 电子部件及用于制造电子部件的方法和装置
JP5415823B2 (ja) 電子回路装置及びその製造方法
EP3499560B1 (en) Semiconductor module and method for producing the same
US8674492B2 (en) Power module
KR101682761B1 (ko) 열전도성 유전성 인터페이스
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
US20200227339A1 (en) Interface Material Having a Polymer Ceramic
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
CN106847781B (zh) 功率模块封装及其制造方法
WO2007129486A1 (ja) 半導体装置およびその製造方法
JP2008270469A (ja) パワーモジュール及びその製造方法
CN107665867A (zh) 双包封的功率半导体模块及其制造方法
CN113903727A (zh) 功率半导体模块和用于制造功率半导体模块的方法
CN108695286B (zh) 具有经由间隔颗粒与载体连接的构件的封装体
JP2016181536A (ja) パワー半導体装置
JP5812712B2 (ja) 半導体装置および半導体装置の製造方法
CN112864106A (zh) 具有处于压缩应力下的包封剂的封装体
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
US10833235B2 (en) Light source, method of manufacturing the light source, and method of mounting the light source
CN110098178A (zh) 半导体器件
CN107210273B (zh) 功率模块
JP5368492B2 (ja) パワー半導体装置
JP5258825B2 (ja) パワー半導体装置及びその製造方法
JP2010192898A (ja) 少なくとも１つのコンポーネントを受け止めるための基板と、基板製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination