CN112864100B - 三维异质集成的柔性封装结构及制造方法 - Google Patents
三维异质集成的柔性封装结构及制造方法 Download PDFInfo
- Publication number
- CN112864100B CN112864100B CN202110045947.4A CN202110045947A CN112864100B CN 112864100 B CN112864100 B CN 112864100B CN 202110045947 A CN202110045947 A CN 202110045947A CN 112864100 B CN112864100 B CN 112864100B
- Authority
- CN
- China
- Prior art keywords
- layer
- flexible material
- material layer
- metal interconnection
- flexible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种三维异质集成的柔性封装结构及制造方法。柔性封装结构包括:第一柔性材料层上设置至少两个芯片,第一金属互联层设置在第一柔性材料层中并连接对应的芯片,第二柔性材料层设置在第一柔性材料层上并包裹芯片,导电柱设置在第二柔性材料层中并贯穿设置,导电柱连接对应的第一金属互联层,第三柔性材料层设置在第二柔性材料层上,第二金属互联层设置在第三柔性材料层中并连接对应的芯片或导电柱,第一金属互联层和第二金属互联层呈弯折状。通过设置导电柱与金属互联层,使得不同芯片可以在柔性材料中电连接,无需对芯片进行减薄,且将金属互联层设置为弯折状,在弯折拉伸的情况下不会出现断裂等失效问题。
Description
技术领域
本申请涉及微电子封装技术领域,尤其是涉及一种三维异质集成的柔性封装结构及制造方法。
背景技术
柔性电子产品通过将有机或无机材料制成的电子器件封装在柔性材料上,使得柔性电子产品具有很好的延展性和可变形能力,能够通过折叠、卷曲的方式减小产品的体积,从而增加产品的便携性,大大拓展了电子产品的应用领域。相关技术中,通过将硅基芯片减薄后,使用引线键合、导电胶粘接等方式将硅基芯片转移到柔性衬底上,来制作柔性电子产品,但这种方法无法满足高密度、大批量的集成需求,且大多为针对单一芯片的平面集成,对多个高度不同芯片的高密度三维集成仍然没有一种广泛适用的、高可靠性的解决方案。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此,本申请提出一种三维异质集成的柔性封装结构,能够在柔性材料上集成不同高度的芯片,满足高密度、大批量的封装集成需求。
根据本申请的第一方面实施例的三维异质集成的柔性封装结构,包括:第一柔性材料层,所述第一柔性材料层上设置有至少两个芯片;至少一个第一金属互联层,每一个所述第一金属互联层设置在所述第一柔性材料层中,每一个所述第一金属互联层连接对应的所述芯片的焊盘;第二柔性材料层,所述第二柔性材料层设置在所述第一柔性材料层上,并包裹每一个所述芯片;至少一个导电柱,每一个所述导电柱设置在所述第二柔性材料层中并贯穿所述第二柔性材料层,每一个所述导电柱连接对应的所述第一金属互联层;第三柔性材料层,所述第三柔性材料层设置在所述第二柔性材料层上;至少一个第二金属互联层,每一个所述第二金属互联层设置在所述第三柔性材料层中,每一个所述第二金属互联层连接对应的所述芯片的焊盘或对应的所述导电柱;每一个所述第一金属互联层和每一个所述第二金属互联层呈弯折状。
根据本申请实施例的柔性封装结构,至少具有如下有益效果:通过设置导电柱与金属互联层,使得不同芯片可以在柔性材料中电连接,无需对芯片进行减薄,且将金属互联层设置为弯折状,在弯折拉伸的情况下不会出现断裂等失效问题。
根据本申请的一些实施例,每一个所述导电柱由外至内依次包括:支撑层、绝缘层、扩散阻挡层和导电层。
根据本申请的一些实施例,所述支撑层的材料为聚二甲基硅氧烷。
根据本申请的一些实施例,所述绝缘层的材料为氧化硅、氮化硅、氧化铝、苯并环丁烯、聚酰亚胺、玻璃、聚丙烯、聚对二甲苯中的至少一种。
根据本申请的一些实施例,所述扩散阻挡层的材料为钽、氮化钽、钨化钛中的至少一种。
根据本申请的一些实施例,所述导电层的材料为铜、铝、金、钨中的至少一种。
根据本申请的一些实施例,所述第一柔性材料层、所述第二柔性材料层和所述第三柔性材料层的材料均为共聚酯或聚对二甲苯中的至少一种。
根据本申请的第二方面实施例的三维异质集成的柔性封装制造方法,包括:在载片上沉积第一柔性材料层,并在所述第一柔性材料层上沉积得到至少一个第一金属互联层,每一个所述第一金属互联层呈弯折状;将至少两个芯片与对应的所述第一金属互联层连接;在所述第一柔性材料层上沉积第二柔性材料层;对所述第二柔性材料层进行开孔和沉积,得到至少一个导电柱,使每一个所述导电柱与对应的所述第一金属互联层连接;在所述第二柔性材料层上沉积得到至少一个第二金属互联层,每一个所述第二金属互联层呈弯折状,每一个所述第二金属互联层连接对应的所述芯片的焊盘或对应的所述导电柱;在所述第二柔性材料层上沉积第三柔性材料层,并剥离所述载片。
根据本申请的一些实施例,所述对所述第二柔性材料层进行开孔和沉积,得到至少一个导电柱的步骤具体为:使用激光打孔或深反应离子刻蚀工艺对所述第二柔性材料层进行开孔,得到至少一个通孔;在每一个所述通孔中填充支撑层材料,并通过电镀或化学镀的方法依次形成绝缘层、扩散阻挡层和导电层,得到至少一个所述导电柱。
根据本申请的一些实施例,所述在所述第一柔性材料层上沉积第二柔性材料层的步骤,还包括:在所述第一柔性材料层上沉积第二柔性材料层,通过化学机械研磨方法打磨所述第二柔性材料层,判断所述芯片是否露出所述第二柔性材料层,若判断所述芯片露出所述第二柔性材料层,则停止打磨所述第二柔性材料层。
本申请的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
下面结合附图和实施例对本申请做进一步的说明,其中:
图1为本申请实施例三维异质集成的柔性封装结构剖面图;
图2为本申请实施例三维异质集成的柔性封装结构俯视图;
图3为本申请实施例三维异质集成的柔性封装制造方法的流程图;
图4为本申请实施例三维异质集成的柔性封装结构一部分剖面图;
图5为本申请实施例三维异质集成的柔性封装结构另一部分剖面图;
图6为本申请实施例三维异质集成的柔性封装结构又一部分剖面图;
图7为本申请实施例三维异质集成的柔性封装结构又一部分剖面图;
图8为本申请实施例三维异质集成的柔性封装结构又一部分剖面图;
图9为本申请实施例三维异质集成的柔性封装结构又一部分剖面图。
附图标记:
第一柔性材料层110、第一金属互联层120、第二柔性材料层130;
导电柱140、支撑层141、第三柔性材料层150、第二金属互联层160;
载片170、通孔180。
具体实施方式
下面详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。
在本申请的描述中,需要理解的是,涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,若干的含义是一个以上,多个的含义是两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本申请的描述中,除非另有明确的限定,设置、安装、连接等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本申请中的具体含义。
一些实施例,参照图1,本申请提出的三维异质集成的柔性封装结构,包括:第一柔性材料层110、至少一个第一金属互联层120、第二柔性材料层130、至少一个导电柱140、第三柔性材料层150、至少一个第二金属互联层160。第一柔性材料层110上设置有至少两个芯片,每一个第一金属互联层120设置在第一柔性材料层110中,每一个第一金属互联层120连接对应的芯片的焊盘,第二柔性材料层130设置在第一柔性材料层110上,并包裹每一个芯片,每一个导电柱140设置在第二柔性材料层130中并贯穿第二柔性材料层130,每一个导电柱140连接对应的第一金属互联层120,第三柔性材料层150设置在第二柔性材料层130上,每一个第二金属互联层160设置在第三柔性材料层150中,每一个第二金属互联层160连接对应的芯片的焊盘或对应的导电柱140,每一个第一金属互联层120和每一个第二金属互联层160呈弯折状。
示意性实施例,下面以包括两个芯片的封装结构,详细描述本申请的三维异质集成的柔性封装结构。图中两个芯片的高度存在显著差异,芯片的侧面通过设置第二柔性材料层130固定连接芯片,芯片的上下两侧分别设置有第三柔性材料层150和第二柔性材料层130,通过柔性材料层的结合,共同固定两个芯片。芯片未经过减薄工艺处理,保证了复杂结构芯片的结构强度,使其可以正常工作。且本示例中使用硅基芯片作为功能单元,组合得到的电路具有优良的电学性能。在一些其他实施例中,多个芯片的类型可以相同或者不同,其高度、体积可以任意设置,也可以采用其它半导体材料制成的芯片。
第一柔性材料层110中设置有多个第一金属互联层120,第一金属互联层120用于引出位于芯片下侧的焊盘,并将不同芯片的焊盘电连接,使不同芯片间可以通信。第一金属互联层120的数量可以根据互联需求任意设置,当在同一层平面内无法完全互联时,可以设置多层互联结构,直至全部完成连接。
第二柔性材料层130中设置有多个导电柱140,导电柱140与芯片间隔排列分布,导电柱140用于连接第一金属互联层120和第二金属互联层160,实现在垂直方向上的电连接。第二金属互联层160设置在第三柔性材料中,其设置方式与第一金属互联层120相同,可以为多层。当需要连接的芯片高度较低时,可以通过垂直延伸第二金属互联层160的方式,连接特定的芯片焊盘,达到引出芯片连接点的目的。
参照图2,为封装结构的俯视图,第二金属互联层160呈“几”字形设置,通过弯折延长第二金属互联层160,在封装完成后的使用过程中,第二金属互联层160不容易因为封装结构的弯折与拉伸导致断裂,且第一金属互联层120也使用同样的设置方法。在一些其他实施例中,其弯折形状可以任意设置,如波浪形等,都可以达到减少断裂的作用,提高封装结构的使用寿命。
通过设置导电柱140与金属互联层,使得不同芯片可以在柔性材料中电连接,实现多种不同器件的柔性混合集成,封装形成一个具有完整功能的柔性微系统,实现三维异质集成。且无需对芯片进行减薄处理,使其结构功能不受影响,将金属互联层设置为弯折状,在弯折拉伸的情况下不会出现断裂等失效问题,增加了封装结构的可靠性。
一些实施例,每一个导电柱140由外至内依次包括:支撑层141、绝缘层、扩散阻挡层和导电层。导电柱140的最外层为支撑层141,起到支撑导电柱140整体的作用,当封装结构在垂直方向上由于弯折或拉伸产生形变时,导电柱140不会发生较大的形变,防止影响器件性能。通过设置绝缘层防止产生漏电流,通过设置扩散阻挡层阻挡导电层中的金属扩散,提高器件的使用寿命。
一些实施例,支撑层141的材料为聚二甲基硅氧烷。
一些实施例,绝缘层的材料为氧化硅、氮化硅、氧化铝、苯并环丁烯、聚酰亚胺、玻璃、聚丙烯、聚对二甲苯中的至少一种。
一些实施例,扩散阻挡层的材料为钽、氮化钽、钨化钛中的至少一种。
一些实施例,导电层的材料为铜、铝、金、钨中的至少一种。
一些实施例,第一柔性材料层110、第二柔性材料层130和第三柔性材料层150的材料均为共聚酯或聚对二甲苯中的至少一种。
一些实施例,本申请还提出三维异质集成的柔性封装制造方法,参照图3,包括:
210,在载片上沉积第一柔性材料层;
220,在第一柔性材料层上沉积得到至少一个第一金属互联层;
230,将至少两个芯片与对应的第一金属互联层连接;
240,在第一柔性材料层上沉积第二柔性材料层;
250,对第二柔性材料层进行开孔和沉积,得到至少一个导电柱;
260,在第二柔性材料层上沉积得到至少一个第二金属互联层;
270,在第二柔性材料层上沉积第三柔性材料层;
280,剥离载片。
具体示例,参照图4,首先提供临时载片170,在载片170上通过等离子体增强化学气相沉积法、化学气相沉积、物理气相沉积、旋涂或喷涂中的至少一种方式在载片170上沉积一层柔性材料层,再在柔性材料层上沉积得到图形化的一层金属层,金属层中包括有多个第一金属互联层120,且图形化的每一个第一金属互联层120都呈弯折状。本实施例中的第一金属互联层120呈两层分布,参照图5,在第一层金属层上再沉积一层柔性材料,并使用刻蚀工艺进行图形化,得到用于沉积金属的凹槽。参照图6,再使用沉积工艺,在凹槽中沉积金属,得到第二层金属层,第二层金属层中包括多个第一金属互联层120,从而制得完整的多个所需的第一金属互联层120。最后再沉积一层柔性材料层,得到完整的第一柔性材料层110。第一金属互联层120的分布层数可以任意设置,其制作方式相同。
参照图7,通过导电胶将芯片的焊盘分别与对应的第一金属互联层120连接,使其之间形成电连接。在一些其他实施例中,也可以使用焊接等方式使芯片与第一金属互联层120连接。再在第一柔性材料层110上沉积一层柔性材料,形成第二柔性材料层130,第二柔性材料层130包裹并固定芯片,第二柔性材料层130的厚度可以任意设置。
参照图8,在第二柔性材料层130上使用激光或深反应离子刻蚀等工艺进行开孔,得到多个通孔180,暴露出第一金属互联层120,通孔180与芯片间隔分布。参照图9,在通孔180中通过电镀或化学镀的方法沉积金属,形成导电柱140,使得导电柱140与第一金属互联层120电连接。当有芯片高度较低时,在开孔时,同时在芯片上侧的相对应位置进行开孔,并沉积金属,形成第二金属互联层160,其余的第二金属互联层160的制作方法与第一金属互联层120的制作方法相同,此处不再一一赘述。然后再在第二柔性材料层130上沉积一层柔性材料,形成第三柔性材料层150,用于作为钝化层,保护第二金属互联层160和芯片。最后释放临时载片170,得到最终完成的封装结构。在后续使用时再对柔性材料层进行开窗,与外部元件电连接,完成系统功能。
一些实施例,对第二柔性材料层130进行开孔和沉积,得到至少一个导电柱140的步骤具体为:使用激光打孔或深反应离子刻蚀工艺对第二柔性材料层130进行开孔,得到至少一个通孔180;在每一个通孔180中填充支撑层141材料,并通过电镀或化学镀的方法依次形成绝缘层、扩散阻挡层和导电层,得到至少一个导电柱140。在通孔180中填充支撑材料时,会将通孔180填满,然后再进行打孔步骤,得到孔径相对更小的孔,最后使用电镀或化学镀的方法,依次沉积扩散阻挡层和导电层,从而完成导电柱140的制作。在一些其他实施例中,也可以只沉积导电层。
一些实施例,在第一柔性材料层110上沉积第二柔性材料层130的步骤,还包括:在第一柔性材料层110上沉积第二柔性材料层130,通过化学机械研磨方法打磨第二柔性材料层130,判断芯片是否露出第二柔性材料层130,若判断芯片露出第二柔性材料层130,则停止打磨第二柔性材料层130。第二柔性材料层130在沉积时,其厚度会完全覆盖芯片,为减少在第二柔性材料层130中,需要开孔才能使芯片与第二金属互联层160连接的情况,通过化学机械研磨的方式打磨第二柔性材料层130,直至有芯片的顶部露出,此时第二柔性材料层130的厚度即为其最小厚度。在一些其他实施例中,也可以根据设计需要不打磨至芯片露出,全部通过垂直延长第二金属互联层160的方式连接芯片。
本申请的描述中,参考术语“一些实施例”、“示意性实施例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
上面结合附图对本申请实施例作了详细说明,但是本申请不限于上述实施例,在所属技术领域普通技术人员所具备的知识范围内,还可以在不脱离本申请宗旨的前提下作出各种变化。此外,在不冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。
Claims (7)
1.三维异质集成的柔性封装结构,其特征在于,包括:
第一柔性材料层,所述第一柔性材料层上设置有至少两个芯片;
至少一个第一金属互联层,每一个所述第一金属互联层设置在所述第一柔性材料层中,每一个所述第一金属互联层连接对应的所述芯片的焊盘;
第二柔性材料层,所述第二柔性材料层设置在所述第一柔性材料层上,并包裹每一个所述芯片;
至少一个导电柱,每一个所述导电柱设置在所述第二柔性材料层中并贯穿所述第二柔性材料层,每一个所述导电柱的底面连接对应的所述第一金属互联层,每一个所述导电柱由外至内依次包括:支撑层、绝缘层、扩散阻挡层和导电层,所述支撑层的材料为聚二甲基硅氧烷,所述支撑层环绕形成所述导电柱的外侧面;
第三柔性材料层,所述第三柔性材料层设置在所述第二柔性材料层上;
至少一个第二金属互联层,每一个所述第二金属互联层设置在所述第三柔性材料层中,每一个所述第二金属互联层连接对应的所述芯片的焊盘或对应的所述导电柱的顶面;
每一个所述第一金属互联层和每一个所述第二金属互联层呈弯折状。
2.根据权利要求1所述的三维异质集成的柔性封装结构,其特征在于,所述绝缘层的材料为氧化硅、氮化硅、氧化铝、苯并环丁烯、聚酰亚胺、玻璃、聚丙烯、聚对二甲苯中的至少一种。
3.根据权利要求1所述的三维异质集成的柔性封装结构,其特征在于,所述扩散阻挡层的材料为钽、氮化钽、钨化钛中的至少一种。
4.根据权利要求1所述的三维异质集成的柔性封装结构,其特征在于,所述导电层的材料为铜、铝、金、钨中的至少一种。
5.根据权利要求1所述的三维异质集成的柔性封装结构,其特征在于,所述第一柔性材料层、所述第二柔性材料层和所述第三柔性材料层的材料均为共聚酯或聚对二甲苯中的至少一种。
6.三维异质集成的柔性封装制造方法,其特征在于,包括:
在载片上沉积第一柔性材料层,并在所述第一柔性材料层上沉积得到至少一个第一金属互联层,每一个所述第一金属互联层呈弯折状;
将至少两个芯片与对应的所述第一金属互联层连接;
在所述第一柔性材料层上沉积第二柔性材料层;
使用激光打孔或深反应离子刻蚀工艺对所述第二柔性材料层进行开孔,得到至少一个通孔;
在每一个所述通孔中填充支撑层材料,并通过电镀或化学镀的方法依次形成绝缘层、扩散阻挡层和导电层,得到至少一个导电柱,使每一个所述导电柱的底面与对应的所述第一金属互联层连接,所述支撑层的材料为聚二甲基硅氧烷,所述支撑层环绕形成所述导电柱的外侧面;
在所述第二柔性材料层上沉积得到至少一个第二金属互联层,每一个所述第二金属互联层呈弯折状,每一个所述第二金属互联层连接对应的所述芯片的焊盘或对应的所述导电柱的顶面;
在所述第二柔性材料层上沉积第三柔性材料层,并剥离所述载片。
7.根据权利要求6所述的三维异质集成的柔性封装制造方法,其特征在于,所述在所述第一柔性材料层上沉积第二柔性材料层的步骤,还包括:
在所述第一柔性材料层上沉积第二柔性材料层;
通过化学机械研磨方法打磨所述第二柔性材料层;
判断所述芯片是否露出所述第二柔性材料层;
若判断所述芯片露出所述第二柔性材料层,则停止打磨所述第二柔性材料层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110045947.4A CN112864100B (zh) | 2021-01-14 | 2021-01-14 | 三维异质集成的柔性封装结构及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110045947.4A CN112864100B (zh) | 2021-01-14 | 2021-01-14 | 三维异质集成的柔性封装结构及制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112864100A CN112864100A (zh) | 2021-05-28 |
CN112864100B true CN112864100B (zh) | 2022-03-22 |
Family
ID=76003631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110045947.4A Active CN112864100B (zh) | 2021-01-14 | 2021-01-14 | 三维异质集成的柔性封装结构及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112864100B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9245834B2 (en) * | 2012-03-16 | 2016-01-26 | Stats Chippac, Ltd. | Semiconductor device and method of forming compliant conductive interconnect structure in flipchip package |
CN106796999B (zh) * | 2014-09-29 | 2018-11-06 | 乐金显示有限公司 | 具有弯曲应力减小的配线的柔性显示装置 |
JP6430883B2 (ja) * | 2015-04-10 | 2018-11-28 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
US20190103360A1 (en) * | 2017-09-30 | 2019-04-04 | Industrial Technology Research Institute | Flexible chip package |
CN108996464B (zh) * | 2018-06-08 | 2020-05-22 | 北京协同创新研究院 | 一种类扇出多器件混合集成柔性微系统及其制备方法 |
-
2021
- 2021-01-14 CN CN202110045947.4A patent/CN112864100B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112864100A (zh) | 2021-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4783692B2 (ja) | キャパシタ内蔵基板及びその製造方法と電子部品装置 | |
US8466542B2 (en) | Stacked microelectronic assemblies having vias extending through bond pads | |
KR100764055B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법 | |
US5380681A (en) | Three-dimensional multichip package and methods of fabricating | |
CN102468264B (zh) | 凸起结构、半导体封装件及其制造方法 | |
KR101931115B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20130049225A1 (en) | Stacked integrated circuit packages that include monolithic conductive vias | |
JP2008016855A (ja) | 積層チップを備えた半導体素子、および、その製造方法 | |
US20070249153A1 (en) | Chip structure with half-tunneling electrical contact to have one electrical contact formed on inactive side thereof and method for producing the same | |
US8114772B2 (en) | Method of manufacturing the semiconductor device | |
KR20120000690A (ko) | 반도체 소자 및 그 제조 방법 | |
CN103515247A (zh) | 具有内建加强层的凹穴基板的制造方法 | |
JP2001044357A (ja) | 半導体装置およびその製造方法 | |
TW201631701A (zh) | 以聚合物部件爲主的互連體 | |
CN103098197A (zh) | 用于制造具有贯通接触件的半导体部件的方法和具有贯通接触件的半导体部件 | |
CN110310918A (zh) | 用于形成封装的光电传感器阵列的方法和光电传感器集成电路 | |
CN112820712A (zh) | 三维异质集成的扇出型封装结构及制造方法 | |
CN110943067B (zh) | 半导体装置及其制造方法 | |
CN112864100B (zh) | 三维异质集成的柔性封装结构及制造方法 | |
CN110649002A (zh) | 一种集成天线的扇出型封装结构及其制造方法 | |
CN114883251A (zh) | 一种直孔硅通孔的介质层填充方法 | |
KR101143635B1 (ko) | 적층 패키지 및 그 제조방법 | |
CN114334851A (zh) | 一种扇出型封装结构及其制备方法 | |
US20120049349A1 (en) | Semiconductor chips and methods of forming the same | |
CN116075927A (zh) | 前段工艺互连结构以及相关联系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |