CN112840387B - 用于在同步模式下的psi5基极电流采样的电子装置和方法 - Google Patents
用于在同步模式下的psi5基极电流采样的电子装置和方法 Download PDFInfo
- Publication number
- CN112840387B CN112840387B CN201980067661.7A CN201980067661A CN112840387B CN 112840387 B CN112840387 B CN 112840387B CN 201980067661 A CN201980067661 A CN 201980067661A CN 112840387 B CN112840387 B CN 112840387B
- Authority
- CN
- China
- Prior art keywords
- coupled
- signal
- nmos transistor
- base current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 20
- 230000001360 synchronised effect Effects 0.000 title claims description 11
- 230000007704 transition Effects 0.000 claims abstract description 19
- 230000004044 response Effects 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 35
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 7
- QWCRAEMEVRGPNT-UHFFFAOYSA-N buspirone Chemical compound C1C(=O)N(CCCCN2CCN(CC2)C=2N=CC=CN=2)C(=O)CC21CCCC2 QWCRAEMEVRGPNT-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 102220350339 c.50T>G Human genes 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
- B60T7/00—Brake-action initiating means
- B60T7/02—Brake-action initiating means for personal initiation
- B60T7/08—Brake-action initiating means for personal initiation hand actuated
- B60T7/085—Brake-action initiating means for personal initiation hand actuated by electrical means, e.g. travel, force sensors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
- B60T7/00—Brake-action initiating means
- B60T7/02—Brake-action initiating means for personal initiation
- B60T7/04—Brake-action initiating means for personal initiation foot actuated
- B60T7/042—Brake-action initiating means for personal initiation foot actuated by electrical means, e.g. using travel or force sensors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
- B60T2220/00—Monitoring, detecting driver behaviour; Signalling thereof; Counteracting thereof
- B60T2220/04—Pedal travel sensor, stroke sensor; Sensing brake request
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Nonlinear Science (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Power Engineering (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
Abstract
多个传感器耦合(405)到PSI5收发器的第一引脚(P1)以接收传感器总线信号(VCEx)。曼彻斯特解码器耦合(410)到第二引脚(P2)，且电池(UBAT)耦合(415)到第三引脚(P3)。比较器接收(420、425)与在所述传感器总线信号上的电流成比例的第一电压(V1)及与在所述传感器总线信号上的基极电流成比例的第二电压(V2)，并向所述第二引脚发送(430)数据输出信号(Rx)。采样及保持电路(S2及C1)响应于基极电流采样信号(CtrlS)上的高值捕获(435)用于影响所述第二电压的第三电压(Vsb)。基极电流更新电路检测(440)所述数据输出信号上的边缘转变，并且当所述数据输出信号在大于PSI5标准中定义的间隙时间的时间段内不具有边缘转变时，将所述基极电流采样信号设置为高。
Description
背景技术
外围传感器接口5(PSI5)是演变中的汽车标准，并且被认为是本地互连网络(LIN)的替代品。数种汽车应用利用PSI5协议，例如用于安全气囊、动力传动系、制动应用等的传感器。在同步操作模式下，电子控制单元(ECU)的PSI5收发器通过单线向传感器供应电力(例如，基极电压)及同步(SYNC)脉冲，其中SYNC脉冲启动从连接到线的传感器的数据收集。传感器又响应电流调制数据，其中每一传感器在给定时隙期间作出响应。PSI5收发器中的电流感测电路感测DC电流、基极或空闲电流以及来自传感器的电流的变化，并将所述变化转换为数字数据。由于传感器的基极电流可能随着时间的推移而改变，或者传感器可能从其集群脱落，因此ECU中的PSI5收发器监测基极电流，并通过采样及保持电路将基极电流的值存储为电容器上的等效电压。然后，由比较器恢复数据，比较器将信号电流与经采样基极电流进行比较。
目前，SYNC脉冲周期为250μs或500μs，且三个到四个传感器是可附接到收发器的最大值。由于PSI5标准用于越来越多的应用，因此期望增加可允许传感器的数目。为增加附接到PSI5收发器的传感器的数目，在同步操作模式期间的SYNC脉冲周期有必要增加例如到10ms。虽然目前正在使用廉价的多晶硅/N阱电容器来保持等效电压，但来自电容器的泄漏电流会产生随着时间的推移损坏数据的电压下降。因此，在比当前SYNC脉冲周期大得多的周期内不能依赖于此类型的电容器。在大于75℃的高温操作期间，可靠地存储等效电压是至关重要的，这将需要另一类型的电容器，例如多晶硅金属电容器或金属金属电容器，并且将由于需要较大硅区域而增加成本。
发明内容
所揭示实施例提供一种基极电流采样电路，其允许在同步模式下将多个传感器(即多于四个)附接到ECU，即使当采样及保持电容器是低压且泄漏时也如此。所揭示实施例检测其中没有发送数据的用于传感器通信的那些时隙。这可例如通过测量传感器总线信号中的空闲时间并确定空闲时间是否大于传感器时隙之间的指定间隙时间来实现。当检测到大于指定间隙时间的空闲时间时，闭合采样及保持电容器耦合到基极电流的开关，以捕获作电流作为电压并维持闭合，直到下一次传感器传输发生为止。由于所有传感器在每一个机会都发送数据是不常见的，因此在不发送数据时的任何时隙期间更新所捕获基极电流。空闲时隙的检测是可编程的。
一方面，揭示一种包括PSI5收发器的电子装置的实施例。所述PSI5收发器包含：第一NMOS晶体管，其耦合在第一电流感测节点与低压信号之间，所述第一NMOS晶体管是二极管耦合的；第一电阻器，其在中压信号与所述低压信号之间与第二NMOS晶体管串联耦合，所述第二NMOS晶体管的栅极耦合到所述第一NMOS晶体管的栅极；第二电阻器，其在所述中压信号与所述低压信号之间与第三NMOS晶体管串联耦合，所述第三NMOS晶体管的栅极通过第三电阻器及NMOS开关晶体管耦合到所述第一电流感测节点，所述NMOS开关晶体管在栅极上接收基极电流采样信号；比较器，其具有耦合到所述第一电阻器与所述第二晶体管之间的第二电流感测节点的非反相输入、耦合到所述第二电阻器与所述第三晶体管之间的第三电流感测节点的反相输入及耦合到数据输出节点的输出；基极电流更新电路，其具有耦合到所述数据输出节点的输入及经耦合以提供所述基极电流采样信号的输出，所述基极电流更新电路包括：空闲时间计数电路，其经耦合以对在所述数据输出节点上检测到的边缘转变之间的第一数目个时钟循环进行计数，并且当所述第一数目大于表示经定义间隙时间的第二数目个时钟循环时将第一采样信号设置为高；及OR电路，其具有作为第一输入的所述第一采样信号、作为第二输入的第二采样信号及经耦合以提供所述基极电流采样信号的输出，所述第二采样信号在周期性调度的时间处被设置为高。
另一方面，揭示一种操作PSI5收发器芯片的方法的实施例。所述方法包含将多个传感器耦合到所述PSI5收发器芯片的第一引脚以接收传感器总线信号，所述PSI5收发器芯片使用时分多路复用进行通信；将曼彻斯特解码器耦合到第二引脚；将电池耦合到第三引脚；在所述比较器中接收与所述传感器总线信号上的电流成比例的第一电压；在比较器中接收与所述传感器总线信号上的基极电流成比例的第二电压；从所述比较器向所述第二引脚发送数据输出信号；在采样及保持电路中捕获用于影响所述第二电压的第三电压，所述采样及保持电路响应于基极电流采样信号上的高值来捕获所述第三电压；及在基极电流更新电路中，检测所述数据输出信号上的边缘转变，并且当所述数据输出信号在大于PSI5标准中定义的间隙时间的时间段内不具有边缘转变时，将所述基极电流采样信号设置为高。
附图说明
本发明的实施例在附图的图式中通过实例而不是通过限制的方式说明，其中相似参考指示类似元件。应注意，在本发明中对“一”或“一个”实施例的不同参考不一定是对同一实施例的，并且此类参考可意指至少一个。此外，当结合实施例描述特定特征、结构或特性时，应认为，结合其它实施例实现此特征、结构或特性(无论是否明确描述)在所属领域的技术人员的知识范围内。如本文所使用，术语“耦合”希望意指间接或直接电连接，除非限定为“可通信耦合”，其可包含无线连接。因此，如果第一装置耦合到第二装置，那么所述连接可通过直接电连接，或者通过经由其它装置及连接的间接电连接。
附图并入说明书中并形成说明书的一部分，以说明本发明的一或多个示范性实施例。从结合所附权利要求书并参考所附绘制图式的下文详细描述将理解本发明的各种优点及特征，其中：
图1描绘根据本发明的实施例的具有用于外围传感器接口的基极电流更新电路的比较电路的实例；
图2说明根据本发明的实施例如何补偿基极电流采样电容器中的下降；
图3描绘使用图1的电路的实施例的在十毫秒同步周期内的数据输出信号Rx；
图4描绘根据本发明的实施例的操作用于外围传感器接口的ECU的方法；
图4A描绘可在图4的方法中的额外元素；
图5描绘根据本发明的实施例的含有可利用具有基极电流更新电路的所揭示比较电路的独立PSI5收发器芯片的系统的高级示意图；
图6描绘根据本发明的实施例的含有可利用具有基极电流更新电路的所揭示比较电路的SOC的系统的高级示意图；
图7描绘含有具有附接到其的三个传感器的外围传感器接口收发器的系统；
图8描述用于传感器总线信号VCEx的预期时序图；
图9描绘组成其中可并入本发明的实施例的用于PSI5收发器芯片的ECU的电路的框图；
图10A描绘传感器总线信号VCEx及在500μs的SYNC脉冲周期期间当前使用的ECU内部的各种信号的实例；
图10B描绘传感器总线信号VCEx及在2ms的SYNC脉冲周期期间ECU内部的各种信号的实例并说明待解决的问题；
图11A及11B描绘在两个不同SYNC脉冲周期处的针对现有技术ECU的传感器总线信号VCEx及数据输出信号Rx并说明图10B中所展示的问题；及
图12描绘根据现有技术的用于ECU的实例电流感测放大器电路。
具体实施方式
现在将参考附图详细描述本发明的特定实施例。在本发明的实施例的以下详细描述中，阐述众多特定细节以便提供对本发明的更透彻理解。然而，对于所属领域的一般技术人员将显而易见的是，可在不具有这些特定细节的情况下实践本发明。在其它例子中，为避免不必要地使描述复杂化，未详细描述众所周知的特征。
图7描绘具有经耦合以经由传感器总线710接收来自第一传感器704、第二传感器706及第三传感器708的同步数据传输的PSI5收发器702的系统700的框图。传感器的实际数目可在一到四之间，其中四是标准目前允许的最大值。传感器总线710通常是双绞线，即具有提供传感器总线信号VCEx以携载电力及通信的第一线及将传感器耦合到接地连接的第二线。PSI5收发器702能够在同步及异步模式下操作，但本申请案涉及在同步模式下操作，所述同步模式使用时分多路复用来提供从传感器704、706、708到PSI5收发器702的通信。
传感器总线信号VCEx携载基极电压Vbase及周期性同步脉冲SYNC，其发信号通知传感器可传输数据。基极电流的值可在不同的应用中从4mA改变到30mA，因此电路需要捕获基极电流进行比较。每一传感器具有所述传感器可在其中传输数据的特定时隙，例如，第一传感器704在第一时隙中传输，第二传感器706在第二时隙中传输，且第三传感器708在第三时隙中传输。传感器可通过调制曼彻斯特译码流中来自传感器总线信号VCEx的电流来传输数据，其中逻辑“0”由上升斜率表示，且逻辑“1”由用于传输位的时隙中间的电流的下降斜率表示。在PSI5收发器内，通过比较传感器总线信号VCEx的值与基极电压Vbase的存储值来检测电流及电压的改变。
图8描绘在用于传感器总线信号VCEx上的信令的PSI5标准中定义的若干参数。因为PSI5仍然被认为是正在演变的标准，所以这些参数是可配置的，尽管所有实施方案必须符合本标准。SYNC脉冲周期从一个SYNC脉冲的开始延伸直到第二个SYNC脉冲的开始；SYNC脉冲周期的持续时间是Tsync。如所展示，PSI5标准将时隙n的最早开始时间定义为Tn、ES、标称开始时间Tn、NS及最晚开始时间Tn、LS，以及最早结束时间Tn、EE、标称结束时间Tn、NE及最晚结束时间Tn、LE。针对每一时隙及时隙内的每一数据位提供类似参数。在下一个时隙开始之前，每一时隙由大于最大位持续时间的最大值的间隙时间Tgap跟随。
图9说明其中可并入本发明的实施例的用于PSI5收发器芯片的ECU 900的框图。PSI5收发器经设计用于交通工具，因此电力供应器通常由蓄电池UBAT提供。电池电力提供到电荷泵902、VDD5低压降振荡器(LDO)904及LDO_BASE电路906，其提供操作ECU 900所需的不同电压电平。电荷泵902经耦合以提供“高”电压信号VDD-HV，其通常在14到40V的范围中；VDD5 LDO经耦合以提供5V的电压；并且LDO_BASE经耦合以提供在一个实施例中具有大约5V的值的“中”压信号VDD-MV。还使用具有接地连接的“低”电压信号VDD-LV。
ECU 900还包含低压参考电路908、浮动AB类放大器电路910、电流感测放大器电路912及包含采样及保持电路916的比较电路914。在此图式中展示三个引脚-第一引脚P1可经耦合以提供传感器总线信号VCEx；第二个引脚P2可经耦合以提供数据输出信号Rx；且第三个引脚P3可耦合到电池。在至少一些实施例中，这些引脚可由内部节点代替，例如，在芯片上系统中。电荷泵902经耦合以通过肖特基二极管D40将高压信号VDD-HV提供到电流感测放大器电路912及到浮动AB类放大器电路910。LDO_BASE经耦合以向浮动AB类放大器电路910提供中压信号VDD-MV。VDD5 LDO经耦合以向低压参考电路908提供五伏信号。低压参考电路908提供周期性地包含SYNC脉冲的低压版本的参考信号；参考信号被传递到浮动AB类放大器电路910。在浮动AB类放大器电路910处，使用高压信号VDD-HV作为上轨道及中压信号VDD-MV作为下轨道来放大参考信号，以提供经放大参考信号918。
浮动AB类放大器电路910经耦合以向电流感测放大器电路912提供经放大参考信号918，电流感测放大器电路912将经放大参考信号918作为传感器总线信号VCEx发出到传感器，展示为Iload。电流感测放大器电路912进一步经耦合以感测传感器总线信号VCEx的改变，并且能够检测正向或反向上的短路，并防止这些短路对电路及芯片的其余部分造成损坏。当电流感测放大器电路912正在执行此感测时，传感器总线信号VCEx上的电流的比例副本作为信号920传递到比较电路914；比较电路914操作以使用采样及保持电路916检测传感器总线信号VCEx的比例副本上的传感器数据传输。下面将对电流感测放大器电路912及比较电路914的实施例进行更多说明。
图10A描绘在使用在同步模式下与三个传感器一起操作的PSI5收发器的已知实施方案的操作期间传感器总线信号VCEx的实例，并且还包含演示PSI5收发器的操作的某些方面的三个内部信号。如在图10A中所见，传感器总线信号VCEx在等于基极电压Vbase的电平下出发，并且在时间T0，上升到等于基极电压Vbase加上四伏的值以提供SYNC脉冲。这意味着，如果例如Vbase为5V，那么SYNC脉冲上升到9V的值。展示用于数据传输的三个时隙，分别在时间T1、时间T2及时间T3开始，其中第三时隙在时间T4结束，因为包含来自每一传感器的传输的此数据帧结束。不久之后，发送新SYNC脉冲。
基极电流采样信号CtrlS设置为高以导致传感器总线信号VCEx的采样，并在剩余时间期间设置为低。当收发器开启时，基极电流采样信号CtrlS最初被设置为高以对电容器充电，并且接着在每一SYNC脉冲之后刷新。在采样期间，当传感器总线信号VCEx处于基极电压电平时，传感器总线信号VCEx的比例副本耦合到电容器，从而提供所存储基极电压Vsb。在SYNC脉冲周期(在所展示实例中为500μs)期间，电容器可能泄漏，导致所存储基极电压Vsb略微下降；然而在最多四个传感器所需的时间帧中，这并不证明是一个问题。数据输出信号Rx是比较器的输出，所述比较器将与传感器总线信号VCEx成比例的第一电压同与基极电压Vbase成比例并且使用所存储基极电压Vsb产生的第二电压进行比较；图10A中的数据输出信号Rx表明，比较器能够使用所存储基极电压Vsb忠实地辨识传感器总线信号VCEx上存在的数据。
然而，当SYNC脉冲周期被延长到更长周期时，可能出现问题，如正在演变的标准中当前所考虑的那样。图10B说明当SYNC脉冲周期已被延长2ms的周期时的与图10A中相同的信号的实例。在此实例中，说明用于传感器3的单个时隙，所述时隙放置在较长SYNC脉冲周期的末尾附近。此特定情形是为简单起见而使用且并不希望暗示所述问题总是以此方式发生。
基极电流采样信号CtrlS再次最初设置为高以对电容器充电，且接着在每一SYNC脉冲后刷新。在2ms的SYNC脉冲周期内，电容器继续以与先前相同的速率泄漏，但由于电容器需要在更长周期内保持所存储基极电压Vsb，所存储基极电压Vsb下降甚至比图10A中的还要大。当达到针对传感器3的时隙时，所存储基极电压Vsb已经下降到不能在比较器上提供准确比较的点，从而导致数据输出信号Rx完全损坏并卡在高，这是因为参考已经下降到比基极电流低得多。这在任何传感器情形下都是不可接受的，但在正趋向于使用PSI5的安全系统中尤其关键。
图11A及11B描绘由根据已知技术的在使用两个不同长度SYNC脉冲周期的测试下的ECU 900提供的若干信号。图11A描绘使用1ms的SYNC脉冲周期的操作期间的信号。传感器总线信号VCEx及数据输出信号Rx两者经展示为正常操作，没有问题。
然而，图11B描绘当使用10ms的SYNC脉冲周期操作相同电路时的信号。在此实例中，虽然传感器总线信号VCEx正常，但由于在传感器总线信号VCEx上的信号与所存储基极电压Vsb之间进行的比较，在数据输出信号Rx上圈出数个大电压尖峰。这些电压尖峰与图10B中所展示的损坏数据的块不同。这是因为比较电路914的结果对信号中的噪声及所存储基极电压Vsb的下降两者都敏感。尽管在此实例中存储基极电压Vsb的下降还不足以导致损坏数据的实心块，但所存储基极电压Vsb中的下降导致比较电路914对线路中的噪声变得更敏感并且进行不正确比较。无论问题在给定时间点后是间歇性的还是持续的，这些错误都是不可接受的，并且如果打算延长SYNC脉冲周期那么必须校正这些错误。
为了理解用于辨识比较电路中的传感器数据的第一比例电流Isense1的源，图12中描绘电流感测放大器电路1200的实例实施例。电流感测放大器电路1200含有正向电流感测电路1202及反向电流感测电路1204。还展示浮动AB类放大器电路1206的一部分，其含有NMOS晶体管Msr，所述NMOS晶体管Msr与高压信号VDD-HV与中压信号VDD-MV之间的PMOS开关晶体管Msn串联。位于NMOS晶体管Msr与PMOS开关晶体管Msn之间的节点1208向正向电流感测电路1202及反向电流感测电路1204提供图9中所见的放大参考信号918。正向电流感测电路1202提供放大参考信号918，其含有基极电压Vbase及SYNC脉冲，作为传感器总线信号VCEx。当传感器传输数据时，电流的改变反映在传感器总线信号VCEx上，并且在电流感测放大器电路1200中被感测到。
出于本发明的目的，将简要地论述正向电流感测电路1202，而展示但不论述反向电流感测电路1204。有关这些电路的进一步细节可在2018年3月6日以斯里·纳瓦内塔克里希南·伊斯瓦兰(Sri Navaneethakrishnan Easwaran)及提摩太·保罗·杜耶(TimothyPaul Duryea)的名义申请的美国专利申请案15/913465中找到，所述申请案的全部内容特此以引用的方式并入本文中。在正向电流感测电路1202内，NMOS晶体管M17F及M17R在节点1208与展示为节点OUTx的传感器总线引脚之间串联耦合，以输出放大参考信号918作为传感器总线信号VCEx。电流源1212在高压信号VDD-HV及节点NA之间与电阻器Rg串联耦合；位于电流源1212与电阻器Rg之间的节点NB耦合到NMOS晶体管M17F及M17R的栅极。NMOS晶体管M17F及M17R的栅极到节点NB上的稳定电压的耦合确保从节点1208接收的信号被传递到节点OUTx处的传感器总线引脚，除非NMOS晶体管M17F及M17R在接地短路期间被特别地关断。
在正向电流感测电路1202中，运算放大器OA2连同PMOS晶体管M18、M20及NMOS晶体管M19、M26一起执行电流感测，且运算放大器Opf结合电阻器Rh、Rj、NMOS晶体管M21、M22、二极管D3及电流宿If_ref提供保护以防止接地短路。运算放大器OA2的非反相输入耦合到传感器总线信号VCEx，且运算放大器OA2的输出耦合到NMOS晶体管M26的栅极。PMOS晶体管M18以及NMOS晶体管M26及M19在高压信号VDD-HV与节点NC之间串联耦合，节点NC通过背对背二极管D1、D2耦合到NMOS晶体管M17F、M17R的栅极。位于NMOS晶体管M26与NMOS晶体管M19之间的节点ND耦合到运算放大器OA2的反相输入以提供反馈，而NMOS晶体管M19的栅极与NMOS晶体管M17F、M17R的栅极一样耦合到节点NB。PMOS晶体管M18是二极管耦合的，并且PMOS晶体管M18的栅极进一步耦合到在高压信号VDD-HV与第一电流感测节点N1之间耦合的PMOS晶体管M20的栅极。是第一电流感测节点N1向比较电路提供第一比例电流Isense1。
因此，运算放大器OA2利用传感器总线信号VCEx及来自节点ND的反馈来控制电流通过PMOS晶体管M18及NMOS晶体管M26及M19的流动。NMOS晶体管M19与NMOS晶体管M17F成比例地定大小，例如，如果NMOS晶体管M17F具有大小1000×1，NMOS晶体管M19可具有10×1的值，且接着将源送NMOS晶体管M17F的电流的百分之一。在电流感测放大器电路1200的正常操作期间，正向电流感测电路1202的NMOS晶体管M26检测通过节点OUTx处的传感器总线引脚的电流，包含由传感器传输的数据引起的变化，并且正向电流感测电路1202将第一电流感测节点N1上的第一比例电流Isense1提供到比较电路，例如在图1中论述的比较电路。
图1描绘根据本发明的实施例的比较电路100。比较电路100在中压信号VDD-MV与低压信号VDD-LV之间操作，从感测放大器电路(例如，从电流感测放大器电路1200的第一电流感测节点N1)接收第一比例电流Isense1，并提供数据输出信号Rx，其可被发送朝向曼彻斯特解码器用于处理以恢复数据。
在一个实施例中，第一电流镜具有三个支路，并且包含第一NMOS晶体管M1、第二NMOS晶体管M2及第三NMOS晶体管M3以形成第一电流镜的主要部分，而第四NMOS晶体管M4、第五NMOS晶体管M5及第六NMOS晶体管M6向三个主要晶体管提供级联保护。
第四NMOS晶体管M4在第一电流感测节点N1与低压信号VDD-LV之间与第一NMOS晶体管M1串联耦合以形成第一支路，其中第四NMOS晶体管M4及第一NMOS晶体管M1两者都经二极管耦合以在其相应栅极上接收第一比例电流Isense1。第一电阻器R1在中压信号VDD-MV与低压信号VDD-LV之间与第五NMOS晶体管M5及第二NMOS晶体管M2串联耦合以形成第一电流镜的第二支路，且第二电阻器R2在中压信号VDD-MV与低压信号VDD-LV之间与第六NMOS晶体管M6及第三NMOS晶体管M3串联耦合以形成第一电流镜的第三支路。第二NMOS晶体管M2及第五NMOS晶体管M5中的每一者的相应栅极也耦合到第一电流感测节点N1以接收第一比例电流Isense1，而第三NMOS晶体管M3的栅极通过NMOS开关晶体管S2及第三电阻器R3耦合到第一电流感测节点N1，且第六NMOS晶体管M6的栅极通过第四电阻器R4耦合到第一电流感测节点N1。
第一电容器C1具有耦合到NMOS开关晶体管S2与第三NMOS晶体管M3的栅极之间的点的第一端子及耦合到低压信号VDD-LV的第二端子。第二电容器C2具有耦合到第四电阻器R4与第六NMOS晶体管M6的栅极之间的点的第一端子及耦合到低压信号VDD-LV的第二端子。在一个实施例中，第一电容器C1及第二电容器C2两者都是多晶硅/N阱电容器，并且固有地泄漏，但比替代电容器更便宜。
比较器102在非反相输入上接收取自第二电流感测节点N2的第一电压V1，并且在反相输入上接收取自第三电流感测节点N3的第二电压V2。比较器102将比较结果作为数据输出信号Rx输出到第一电平移位电路104，其中数据输出信号Rx在被提供到数据输出节点N4上之前被电平移位到较低电压，例如从5V域到1.5V域。第一电压V1与第一比例电流Isense1成比例，且因此与传感器总线信号VCEx成比例，而第二电压V2与第一比例电流Isense1的基极电流成比例。
还提供第二电流镜并且其包含第七NMOS晶体管M7、第八NMOS晶体管M8、第九NMOS晶体管M9及第十NMOS晶体管M10。第七NMOS晶体管M7及第八NMOS晶体管M8在中压信号VDD-MV与低压信号VDD-LV之间与第二电阻器R2串联耦合。类似地，电流源106在中压信号VDD-MV与低压信号VDD-LV之间与第九NMOS晶体管M9及第十NMOS晶体管M10串联耦合。第七NMOS晶体管及第九NMOS晶体管M9的栅极耦合在一起，且第八NMOS晶体管M8及第十NMOS晶体管M10的栅极也耦合在一起。第九NMOS晶体管M9及第十NMOS晶体管M10两者都经二极管耦合以向第二电流镜中的晶体管中的每一者的栅极提供恒定电压。比较阈值信号Vcmp-th取自第九NMOS晶体管与第十NMOS晶体管之间的点并且在比较器102中用作阈值电压。
第一电流镜的第二及第三支路中的晶体管经定大小以比第一支路中的晶体管更小，并且成比例地通过小电流。在一个实施例中，第二及第三支路中的晶体管是第一支路中晶体管大小的五分之一。另外，因为第一比例电流Isense1由电流感测放大器电路912提供，所以第一比例电流在高压信号VDD-HV与中压信号VDD-MV之间操作，而比较电路100的其余部分在中压信号VDD-MV与低压信号VDD-LV之间操作。第一电流镜的第二个支路将通过第二比例电流Isense2，其与第一比例电流Isense1及传感器总线信号VCEx上的电流成比例。通过第二支路的电流变化导致第一电压V1相对于传感器总线信号VCEx上的电流成比例地变化。
相比之下，通过电流镜的第三支路的电流由包含第一电容器C1及NMOS开关晶体管S2的采样及保持电路控制。当开关晶体管S2闭合时，第一比例电流Isense1对第一电容器C1充电。通过在第一比例电流ISENS1上仅存在基极电流时开启NMOS开关晶体管S2，捕获与传感器总线信号VCEx上的基极电流成比例的所存储基极电压Vsb。所存储基极电压Vsb被施加到第三NMOS晶体管M3的栅极，并且将第三比例电流Isense3限制为与第一比例电流1的基极电流及传感器总线信号VCEx的基极电流成比例的值。在现有技术中，基极电流采样信号CtrlS周期性地开启NMOS开关晶体管S2，例如，在SYNC信号与用于来自传感器的数据的第一时隙之间。
由于电容器C1作为泄漏电容器的性质，当SYNC脉冲周期延长到更长周期时，先前周期性采样已被证明是不充分的。因此，有必要提供额外采样以维持电容器C1上的电荷；主要问题是何时应进行额外取样。所揭示实施例提供基极电流更新电路108，其确定传感器总线信号VCEx上何时存在空闲时间，并且当空闲时间大于标准中定义的间隙时间Tgap时启动开关的闭合。
基极电流更新电路108耦合到数据输出节点N4以接收数据输出信号Rx，并且进一步经耦合以提供基极电流采样信号CtrlS。基极电流更新电路108包含抗尖峰脉冲电路110、空闲时间计数电路112、OR电路118及第二电平移位电路120。抗尖峰脉冲电路110操作以过滤来自数据输出信号Rx的噪声，而空闲时间计数电路112跟踪数据输出信号Rx上的边缘转变的发生。PSI5通信中利用的曼彻斯特译码使用转变的方向来确定位的值，其中上升斜率等于逻辑零，且下降斜率等于逻辑1。这意味着，无论何时传输数据，都将发生转变，即使在每一位中发送相同值也是如此。空闲时间计数电路112监测数据输出信号Rx，并且如果数据输出信号Rx在大于标准中定义的间隙时间Tgap的时间段保持高或保持低，那么空闲时间计数电路112确定没有数据被发送，并且将第一采样信号114设置为高以闭合NMOS开关晶体管S2。在一个实施例中，空闲时间计数电路112包含定时器，其经设置为对在数据输出信号Rx上的边缘转变之间发生的第一数目个时钟循环进行计数。如果第一数目个时钟循环变得大于映射到间隙时间Tgap的第二数目个时钟循环，那么第一采样信号114被设置为高。空闲时间计数电路112继续将第一采样信号114保持为高，直到在数据输出信号Rx上发生边缘转变为止。
在实践中，仍然希望周期性地更新所存储基极电压Vsb，例如在每一SYNC循环之后。为此，向OR电路118提供第一采样信号114，第二采样信号116也被输入到OR电路118。在一个实施例中，第二采样信号116是用于控制采样及保持电路的原始信号。OR电路118组合第一采样信号114及第二采样信号116以提供用于控制NMOS开关晶体管S2的基极电流采样信号CtrlS。基极电流采样信号CtrlS可提供到第二电平移位电路120，以便将信号移位回到比较电路100的电压。
图2描绘根据本发明的实施例在比较电路100中提供的各种信号的实例。在此实例中，传感器总线信号VCEx上的SYNC脉冲周期为2ms，并且为简单起见，仅展示在接近SYNC脉冲周期的末尾的时隙中提供数据的单个传感器。还展示基极电流采样信号CtrlS、所存储基极电压Vsb及数据输出信号Rx。当比较电路100开启时，基极电流采样信号CtrlS的值为高，以便在第一电容器C1上提供初始电荷。在初始SYNC脉冲及每一连续SYNC脉冲提供于传感器总线信号VCEx上之后，基极电流采样信号CtrlS的值立即变高达4μs，以确保所存储基极电压Vsb的值每一SYNC脉冲周期至少更新一次。另外，一旦基极电流更新电路108确定空闲时间大于间隙时间Tgap，那么基极电流采样信号CtrlS再次被设置为高。将基极电流采样信号CtrlS设置为高会闭合NMOS开关晶体管S2并对第一电容器C1再充电。基极电流采样信号CtrlS保持为高直到在数据输出信号Rx上检测到数据的传输为止。因为基极电流采样信号CtrlS的采样被重新启用，所以所存储基极电压Vsb中的任何下降被补偿，并且数据输出信号Rx提供适当结果，尽管SYNC脉冲周期较长。
图3展示当比较电路100以硅体现并且并入PSI5收发器的ECU中时的实际结果。在此实例中，SYNC脉冲周期被设置为10ms，但没有发现错误的比较，无论是作为电压尖峰还是作为数据输出信号Rx上的损坏数据的延伸块。基极电流更新电路108能够克服先前阻止SYNC脉冲周期大于500μs的问题的事实意味着对SYNC脉冲周期可延伸多长时间基本上没有限制。这释放外围传感器接口，以包含附接到单个PSI5收发器的更大数目个传感器。
图4描绘根据本发明的实施例的操作PSI5收发器芯片的方法400。方法400以将多个传感器耦合405到PSI5收发器芯片的第一引脚以接收传感器总线信号开始，PSI5收发器芯片使用时分多路复用进行通信。方法400还将曼彻斯特解码器耦合410到第二引脚，并将电池耦合415到第三引脚。
PSI5收发器芯片上的比较器接收420与传感器总线信号上的电流成比例的第一电压，接收425与传感器总线信号上的基极电流成比例的第二电压，并向第二引脚发送430数据输出信号。另外，采样及保持电路捕获435用于影响第二电压的第三电压，其中采样及保持电路响应于基极电流采样信号上的高值来捕获第三电压。最终，基极电流更新电路检测440数据输出信号上的边缘转变，并且当数据输出信号在大于PSI5标准中定义的间隙时间的时间段内不具有边缘转变时，将基极电流采样信号设置为高。
图4A中的方法400A强调所揭示改进如何允许执行新动作，例如，将传感器的数目配置445为大于四及/或将SYNC脉冲周期配置450为大于500μs。
图5描绘根据本发明的实施例的含有可利用具有基极电流更新电路的所揭示比较电路的独立PSI5收发器芯片502的系统500的高级示意图。PSI5收发器芯片502接收三个电力供应器输入：提供高压的VDD-HV、提供中压的VDD-MV及提供低压(例如本地接地)的VDD-LV。三个电力供应输入耦合到PSI5收发器的集合504，其耦合到相应通道及解码器。来自PSI5收发器芯片502的通道中的每一者的输出被提供到数据模块530，其提供所接收数据的软件处理。在所展示实例中，PSI5收发器芯片502具有四个PSI5收发器及四个通道，但将理解，可根据其中利用所述芯片的特定系统的需要提供任何数目个通道。PSI5收发器506耦合到第一通道514，第一通道514又耦合到第一解码器522，第一解码器522是曼彻斯特解码器；PSI5收发器508耦合到第二通道516，第二通道516耦合到第二解码器524；PSI5收发器510耦合到第三通道518，第三通道518耦合到第三解码器526；且PSI5收发器512耦合到第四通道520，第四通道520耦合到第四解码器528。
图6描绘根据本发明的实施例的含有可利用具有基极电流更新电路的所揭示比较电路的SOC的芯片上系统(SOC)602的系统600的高级示意图。SOC 602耦合到汽车电池601，并且当点火开关打开时，电力供应器模块604向电力供应器线提供高压信号VDD-HV、中压信号VDD-MV及低压信号VDD-LV。可在SOC 602上提供数个收发器系统，并且在所展示的实例中，这些收发器包含接收VDD-MV及VDD-LV的LIN收发器606、也接收VDD-MV及VDD-LV的拐射线(FR)收发器608、控制器局域网(CAN)收发器610及PSI5收发器612，两者都接收VDD-HV、VDD-MV及VDD-LV中的全部三者。与独立芯片一样，PSI5收发器612包含四个收发器(未单独展示)，其中的每一者耦合到相应通道及解码器。解码器的输出提供到数据软件处理622。
申请人已经揭示一种用于PSI5收发器的ECU，所述PSI5收发器具有比较电路，所述比较电路可提供准确比较，同时仍然依赖较廉价电容器来存储基极电流的值。在为传感器数据分配的时隙期间，每当数据不存在时，电容器就由基极电流的比例副本充电。申请人还揭示使用所揭示ECU的方法。
尽管已经详细地展示及描述各种实施例，但权利要求书不限于任何特定实施例或实例。上文具体实施方式均不应理解为暗示任何特定组件、元件、步骤、动作或功能是必需的，使得必须将其包含在权利要求书的范围中。除非明确说明，否则对单数形式的元件的引用并不意味着“一个且仅一个”，而是“一或多个”。所属领域的一般技术人员已知的上文描述的实施例的元件的所有结构及功能等效物以引用的方式明确并入本文中，并且希望由本权利要求书涵盖。因此，所属领域的技术人员将认识到，可在下面所附权利要求书的精神及范围内用各种修改及更改来实践本文所描述的示范性实施例。
Claims (16)
1.一种用于在同步模式下的外围传感器接口5(PSI5)基极电流采样的电子装置，所述电子装置包括PSI5收发器，所述PSI5收发器包括：
第一NMOS晶体管，其耦合在第一电流感测节点与低压信号之间，所述第一NMOS晶体管的漏极直接耦合到所述第一NMOS晶体管的栅极；
第一电阻器，其在中压信号与所述低压信号之间与第二NMOS晶体管串联耦合，所述第二NMOS晶体管的栅极耦合到所述第一NMOS晶体管的栅极，其中所述第一电阻器包含第一端子和第二端子，所述第一电阻器的所述第一端子耦合到所述中压信号；
第二电阻器，其在所述中压信号与所述低压信号之间与第三NMOS晶体管串联耦合，所述第三NMOS晶体管的栅极通过第三电阻器及NMOS开关晶体管耦合到所述第一电流感测节点，所述NMOS开关晶体管在栅极上接收基极电流采样信号，其中所述第二电阻器包含第一端子和第二端子，所述第二电阻器的所述第一端子耦合到所述中压信号；
比较器，其具有耦合到所述第一电阻器的所述第二端子的非反相输入、耦合到所述第二电阻器的所述第二端子的反相输入及耦合到数据输出节点的输出；
基极电流更新电路，其具有耦合到所述数据输出节点的输入及经耦合以提供所述基极电流采样信号的输出，所述基极电流更新电路包含
空闲时间计数电路，其经耦合以对在所述数据输出节点上检测到的边缘转变之间的第一数目个时钟循环进行计数，并且当所述第一数目大于表示定义间隙时间的第二数目个时钟循环时将第一采样信号设置为高；及
OR电路，其具有作为第一输入的所述第一采样信号、作为第二输入的第二采样信号及经耦合以提供所述基极电流采样信号的输出，所述第二采样信号在周期性调度的时间处被设置为高。
2.根据权利要求1所述的电子装置，其包含耦合在所述比较器的所述输出与所述数据输出节点之间的第一电平移位电路。
3.根据权利要求2所述的电子装置，其中所述基极电流更新电路包含：
抗尖峰脉冲电路，其耦合在所述数据输出节点与所述空闲时间计数电路之间；及
第二电平移位电路，其耦合在所述OR电路的所述输出与所述基极电流更新电路的所述输出之间。
4.根据权利要求1所述的电子装置，其中所述周期性调度的时间是在每一SYNC信号之后。
5.根据权利要求1所述的电子装置，其包含：
第四NMOS晶体管，其耦合在所述第一电流感测节点与所述第一NMOS晶体管之间，
第五NMOS晶体管，其耦合在所述第一电阻器与所述第二NMOS晶体管之间，及
第六NMOS晶体管，其耦合在所述第二电阻器与所述第三NMOS晶体管之间，所述第四NMOS晶体管及所述第五NMOS晶体管的相应栅极耦合到所述第一电流感测节点，所述第六NMOS晶体管的栅极通过第四电阻器耦合到所述第一电流感测节点，第一电容器的第一端子耦合在所述第四电阻器与所述第六NMOS晶体管的所述栅极之间，且第二电容器的第二端子耦合到所述低压信号。
6.根据权利要求1所述的电子装置，其中所述电子装置是独立芯片。
7.根据权利要求1所述的电子装置，其中所述电子装置是芯片上系统。
8.根据权利要求5所述的电子装置，其中所述第一电容器是多晶硅/N阱电容器。
9.根据权利要求1所述的电子装置，其中所述第一电流感测节点耦合到电流感测放大器电路，以接收与在传感器总线引脚上提供的传感器总线信号成比例的第一比例电流。
10.一种用于在同步模式下的外围传感器接口5(PSI5)基极电流采样的方法，所述方法用于操作PSI5收发器芯片，所述方法包括：
将多个传感器耦合到所述PSI5收发器芯片的第一引脚以接收传感器总线信号，所述PSI5收发器芯片使用时分多路复用进行通信；
将曼彻斯特解码器耦合到第二引脚；
将电池耦合到第三引脚；
在比较器中接收与所述传感器总线信号上的电流成比例的第一电压；
在所述比较器中接收与所述传感器总线信号上的基极电流成比例的第二电压；
从所述比较器向所述第二引脚发送数据输出信号；
在采样及保持电路中捕获用于影响所述第二电压的第三电压，所述采样及保持电路响应于基极电流采样信号上的高值来捕获所述第三电压；及
在基极电流更新电路中，检测所述数据输出信号上的边缘转变，并且当所述数据输出信号在大于PSI5标准中定义的间隙时间的时间段内不具有边缘转变时，将所述基极电流采样信号设置为高。
11.根据权利要求10所述的方法，其中基极电流更新电路将所述基极电流采样信号保持为高，直到边缘转变发生在所述数据输出信号上。
12.根据权利要求11所述的方法，其中所述基极电流更新电路在每一SYNC脉冲之后被进一步设置为高。
13.根据权利要求10所述的方法，其中检测所述边缘转变包含对所述边缘转变之间的第一数目个时钟信号进行计数，并且当所述第一数目个时钟信号大于映射到所述间隙时间的第二数目个时钟信号时，将第一采样信号设置为高，直到在所述数据输出信号上检测到边缘转变为止。
14.根据权利要求13所述的方法，其包含使所述第一采样信号与被周期性地设置为高的第二采样信号进行OR操作。
15.根据权利要求10所述的方法，其包含将所述多个传感器的数目配置为大于四。
16.根据权利要求10所述的方法，其包含将SYNC脉冲周期配置为大于500μs。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410092661.5A CN117935524A (zh) | 2018-11-27 | 2019-11-18 | 用于在同步模式下的psi5基极电流采样的电子装置和方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862771697P | 2018-11-27 | 2018-11-27 | |
| US62/771,697 | 2018-11-27 | ||
| US16/521,170 US10784917B2 (en) | 2018-11-27 | 2019-07-24 | PSI5 base current sampling in synchronous mode |
| US16/521,170 | 2019-07-24 | ||
| PCT/US2019/062019 WO2020112413A1 (en) | 2018-11-27 | 2019-11-18 | Ps15 base current sampling in synchronous mode |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410092661.5A Division CN117935524A (zh) | 2018-11-27 | 2019-11-18 | 用于在同步模式下的psi5基极电流采样的电子装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112840387A CN112840387A (zh) | 2021-05-25 |
| CN112840387B true CN112840387B (zh) | 2024-02-09 |
Family
ID=70771049
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980067661.7A Active CN112840387B (zh) | 2018-11-27 | 2019-11-18 | 用于在同步模式下的psi5基极电流采样的电子装置和方法 |
| CN202410092661.5A Pending CN117935524A (zh) | 2018-11-27 | 2019-11-18 | 用于在同步模式下的psi5基极电流采样的电子装置和方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410092661.5A Pending CN117935524A (zh) | 2018-11-27 | 2019-11-18 | 用于在同步模式下的psi5基极电流采样的电子装置和方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US10784917B2 (zh) |
| EP (1) | EP3888072B1 (zh) |
| KR (1) | KR20210097705A (zh) |
| CN (2) | CN112840387B (zh) |
| WO (1) | WO2020112413A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107994827B (zh) * | 2017-11-17 | 2020-11-03 | 美的集团股份有限公司 | 电机驱动系统和采样相电流相电压的同步计算方法、装置 |
| DE102019207174A1 (de) * | 2019-05-16 | 2020-11-19 | Robert Bosch Gmbh | Sende-/Empfangseinrichtung und Kommunikationssteuereinrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem |
| US20210380060A1 (en) * | 2020-06-04 | 2021-12-09 | Veoneer Us, Inc. | Sensor communication discrete control considering emc compliance for restraint control module |
| US11521693B2 (en) * | 2021-02-05 | 2022-12-06 | Nxp B.V. | Sample and hold circuit for current |
| US11362627B1 (en) * | 2021-06-15 | 2022-06-14 | Micron Technology, Inc. | Process tracking pulse generator |
| US20230418689A1 (en) * | 2022-06-22 | 2023-12-28 | Allegro Microsystems, Llc | Methods and apparatus for sensor data consistency |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757174A (en) * | 1995-07-19 | 1998-05-26 | Micro Linear Corporation | Current sensing technique using MOS transistor scaling with matched current sources |
| EP3109113A1 (en) * | 2015-06-23 | 2016-12-28 | Harman Becker Automotive Systems GmbH | Conversion of peripheral sensor interface signals into audio signals |
| DE102016116060A1 (de) * | 2016-08-29 | 2018-03-01 | Elmos Semiconductor Aktiengesellschaft | Verfahren zur Erkennung des Vorhandenseins und der korrekten Funktion einer Datenbusimpedanz einer PSI5-Datenbusschnittstelle |
| CN108075656A (zh) * | 2016-11-15 | 2018-05-25 | 恩智浦有限公司 | Dc-dc转换器控制器 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19643013C1 (de) * | 1996-10-18 | 1998-02-12 | Telefunken Microelectron | Datenübertragungssystem |
| JP3068482B2 (ja) * | 1997-01-30 | 2000-07-24 | 日本電気アイシーマイコンシステム株式会社 | 定電圧回路 |
| US6574124B2 (en) * | 2001-09-13 | 2003-06-03 | Netpower Technologies, Inc. | Plural power converters with individual conditioned error signals shared on a current sharing bus |
| US7372238B1 (en) * | 2004-04-29 | 2008-05-13 | National Semiconductor Corporation | Apparatus and method for step-down switching voltage regulation |
| WO2007015442A1 (ja) * | 2005-08-02 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路 |
| US7710084B1 (en) * | 2008-03-19 | 2010-05-04 | Fairchild Semiconductor Corporation | Sample and hold technique for generating an average of sensed inductor current in voltage regulators |
| US8577634B2 (en) * | 2010-12-15 | 2013-11-05 | Allegro Microsystems, Llc | Systems and methods for synchronizing sensor data |
| DE102011007849A1 (de) | 2011-04-21 | 2012-10-25 | Robert Bosch Gmbh | Steuergerät mit digitaler Schnittstelle |
| US9007951B2 (en) * | 2011-10-14 | 2015-04-14 | Infineon Technologies Ag | Self synchronizing data communication method and device |
| US9994179B2 (en) * | 2012-07-25 | 2018-06-12 | Infineon Technologies Austria Ag | Circuit arrangements and a method for receiving information |
| US9292409B2 (en) * | 2013-06-03 | 2016-03-22 | Infineon Technologies Ag | Sensor interfaces |
| CN103312200B (zh) * | 2013-06-28 | 2016-08-10 | 成都芯源系统有限公司 | 功率变换器、限流单元、控制电路及相关控制方法 |
| US9606563B2 (en) * | 2014-04-08 | 2017-03-28 | Texas Instruments Deutschland Gmbh | Bandgap reference voltage failure detection |
| US9959128B2 (en) * | 2014-11-06 | 2018-05-01 | Infineon Technologies Ag | Digital sensor system |
| US9831774B2 (en) * | 2015-04-09 | 2017-11-28 | Mediatek Inc. | Constant on-time pulse width control-based scheme used in voltage converter |
| US9688221B2 (en) * | 2015-08-18 | 2017-06-27 | Infineon Technologies Ag | Current loop sensor interface using a terminated symmetrical physical layer |
| US10079650B2 (en) * | 2015-12-04 | 2018-09-18 | Infineon Technologies Ag | Robust high speed sensor interface for remote sensors |
| TWI608692B (zh) * | 2016-05-13 | 2017-12-11 | 立錡科技股份有限公司 | 具有功率因數校正功能的切換式電源供應器及其控制電路與控制方法 |
| US10070286B2 (en) * | 2016-05-27 | 2018-09-04 | Analog Devices, Inc. | Single-wire sensor bus |
| US10225115B1 (en) * | 2016-10-05 | 2019-03-05 | Cadence Design Systems, Inc. | Low-frequency periodic signal detector |
| IT201700034070A1 (it) * | 2017-03-28 | 2018-09-28 | St Microelectronics Srl | Circuito di controllo della corrente in carichi induttivi e relativo metodo di controllo |
| US10520971B2 (en) * | 2017-07-18 | 2019-12-31 | Texas Instruments Incorporated | Current sink with negative voltage tolerance |
| US10804691B2 (en) * | 2018-03-06 | 2020-10-13 | Texas Instruments Incorporated | Circuit providing reverse current protection for high-side driver |
| US20190306592A1 (en) * | 2018-03-29 | 2019-10-03 | Veoneer Us Inc. | Wireless satellite sensor |
| DE112018007757T5 (de) * | 2018-06-22 | 2021-03-11 | Rohm Co., Ltd. | Schaltnetzteil, integrierte halbleiterschaltungseinrichtung und differentialeingangsschaltung |
-
2019
- 2019-07-24 US US16/521,170 patent/US10784917B2/en active Active
- 2019-11-18 KR KR1020217015466A patent/KR20210097705A/ko not_active Application Discontinuation
- 2019-11-18 EP EP19890846.9A patent/EP3888072B1/en active Active
- 2019-11-18 CN CN201980067661.7A patent/CN112840387B/zh active Active
- 2019-11-18 WO PCT/US2019/062019 patent/WO2020112413A1/en unknown
- 2019-11-18 CN CN202410092661.5A patent/CN117935524A/zh active Pending
-
2020
- 2020-08-12 US US16/991,553 patent/US11469788B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757174A (en) * | 1995-07-19 | 1998-05-26 | Micro Linear Corporation | Current sensing technique using MOS transistor scaling with matched current sources |
| EP3109113A1 (en) * | 2015-06-23 | 2016-12-28 | Harman Becker Automotive Systems GmbH | Conversion of peripheral sensor interface signals into audio signals |
| DE102016116060A1 (de) * | 2016-08-29 | 2018-03-01 | Elmos Semiconductor Aktiengesellschaft | Verfahren zur Erkennung des Vorhandenseins und der korrekten Funktion einer Datenbusimpedanz einer PSI5-Datenbusschnittstelle |
| CN108075656A (zh) * | 2016-11-15 | 2018-05-25 | 恩智浦有限公司 | Dc-dc转换器控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10784917B2 (en) | 2020-09-22 |
| EP3888072A4 (en) | 2022-02-23 |
| US11469788B2 (en) | 2022-10-11 |
| KR20210097705A (ko) | 2021-08-09 |
| US20200169284A1 (en) | 2020-05-28 |
| EP3888072B1 (en) | 2022-12-14 |
| US20200373960A1 (en) | 2020-11-26 |
| WO2020112413A1 (en) | 2020-06-04 |
| JP2022510906A (ja) | 2022-01-28 |
| EP3888072A1 (en) | 2021-10-06 |
| CN112840387A (zh) | 2021-05-25 |
| CN117935524A (zh) | 2024-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112840387B (zh) | 用于在同步模式下的psi5基极电流采样的电子装置和方法 | |
| JP5366620B2 (ja) | 単線式通信プロトコルにおけるマスターデバイスにより受信されるデータの検出 | |
| TWI409478B (zh) | 信號檢測電路 | |
| US10666320B2 (en) | Ringing suppression circuit | |
| US11546188B2 (en) | Transceiver device for a bus system and operating method therefor | |
| JP2007288612A (ja) | データ通信装置、データ通信システム及びデータ通信方法 | |
| US20040005009A1 (en) | Method and transmission apparatus for transmitting a bivalent signal | |
| US10164620B1 (en) | Ringing suppression circuit | |
| US10693451B2 (en) | Ringing suppressor circuit | |
| KR20200125617A (ko) | 하이-사이드 드라이버를 위한 역방향 전류 보호를 제공하는 회로 | |
| US7545149B2 (en) | Driver and receiver circuit for a remotely arranged circuit and corresponding method | |
| US7079589B1 (en) | Serial digital communication superimposed on a digital signal over a single wire | |
| EP1087492A2 (en) | Power-on reset circuit | |
| KR20190090223A (ko) | 온도 감지 장치 및 온도-전압 변환기 | |
| US10530366B1 (en) | Low voltage differential signaling fault detector | |
| JP7490649B2 (ja) | 同期モードでのｐｓｉ５ベース電流サンプリング | |
| US8543171B2 (en) | Data transmission circuit and its control method | |
| US7281151B2 (en) | Method of stopping data communication of a communication apparatus based on a detection of a power supply voltage drop | |
| US7298130B2 (en) | Signal detector | |
| US10755155B2 (en) | Flag retaining circuit and flag retaining method | |
| KR101058069B1 (ko) | 데이터 통신장치, 데이터 통신 시스템 및 데이터 통신방법 | |
| WO2022264201A1 (ja) | 制御・監視信号伝送システム | |
| JP4430117B2 (ja) | データ記憶装置 | |
| CN115202246A (zh) | 一种自动进入调试模式的电路以及一种整车控制器 | |
| JP2006173707A (ja) | データ通信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |