CN112838012A - 一种半导体芯片单元加工的封装方法 - Google Patents
一种半导体芯片单元加工的封装方法 Download PDFInfo
- Publication number
- CN112838012A CN112838012A CN202011623649.0A CN202011623649A CN112838012A CN 112838012 A CN112838012 A CN 112838012A CN 202011623649 A CN202011623649 A CN 202011623649A CN 112838012 A CN112838012 A CN 112838012A
- Authority
- CN
- China
- Prior art keywords
- finished
- semiconductor chip
- bonding
- chip
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000012545 processing Methods 0.000 title claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 238000005498 polishing Methods 0.000 claims abstract description 14
- 238000005520 cutting process Methods 0.000 claims abstract description 13
- 239000000126 substance Substances 0.000 claims abstract description 11
- 238000006056 electrooxidation reaction Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000003466 welding Methods 0.000 claims description 11
- 238000005260 corrosion Methods 0.000 claims description 10
- 230000007797 corrosion Effects 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000001746 injection moulding Methods 0.000 claims description 3
- 238000009434 installation Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 2
- 238000005476 soldering Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 6
- 238000012858 packaging process Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 230000017525 heat dissipation Effects 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 4
- 235000014820 Galium aparine Nutrition 0.000 description 3
- 240000005702 Galium aparine Species 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- -1 gold tin copper aluminum Chemical compound 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开了一种半导体芯片单元加工的封装方法，其特征在于，所述芯片单元加工的封装方法包括以下流程：第一阶段：先对材料进贴膜，所述贴膜完成后通过磨削，研磨，化学机械抛光，干式抛光，电化学腐蚀等方法对硅片减薄，所述减薄完成后对硅片去膜，贴片切割；通过采用机械的方式对半导体进行切割，所述烘培完成后，所述切割完成后对引脚进行成型，本发明可对封装过程进行优化，同时增加了检测的步骤，避免发生成品制造完成后，产品不合格，而无法进行修复的问题出现，提高了芯片的成品率，同时增加了芯片的强度，同时通过采用的封装方式能使得整个芯片封装结构得以提升，降低封装翘曲和提高散热效果。
Description
技术领域
本发明涉及库存管理系统，特别涉及一种半导体芯片单元加工的封装方法，属于半导体生产技术领域。
背景技术
半导体在集成电路、消费电子、通信系统、光伏发电、照明、大功率电源转换等领域都有应用，如二极管就是采用半导体制作的器件，无论从科技或是经济发展的角度来看，半导体的重要性都是非常巨大的，大部分的电子产品，如计算机、移动电话或是数字录音机当中的核心单元都和半导体有着极为密切的关联，而在现在的生活当中半导体有这越来越广泛的应用了，
但是在生产出的半导体，以及半导体产品都需要进封装，导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die)，然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上，再利用超细的金属(金锡铜铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead),并构成所要求的电路；再对独立的晶片用塑料外壳加以封装保护，封装完成后进行成品测试，最后入库出货，但是现有的封装检测方式较为简单，检测一般在封装完成后，这种方式不仅仅较为简单，同时可能造成检测不通过而造成芯直接报废而无法修复的问题发生。
因此，针对上述问题，本发明提供一种半导体芯片单元加工的封装方法。
发明内容
本发明的目的在提供一种半导体芯片单元加工的封装方法，解决背景技术提出的问题。
为实现上述目的，本发明提供如下技术方案：一种半导体芯片单元加工的封装方法，其特征在于，所述芯片单元加工的封装方法包括以下流程：
第一阶段：先对材料进贴膜，所述贴膜完成后通过磨削，研磨，化学机械抛光，干式抛光，电化学腐蚀等方法对硅片减薄，所述减薄完成后对硅片去膜；
贴片切割；通过采用机械的方式对半导体进行切割，从而将其切割为合适尺寸与大小；
第二阶段：所述半导体芯片将需要的芯片粘贴在半导体当中，完成功能的整合，所述粘贴完成后会进行烘培，所述烘培完成后使其完全贴合，所述烘培完成后，将半导体与芯片进行键合；
引脚安装：所述键合完成后将引脚与整体进行连接，所述连接完成后对引脚进切割，所述切割完成后对引脚进行成型。
优选的，所述键合时将芯片固定，且固定芯片后通过键合的方式使芯片与基板进行垃圾，所述封装结束后通过注塑的方式形成外形。
优选的，所述硅片的背面减薄技术主要有磨削，研磨，化学机械抛光，干式抛光，电化学腐蚀，湿法腐蚀，等离子增强化学腐蚀，常压等离子腐蚀。
优选的，所述在背面磨削之前将硅片正面切割出一定深度的切口，再进行背面磨削。
优选的，所述键合将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上形成电路互连，打线键合技术有超声波键合、热压键合、热超声波键合。
优选的，所述焊接完成将芯片焊区与电子封装外壳的I/O或基板上的金属布线焊区相连接，只有实现芯片与封装结构的电路连接才能发挥已有的功能。
优选的，所述封装置使用的基板为2-4层有机材料构成的多层板，且这种基板引脚数增多，且但引脚之间的距离远大于QFP封装方式，提高了成品率。
与现有技术相比，本发明的有益效果是：
可对封装过程进行优化，同时增加了检测的步骤，避免发生成品制造完成后，产品不合格，而无法进行修复的问题出现，提高了芯片的成品率，同时增加了芯片的强度，同时通过采用的封装方式能使得整个芯片封装结构得以提升，降低封装翘曲和提高散热效果，满足智能化产品功能的日益需求，通过增加触点检测的方式对设备进行检测，增加了检测的步骤，能更早的发现芯片的问题。
附图说明
图1为本发明整体流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明提供一种半导体芯片单元加工的封装方法，其特征在于，芯片单元加工的封装方法包括以下流程：
第一阶段：先对材料进贴膜，贴膜完成后通过磨削，研磨，化学机械抛光，干式抛光，电化学腐蚀等方法对硅片减薄，减薄完成后对硅片去膜。
贴片切割；通过采用机械的方式对半导体进行切割，从而将其切割为合适尺寸与大小，切割完成后需要对芯片进行检测，同时对基板也需要进行检测，防止发生结构失效的问题；
第二阶段：半导体芯片将需要的芯片粘贴在半导体当中，完成功能的整合，粘贴完成后会进行烘培，烘培完成后使其完全贴合，烘培完成后，将半导体与芯片进行键合，利用加热和加压力使金属丝与焊区压焊在一起。其原理是通过加热和加压力，使焊区(如AI)发生塑性形变同时破坏压焊界面上的氧化层，从而使原子间产生吸引力达到“键合”的目的，此外，两金属界面不平整加热加压时可使上下的金属相互镶嵌。此技术一般用为玻璃板上芯片COG。
引脚安装：键合完成后将引脚与整体进行连接，连接完成后对引脚进切割，切割完成后对引脚进行成型，成型后对装置整体进行检测，保证性能的稳定性，同时保证成品率。
键合时将芯片固定，且固定芯片后通过键合的方式使芯片与基板进行垃圾，封装结束后通过注塑的方式形成外形。
硅片的背面减薄技术主要有磨削，研磨，化学机械抛光，干式抛光，电化学腐蚀，湿法腐蚀，等离子增强化学腐蚀，常压等离子腐蚀等，一、薄的芯片更有利于散热；二、减小芯片封装体积；三、提高机械性能、硅片减薄、其柔韧性越好，受外力冲击引起的应力也越小；四、晶片的厚度越薄，元件之间的连线也越短，元件导通电阻将越低，信号延迟时间越短，从而实现更高的性能；五、减轻划片加工量减薄以后再切割，可以减小划片加工量，降低芯片崩片的发生率。
在背面磨削之前将硅片正面切割出一定深度的切口，具体为采用先用机械或化学的方式切割处切口，然后用磨削方法减薄到一定厚度之后采用ADPE腐蚀技术去除掉剩余加工量实现裸芯片的自动分离，再进行背面磨削。
键合将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上形成电路互连，打线键合技术有超声波键合、热压键合、热超声波键合，超声焊是利用超声波发生器产生的能量，通过换能器在超高频的磁场感应下，迅速伸缩产生弹性振动，使劈刀相应振动，同时在劈刀上施加一定的压力，于是劈刀在这两种力的共同作用下，带动AI丝在被焊区的金属化层如(AI膜)表面迅速摩擦，使AI丝和AI膜表面产生塑性变形，这种形变也破坏了AI层界面的氧化层，使两个纯净的金属表面紧密接触达到原子间的结合，从而形成焊接。主要焊接材料为铝线焊头，一般为楔形。
焊接完成将芯片焊区与电子封装外壳的I/O或基板上的金属布线焊区相连接，只有实现芯片与封装结构的电路连接才能发挥已有的功能。
封装置使用的基板为2-4层有机材料构成的多层板，且这种基板引脚数增多，且但引脚之间的距离远大于QFP封装方式，提高了成品率。
在本发明的描述中，需要理解的是，指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (7)
1.一种半导体芯片单元加工的封装方法，其特征在于，所述芯片单元加工的封装方法包括以下流程：
第一阶段：先对材料进贴膜，所述贴膜完成后通过磨削，研磨，化学机械抛光，干式抛光，电化学腐蚀等方法对硅片减薄，所述减薄完成后对硅片去膜；
贴片切割：通过采用机械的方式对半导体进行切割，从而将其切割为合适尺寸与大小；
第二阶段：所述半导体芯片将需要的芯片粘贴在半导体当中，完成功能的整合，所述粘贴完成后会进行烘培，所述烘培完成后使其完全贴合，所述烘培完成后，将半导体与芯片进行键合；
引脚安装：所述键合完成后将引脚与整体进行连接，所述连接完成后对引脚进切割，所述切割完成后对引脚进行成型。
2.根据权利要求1所述的一种半导体芯片单元加工的封装方法，其特征在于：所述键合时将芯片固定，且固定芯片后通过键合的方式使芯片与基板进行垃圾，所述封装结束后通过注塑的方式形成外形。
3.根据权利要求1所述的一种半导体芯片单元加工的封装方法，其特征在于：所述硅片的背面减薄技术主要有磨削，研磨，化学机械抛光，干式抛光，电化学腐蚀，湿法腐蚀，等离子增强化学腐蚀，常压等离子腐蚀。
4.根据权利要求1所述的一种半导体芯片单元加工的封装方法，其特征在于：所述在背面磨削之前将硅片正面切割出一定深度的切口，再进行背面磨削。
5.根据权利要求1所述的一种半导体芯片单元加工的封装方法，其特征在于：所述键合将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上形成电路互连，打线键合技术有超声波键合、热压键合、热超声波键合。
6.根据权利要求5所述的一种半导体芯片单元加工的封装方法，其特征在于：所述焊接完成将芯片焊区与电子封装外壳的I/O或基板上的金属布线焊区相连接。
7.根据权利要求5所述的一种半导体芯片单元加工的封装方法，其特征在于：所述封装置使用的基板为2-4层有机材料构成的多层板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011623649.0A CN112838012A (zh) | 2020-12-31 | 2020-12-31 | 一种半导体芯片单元加工的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011623649.0A CN112838012A (zh) | 2020-12-31 | 2020-12-31 | 一种半导体芯片单元加工的封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112838012A true CN112838012A (zh) | 2021-05-25 |
Family
ID=75924414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011623649.0A Pending CN112838012A (zh) | 2020-12-31 | 2020-12-31 | 一种半导体芯片单元加工的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112838012A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114335301A (zh) * | 2021-12-31 | 2022-04-12 | 佛山市国星光电股份有限公司 | 一种器件加工方法及器件 |
| CN115881525A (zh) * | 2022-12-07 | 2023-03-31 | 清华大学 | 一种超薄晶圆及柔性芯片制备方法及柔性芯片 |
| CN116007686A (zh) * | 2023-03-28 | 2023-04-25 | 四川华鲲振宇智能科技有限责任公司 | 一种ai处理芯片质量监测方法、设备及系统 |
-
2020
- 2020-12-31 CN CN202011623649.0A patent/CN112838012A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114335301A (zh) * | 2021-12-31 | 2022-04-12 | 佛山市国星光电股份有限公司 | 一种器件加工方法及器件 |
| CN115881525A (zh) * | 2022-12-07 | 2023-03-31 | 清华大学 | 一种超薄晶圆及柔性芯片制备方法及柔性芯片 |
| CN116007686A (zh) * | 2023-03-28 | 2023-04-25 | 四川华鲲振宇智能科技有限责任公司 | 一种ai处理芯片质量监测方法、设备及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112838012A (zh) | 一种半导体芯片单元加工的封装方法 | |
| US7148082B1 (en) | Method of making a semiconductor chip assembly with a press-fit ground plane | |
| US5869905A (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| TWM601901U (zh) | 晶片封裝結構 | |
| CN103367321A (zh) | 芯片装置及形成芯片装置的方法 | |
| CN107910307B (zh) | 一种半导体芯片的封装结构及其封装方法 | |
| US20120115277A1 (en) | Multi-chip stacking method to reduce voids between stacked chips | |
| JP2003078105A (ja) | スタックチップモジュール | |
| CN101527271A (zh) | 一种使用锥面焊盘进行热超声倒装焊的芯片封装方法 | |
| JP2012059782A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| CN103474406A (zh) | 一种aaqfn框架产品无铜扁平封装件及其制作工艺 | |
| CN101533814B (zh) | 芯片级倒装芯片封装构造 | |
| JP2003174131A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| CN112885804B (zh) | 贴片式光伏旁路模块及其封装工艺 | |
| CN102263077A (zh) | 一种双扁平无载体无引脚的ic芯片封装件 | |
| CN102403236B (zh) | 芯片外露的半导体器件及其生产方法 | |
| CN213635958U (zh) | 复合封装结构及复合封装结构模块 | |
| CN102194708A (zh) | 一种薄型封装的工艺 | |
| CN103094128A (zh) | 一种Fan-out Panel Level BGA封装件的制作工艺 | |
| CN209880614U (zh) | 扇出型指纹识别芯片的封装结构 | |
| CN209804640U (zh) | 一种指纹识别芯片的封装结构 | |
| US20080191367A1 (en) | Semiconductor package wire bonding | |
| US20070114672A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN108110459B (zh) | 一种大功率ipm模块端子连接结构 | |
| CN202196776U (zh) | 一种扁平无载体无引线引脚外露封装件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |