CN112837727B - 刷新电路及存储器 - Google Patents
刷新电路及存储器 Download PDFInfo
- Publication number
- CN112837727B CN112837727B CN202110126316.5A CN202110126316A CN112837727B CN 112837727 B CN112837727 B CN 112837727B CN 202110126316 A CN202110126316 A CN 202110126316A CN 112837727 B CN112837727 B CN 112837727B
- Authority
- CN
- China
- Prior art keywords
- signal
- refresh
- receiving
- row
- refreshing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
本发明实施例提供一种刷新电路及存储器,刷新电路包括:刷新控制模块,用于接收并执行刷新命令,以输出行地址刷新信号;还用于接收工艺角信号,以调整所述刷新命令的执行比例,所述工艺角信号表征的工艺角越快,调整后的所述执行比例越高;行寻址器,用于接收所述行地址刷新信号,并输出待刷新的单行地址;阵列刷新装置,用于根据所述单行地址进行单行刷新操作,且在单行刷新结束后输出单行刷新结束信号。本发明实施例有利于减少刷新电流的消耗。
Description
技术领域
本发明实施例涉及半导体领域,特别涉及一种刷新电路及存储器。
背景技术
为了保存易失性存储器中的数据,需要定期对易失性存储器进行刷新操作,刷新操作需要在数据保持时间内完成所有行的刷新。易失性存储器的数据保持时间与芯片工艺角(Process Corner)的类型有关,偏快工艺角条件下,数据保持时间较短,偏慢工艺角条件下,数据保持时间较长。
传统技术会以满足偏快工艺角为标准,根据偏快工艺角对应的数据保持时间,发送相应时间间隔的刷新命令,每个刷新命令下刷新固定的行数,在对应较短的数据保持时间内刷新完所有行地址。因此,在正常工艺角或偏慢工艺角条件下,对应较长的数据保持时间内所有行地址会提前刷完,但是刷新命令还会按照固定的时间间隔发送,此时会再从第0行开始刷新,但是在数据保持时间内,这部分就是多余的刷新,浪费了电流。
发明内容
本发明实施例提供一种刷新电路及存储器,有利于减少刷新电流的消耗。
为解决上述问题,本发明实施例提供一种刷新电路,包括:刷新控制模块,用于接收并执行刷新命令,以输出行地址刷新信号;还用于接收工艺角信号,以调整所述刷新命令的执行比例,所述工艺角信号表征的工艺角越快,调整后的所述执行比例越高;行寻址器,用于接收所述行地址刷新信号,并输出待刷新的单行地址;阵列刷新装置,用于根据所述单行地址进行单行刷新操作,且在单行刷新结束后输出单行刷新结束信号。
另外,所述刷新控制模块包括:屏蔽单元,用于接收所述刷新命令和所述工艺角信号,输出屏蔽信号;还用于对所述刷新命令进行计数,获取第一计数值,当所述第一计数值等于屏蔽值时,输出所述屏蔽信号,所述屏蔽信号用于屏蔽所述刷新命令;刷新信号生成单元,用于接收所述屏蔽信号和所述刷新命令,并输出所述行地址刷新信号;在接收到所述刷新命令且未接收到所述屏蔽信号时,输出所述行地址刷新信号,在接收到所述屏蔽信号时,中止输出所述行地址刷新信号。
另外,所述屏蔽单元包括:第一调节单元,用于接收标志信号和所述工艺角信号,输出所述屏蔽信号;用于根据所述工艺角信号确定所述屏蔽值,且当同时接收到所述标志信号和所述工艺角信号时,输出所述屏蔽信号;第一计数单元,用于接收所述刷新命令,并对接收到的所述刷新命令进行计数,当所述第一计数值等于所述屏蔽值时,输出所述标志信号;还用于接收屏蔽重置信号,在接收到所述屏蔽重置信号时,重置所述第一计数值,且中止输出所述标志信号。
另外,所述第一计数单元包括第一计数器和第二计数器,所述第一计数器的屏蔽值小于所述第二计数器的屏蔽值;所述第一调节单元包括或门、第一与门和第二与门,所述或门的输入端连接所述第一与门和所述第二与门的输出端,所述或门的输出端作为所述第一调节单元的输出端;所述第一与门用于接收所述第一计数器输出的所述标志信号,且用于接收第一工艺角信号;所述第二与门用于接收所述第二计数器输出的所述标志信号,且用于接收第二工艺角信号,所述第二工艺角信号表征的工艺角快于所述第一工艺角信号表征的工艺角。
另外,所述第一计数单元还包括:第三计数器,所述第三计数器的屏蔽值大于所述第二计数器的屏蔽值;所述第一调节单元还包括:第三与门,所述第三与门用于接收所述第三计数器输出的所述标志信号,且用于接收第三工艺角信号,所述第三工艺角信号表征的工艺角快于所述第二工艺角信号表征的工艺角,所述第三与门的输出端与所述或门的输入端连接。
另外,所述屏蔽单元还包括:第一脉冲生成器,用于接收所述屏蔽信号,并输出所述屏蔽重置信号;第一延迟单元,用于对所述屏蔽重置信号进行延迟,延迟时间大于一个时钟周期。
另外,所述刷新电路还包括:还包括:第二延迟单元,用于匹配所述第一计数单元和所述第一调节单元的延迟,以使所述屏蔽信号先于所述刷新命令到达所述刷新信号生成单元。
另外,每执行一所述刷新命令,输出行数值次数的所述行地址刷新信号;所述刷新控制模块还包括:控制单元,用于接收工艺角信号,以调整所述行数值,所述工艺角信号表征的工艺角越快,调整后的所述行数值越大。
另外,所述控制单元用于接收所述行地址刷新信号,输出刷新重置信号;还用于对所述行地址刷新信号进行计数,获取第二计数值,当所述第二计数值等于调整后的所述行数值时,输出所述刷新重置信号;所述刷新信号生成单元还用于接收所述刷新重置信号和所述单行刷新结束信号,在接收到所述单行刷新结束信号时,检测所述刷新重置信号,若未接收到所述刷新重置信号,输出所述行地址刷新信号,若接收到所述刷新重置信号,中止输出所述行地址刷新信号。
另外,所述控制单元包括:第二计数单元,用于接收所述行地址刷新信号,并对接收到的所述行地址刷新信号进行计数,输出所述第二计数值;第二调节单元,用于接收所述工艺角信号和所述第二计数值,输出激励信号;用于根据所述工艺角信号调整所述行数值,当所述第二计数值等于调整后的所述行数值时,输出所述激励信号;第二脉冲生成器,用于接收所述激励信号并输出所述刷新重置信号。
另外,所述刷新信号生成单元包括:第一或非门,用于接收所述刷新命令和所述单行刷新结束信号;刷新窗口生成单元,用于接收所述刷新命令、所述单行刷新结束信号以及所述刷新重置信号,输出刷新窗口信号;当接收到所述刷新命令时,输出所述刷新窗口信号;用于在接收到所述单行刷新结束信号时,检测所述重置信号,若未接收到所述重置信号,输出所述刷新窗口信号,若接收到所述重置信号,中止输出所述刷新窗口信号;第二或非门,用于接收所述第一或非门的输出信号、所述屏蔽信号和所述刷新窗口信号,输出所述行地址刷新信号。
另外,所述刷新命令和所述单行刷新结束信号为高电平有效的脉冲信号,所述刷新窗口信号为低电平有效的窗口信号。
另外,刷新电路还包括:工艺角监测器,用于监测目标芯片的工艺角,并根据所述工艺角输出特定的工艺角信号。
另外,刷新电路还包括:开关单元,用于接收所述工艺角监测器输出的所述工艺角信号,且在接收到所述工艺角信号之后,将所述工艺角信号发送给所述屏蔽单元或所述控制单元中的至少一者。
相应地,本发明实施例还提供一种存储器,包括上述任一项所述的刷新电路。
与现有技术相比,本发明实施例提供的技术方案具有以下优点:
上述技术方案中,根据工艺角信号表征的工艺角快慢调整刷新命令的执行比例,使得偏快工艺角条件下,刷新命令的执行比例较高,偏慢工艺角条件下刷新命令的执行比例较低;在相邻刷新命令的时间间隔不变的情况下,偏快工艺角条件下,在较短的数据保持时间内,刷新命令的执行比例较高,有利于保证完成所有行地址的刷新;偏慢工艺角条件下,在较长的数据保持时间内,刷新命令的执行比例较低,有利于避免提前完成所有行地址的刷新而进行重复刷新,从而减少刷新电流的浪费。
另外,根据工艺角信号调整行数值,使得偏快工艺角条件下的每一刷新命令对应的刷新行数较多,偏慢工艺角条件下每一刷新命令对应的刷新行数较少;在相邻刷新命令的时间间隔不变的情况下,偏快工艺角条件下,在较短的数据保持时间内,每个刷新命令下刷新的行数较多,有利于保证完成所有行地址的刷新;偏慢工艺角条件下,在较长的数据保持时间内,每个刷新命令下刷新的行数较少,有利于避免提前完成所有行的刷新而进行重复刷新,从而减少刷新电流的浪费,以及减小每一刷新命令对应的刷新电流。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1和图2为本发明实施例提供的刷新电路的结构示意图;
图3和图4为本发明实施例提供的刷新电路的信号发生时序图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本发明的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本发明各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。
参考图1,刷新电路包括:刷新控制模块200,用于接收并执行刷新命令100a,以输出行地址刷新信号30a;还用于接收工艺角信号10a,以调整刷新命令100a的执行比例,工艺角信号10a表征的工艺角越快,调整后的执行比例越高;行寻址器50,用于接收行地址刷新信号30a,并输出待刷新的单行地址50a;阵列刷新装置60,用于根据单行地址50a进行单行刷新操作,且在单行刷新结束后输出单行刷新结束信号60a。
行寻址器30每接收到一个行地址刷新信号30a,输出一个待刷新的单行地址50a,单行地址50a对应到阵列刷新装置60里的阵列的每一行,每接收一个行地址刷新信号30a,单行地址50a包含的地址信息递增1,即按照第0行、第1行、第2行的顺序进行逐次递增,直至发送完所有行地址;相应地,阵列刷新装置60根据接收到的单行地址50a进行逐行刷新,当行寻址器50发送完所有行地址,阵列刷新装置60相应地完成所有行的刷新。需要说明的是,在行寻址器50发送完所有行地址之后,若继续接收到行地址刷新信号30a,则重新按照第0行、第1行、第2行…的顺序发送所有行地址。
本实施例中,刷新控制模块200包括:屏蔽单元20,用于接收刷新命令100a和工艺角信号10a,输出屏蔽信号20a;还用于对刷新命令100a进行计数,获取第一计数值,当第一计数值等于屏蔽值时,输出屏蔽信号20a,屏蔽信号20a用于屏蔽刷新命令100a;刷新信号生成单元30,用于接收屏蔽信号20a和刷新命令100a,并输出行地址刷新信号30a,在接收到刷新命令100a且未接收到屏蔽信号20a时,输出行地址刷新信号30a,在接收到屏蔽信号20a时,中止输出行地址刷新信号30a。如此,可通过调整屏蔽值的大小调整刷新命令100a的屏蔽比例和执行比例,屏蔽比例和执行比例互补,假设屏蔽值为n,则屏蔽比例为1/n,执行比例为n-1/n,n为大于1的自然数。
具体地,屏蔽单元20包括:第一调节单元22,用于接收标志信号21a和工艺角信号10a,输出屏蔽信号20a,用于根据工艺角信号10a确定屏蔽值,且当同时接收到标志信号21a和工艺角信号10a时,输出屏蔽信号20a;第一计数单元21,用于接收刷新命令100a,并对接收到的刷新命令100a进行计数,当第一计数值等于屏蔽值时,输出标志信号21a;还用于接收屏蔽重置信号23a,在接收到屏蔽重置信号23a时,重置第一计数值,且中止输出标志信号21a。屏蔽值的确定遵循工艺角越快,屏蔽值越大的原则,从而保证偏快工艺角条件下刷新命令100a具有较高的执行比例,保证所有行地址能够及时完成刷新,以及保证偏慢工艺角条件下刷新命令100a具有较低的执行比例,避免刷新电流的浪费。
进一步地,第一计数单元21包括第一计数器211和第二计数器212,第一计数器211的屏蔽值小于第二计数器212的屏蔽值;第一调节单元22包括第一或门224、第一与门221和第二与门222,第一或门224的输入端连接第一与门221和第二与门222的输出端,第一或门224的输出端作为第一调节单元22的输出端;第一与门221用于接收第一计数器211输出的标志信号21a,且用于接收第一工艺角信号C1;第二与门222用于接收第二计数器212输出的标志信号21a,且用于接收第二工艺角信号C2,第二工艺角信号C2表征的工艺角快于第一工艺角信号C1表征的工艺角。
本实施例中,第一计数单元21还包括:第三计数器213,第三计数器213的屏蔽值大于第二计数器212的屏蔽值;第一调节单元22还包括:第三与门223,第三与门223于接收第三计数器213输出的标志信号21a,且用于接收第三工艺角信号C3,第三工艺角信号C3表征的工艺角快于第二工艺角信号C2表征的工艺角,第三与门223的输出端与第一或门224的输入端连接。
具体地,第一工艺角信号C1表征偏慢的SS工艺角,第一计数器211的屏蔽值为8;第二工艺信号C2表征正常的TT工艺角,第二计数器212的屏蔽值为16;第三工艺角信号C3表征偏快的FF工艺角,第三计数器213的屏蔽值为32;在其他实施例中,工艺角信号还用于表征FS工艺角和SF工艺角,不同工艺角对应不同的屏蔽值。工艺角信号10a表征的工艺角越快,对应的计数器中的屏蔽值越大,刷新命令100a的执行比例越高,进而在较短的数据保持时间内完成所有行地址的刷新。
本实施例中,每一与门用于接收一特定的工艺角信号10a,不同与门接收的工艺角信号10a不同,因此,当第一调节单元22接收到工艺角信号10a时,可根据工艺角信号10a的类型确定接收的与门,进而确定与工艺角信号10a对应的计数器,以将该计数器中的屏蔽值确定为实际执行的屏蔽值。
本实施例中,屏蔽单元20还包括:第一脉冲生成器23,用于接收屏蔽信号20a,并输出屏蔽重置信号23a;第一延迟单元24,用于对屏蔽重置信号23a进行延迟,延迟时间大于一个时钟周期。第一计数单元21在接收到屏蔽重置信号23a之后,重置第一计数值,且中止输出标志信号21a;当标志信号21a中止时,屏蔽信号20a相应中止,因此,可认为屏蔽重置信号23a的延迟时间决定了屏蔽信号20a的持续时间。
如此,可通过调整第一延迟单元24的参数控制屏蔽信号20a的持续时间,保证屏蔽信号20a的持续时间大于一个时钟周期,或者说大于刷新命令100a的持续时间,保证屏蔽信号20a的持续时长大于刷新命令100a的持续时长,以有效屏蔽刷新命令100a,减少刷新电流的浪费。
本实施例中,刷新电路还包括:第二延迟单元101,用于匹配第一计数单元21和第一调节单元22的延迟,以使屏蔽信号20a先于刷新命令100a到达刷新信号生成单元30,保证屏蔽信号20a的有效屏蔽;此外,刷新电路还包括:工艺角监测器10,用于监测目标芯片的工艺角,并根据工艺角输出特定的工艺角信号10a。
本实施例中,第一调节单元22还包括与第一与门221连接的第一熔丝单元(未图示),与第二与门222连接的第二熔丝单元(未图示),与第三与门223连接的第三熔丝单元(未图示),第一调节单元22通过第一熔丝单元接收第一工艺角信号C1,通过第二熔丝单元接收第二工艺角信号C2,通过第三熔丝单元接收第三工艺角信号C3。当工艺角监测器10监测得到目标芯片的工艺角为第一工艺角信号C1表征SS工艺角时,可熔断第二熔丝单元和第三熔丝单元,使得第二与门222和第三与门223的一输入端处于低电平,仅保留第一熔丝单元,以接收第一工艺角信号C1,此时,可视为第一熔丝单元保存有工艺角信息。
以下将以接收到表征SS工艺角的第一工艺角信号C1,刷新命令100a的执行比例为7/8,屏蔽比例为1/8作为示例,结合图3提供的刷新电路的信号发生时序图说明刷新电路的部分运行原理。
需要注意的是,关于不同功能结构之间的特定信号的有效方式,本发明并不进行特别限定,特定信号既可以是高电平有效或低电平有效,也可以是上升沿有效或下降沿有效。本实施例中,刷新命令100a为高电平有效的脉冲信号,屏蔽重置信号23a、行地址刷新信号30a以及单行刷新结束信号60a为高电平有效的脉冲信号,工艺角信号10a、标志信号21a以及屏蔽信号20a为高电平有效的信号。
此外,图3中带有箭头的虚线指的是信号发生的因果关系,箭头起点为因,终点为果,并且,刷新命令100a为第一计数器211接收到的第8个刷新命令100a。
具体地,当第一计数器211接收到第8个刷新命令100a时,由于第一计数值等于第一计数器211的屏蔽值,因此第一计数器211输出标志信号21a,第一与门221输出高电平信号,第一或门224输出高电平有效的屏蔽信号20a,第一脉冲生成器23接收屏蔽信号20a生成屏蔽重置信号23a,第一延迟单元24延迟屏蔽重置信号23a,输出延迟后的屏蔽重置信号23b,第一计数器211在接收到延迟后的屏蔽重置信号23b之后,重置第一计数值,即第一计数值归零,且中止输出标志信号21a,以使屏蔽信号20a中止。
第二延迟单元101接收刷新命令100a,并输出延迟后的刷新命令100b,以匹配第一计数单元21和第一调节单元22的延迟,具体为匹配第一计数器211、第一与门221和第一或门224的延迟,保证延迟后的刷新命令100b晚于屏蔽信号20a到达刷新信号生成单元30,准确为晚于屏蔽信号20a到达第二或非门313,使得屏蔽信号20a能够有效屏蔽延迟后的刷新命令100b,避免第二或非门313根据刷新命令100a输出行地址刷新信号30a,即避免刷新信号生成单元30执行刷新命令100a。本实施例中,刷新电路每执行一刷新命令100a,输出行数值次数的行地址刷新信号30a;还用于接收工艺角信号10a,以调整行数值,工艺角信号10a表征的工艺角越快,调整后的行数值越大。
根据工艺角信号10a调整行数值,使得偏快工艺角条件下的每一刷新命令100a对应的刷新行数较多,偏慢工艺角条件下每一刷新命令100a对应的刷新行数较少;在相邻刷新命令100a的时间间隔不变的情况下,偏快工艺角条件下,在较短的数据保持时间内,每个刷新命令100a下刷新的行数较多,有利于保证完成所有行地址的刷新;偏慢工艺角条件下,在较长的数据保持时间内,每个刷新命令100a下刷新的行数较少,有利于避免提前完成所有行的刷新而进行重复刷新,从而减少刷新电流的浪费,以及减小每一刷新命令100a对应的刷新电流。
具体地,刷新控制模块200包括:控制单元40,用于接收行地址刷新信号30a,输出刷新重置信号40a,还用于对行地址刷新信号30a进行计数,获取第二计数值,当第二计数值等于调整后的行数值时,输出刷新重置信号40a;刷新信号生成单元30,用于接收刷新重置信号40a和单行刷新结束信号60a,输出行地址刷新信号30a;在接收到单行刷新结束信号60a时,检测刷新重置信号40a,若未接收到刷新重置信号40a,输出行地址刷新信号30a,若接收到刷新重置信号40a,中止输出行地址刷新信号30a。
进一步地,控制单元40包括:第二计数单元41,用于接收行地址刷新信号30a,并对接收到的行地址刷新信号30a进行计数,输出第二计数值41a;第二调节单元42,用于接收工艺角信号10a和第二计数值41a,输出激励信号42a,且用于根据工艺角信号10a调整行数值,当第二计数值41a等于调整后的行数值时,输出激励信号42a;第二脉冲生成器43,用于接收激励信号42a并输出刷新重置信号40a。
参考图1和图2,本实施例中,第二计数单元41包括由多个D触发器串联组成的异步二进制加法计数器,第二调节单元42包括第二或门425和多个与门,与门的至少一输入端连接异步二进制加法计数器的输入端,与门的输出端连接到或门245的输入端,第二或门425的输出端作为第二调节单元42的输出端,至少一与门的所有输入端连接异步二进制加法计数器的计数端,当计数端的电平表征默认数值时,至少一与门输出高电平;至少另一与门的一个输入端接收工艺角信号10a,且计数端的电平表征第一数值时,至少另一与门输出高电平,第一数值小于默认数值。
其中,构成异步二进制加法计数器的D触发器的数量与单一刷新命令100a对应的最大刷新行数有关,最大刷新行数越大,D触发器的数量越多,最大刷新行数越小,D触发器的数量越少。具体地,n个D触发器的最大计数值为2n-1,最大计数值需要大于等于最大刷新行数。例如最大刷新行数为7时,D触发器的数量最少为3个。
D触发器具有数据输入端d、时钟输入端ck、第一数据输出端q、第二数据输出端qb以及复位端rst,其中,第一数据输出端q与第二数据输出端qb互补。以下以3个D触发器为例,详细说明异步二进制加法计数器的工作原理和连接方式:
异步二进制加法计数器(以下简称“计数器”)包括作为低位的第一D触发器411、作为次高位的第二D触发器412和作为高位的第三D触发器413,每一D触发器的第二数据输出端qb与数据输入端d连接,且与下一级D触发器的时钟输入端ck连接,每一D触发器的第一数据输出端q作为计数端,复位端rst在接收到刷新重置信号40a之后复位电平,即表征0。其中,第一D触发器411的时钟输入端ck用于接收行地址刷新信号30a,第一D触发器411具有第一计数端Q1;第二D触发器412具有第二计数端Q2;第三D触发器413具有第三计数端Q3。
当D触发器表征1时,相应的计数端呈高电平,当相对低位的D触发器记录的数据达到2时,需要向下一级相对高位的D触发器进位,此时,相对低位的D触发器复位,表征0,相对高位的D触发器进位,表征1,即构成二进制的满2进1。
具体地,当计数器未接收第一行地址刷新信号30a时,处于初始状态,计数值Q3Q2Q1=000,每接收到一个行地址刷新信号30a,计数值递增一次,即计数值Q3Q2Q1按照000、001、010、011、100、101、110、111的顺序进行递增,上述计数值Q3Q2Q1换算为十进制分别代表0、1、2、3、4、5、6、7;当计数器受到刷新重置信号40a之后,计数值Q3Q2Q1复位到000的初始状态。
此外,与门的数量与接收的工艺角信号10a的个数有关。由于不同工艺角信号10a表征的工艺角不同,第二调节单元42根据工艺角信号10a调整得到的刷新行数行数值也不同,因此,n个工艺角信号10a对应n个调整后的行数值。本实施例中,每一调整后的行数值对应一与门,n个工艺角信号需要n+1个与门,与门最少为2个。
本实施例中,与门的输入端的数量小于等于第二计数单元41中D触发器的数量。由于D触发器的数量决定第二计数单元41的最大计数值,因此,可通过增加D触发器的数量,扩大不同工艺角条件下的行数值的可选范围,从而在不同工艺角条件下,实现所有行地址的及时刷新,以及减少刷新电流的浪费。
以下将通过具体示例举例说明第二调节单元42的结构以及第二调节单元42与第二计数单元41的连接关系。在该具体示例中,第二调节单元42用于接收第一工艺角信号C1、第二工艺角信号C2以及第三工艺角信号C3,第一工艺角信号C1表征的SS工艺角慢于第二工艺角信号C2表征的TT工艺角,第二工艺角信号C2表征的TT工艺角慢于第三工艺角信号C3表征的FF工艺角。
相应地,当第二调节单元42未接收到工艺角信号10a时,每一刷新命令100a对应的刷新行数为默认数值,即7;当第二调节单元42接收到第三工艺角信号C3,每一刷新命令100a对应的刷新行数为6行;当第二调节单元42接收到第二工艺角信号C2,每一刷新命令100a对应的刷新行数为5行;当第二调节单元42接收到第一工艺角信号C1,每一刷新命令100a对应的刷新行数为3行。
为实现上述具体示例,本发明实施例提供的第二调节单元42包括四个与门,与门的输入端的数量等于D触发器的数量。具体地:
第二调节单元42包括第一与门421、第二与门422、第三与门423、第四与门424以及或门425,第一与门421的第一输入端421a与第一计数端Q1连接,第二输入端421b与第二计数端Q2连接,第三输入端421c与第三计数端Q3连接;第二与门422的第一输入端422a用于接收第三工艺角信号C3,第二输入端422b与第二计数端Q2连接,第三输入端422c与第三计数端Q3连接;第三与门423的第一输入端423a与第一计数端Q1连接,第二输入端423b用于接收第二工艺角信号C2,第三计数端423c与第三计数端Q3连接;第四与门424的第一输入端424a与第一计数端Q1连接,第二输入端424b与第二计数端Q2连接,第三输入端424c用于接收第一工艺角信号C1。
当第二调节单元42没有接收到工艺角信号10a时,第二与门422的第一输入端422a、第三与门423的第二输入端423b以及第四与门424的第三输入端424c始终呈低电平,第二与门422、第三与门423以及第四与门424的输出端始终呈低电平,此时,只有第一计数端Q1、第二计数端Q2以及第三计数端Q3的电平都呈高电平,即第二计数单元41的第二计数值41a为7时,第一与门421的第一输入端421a、第二输入端421b以及第三输入端421c才能都接收到高电平,第一与门421才能输出高电平信号,或门425才能输出高电平信号,作为第二脉冲生成器43的激励信号42a。第二脉冲生成器43在接收到激励信号42a之后生成刷新重置信号40a,刷新重置信号40a一方面使得计数器恢复到初始状态,即Q3Q2Q1=000,另一方面使得刷新信号生成单元30中止输出行地址刷新信号30a。
相应地,当第二调节单元42接收到第三工艺角信号C3时,第二与门422的第一输入端422a呈高电平,此时,当第二计数端Q2和第三计数端Q3的电平都呈高电平,即第二计数单元41的第二计数值41a为6时,第二与门422就可以输出高电平信号,以使或门425向第二脉冲生成器43发送高电平有效的激励信号42a。
同理地,当第三与门423的第二输入端423b接收到第二工艺角信号C2,且第一计数端Q1和第三计数端Q3的电平都呈高电平,即第二计数单元41的第二计数值41a为5时,或门425就向第二脉冲生成器43发送激励信号42a;当第四与门424的第三输入端424c接收到第一工艺角信号C1,且第一计数端Q1和第二计数端Q2的电平都呈高电平,即第二计数单元41的第二计数值41a为3时,或门425就向第二脉冲生成器43发送激励信号42a。
总的来说,第二计数单元41对行地址刷新信号30a进行计数,当计数值达到与工艺角信号10a对应的行数值后,第二脉冲生成器43就产生刷新重置信号40a,以使得刷新信号生成单元30中止输出行地址刷新信号30a。由于工艺角越慢,行数值越小,因此随着工艺角减慢,每一个刷新命令100a下输出的行地址刷新信号30a越少,单一刷新命令100a对应的刷新行数越少。如此,可减少相对较长的数据保持时间内的总刷新行数,减少刷新电流的浪费。
本实施例中,刷新信号生成单元30包括:第一或非门312,用于接收刷新命令100a和单行刷新结束信号60a;刷新窗口生成单元311,用于接收刷新命令100a、单行刷新结束信号60a以及刷新重置信号40a,输出刷新窗口信号311a;当接收到刷新命令100a时,输出刷新窗口信号311a;用于在接收到单行刷新结束信号60a时,检测刷新重置信号40a,若未接收到刷新重置信号40a,持续输出刷新窗口信号311a,若接收到刷新重置信号40a,中止输出刷新窗口信号311a;第二或非门313,用于接收第一或非门312的输出信号、屏蔽信号20a和刷新窗口信号311a,输出行地址刷新信号30a。
其中,刷新窗口信号311a低电平有效的窗口信号,刷新窗口信号311a的持续时间用于表征每一刷新命令100a对应的可用于发送行地址刷新信号30a的时长。
本实施例中,刷新电路还包括:开关单元70,用于接收工艺角监测器10输出的工艺角信号10a,且在接收到工艺角信号10a之后,将工艺角信号10a发送给屏蔽单元20或控制单元40中的至少一者。如此,可通过开关单元70启动屏蔽单元20,调节刷新命令100a的执行比例,和/或启动控制单元40,调整每一刷新命令100a下的刷新行数。当仅有屏蔽单元20开启时,每一刷新命令100a下的刷新行数为默认数值,即7;当仅有控制单元40开启时,刷新信号生成单元30接收并执行每一刷新命令100a。
在其他实施例中,开关单元仅用于控制工艺角监测器与屏蔽单元的连通和关断,以及控制工艺角监测器与控制单元的连通和关断,并不接收工艺角信号。
以下将以第二调节单元42接收到第一工艺角信号C1,调整后的行数值为3作为示例,结合图4提供的刷新电路的信号发生时序图说明刷新电路的部分运行原理。具体地:
第一信号发生过程:延迟后的刷新命令100b为高电平有效的脉冲信号,在接收到延迟后的刷新命令100b时,第一或非门312输出端变为低电平;同时,刷新窗口单元21b输出低电平有效的窗口信号311a,第二或非门313未接收到屏蔽信号20a,第二或非门313输出端变为高电平,即刷新信号生成单元30输出高电平有效的行地址刷新信号30a;
第二信号发生过程:行寻址器50和第二计数单元41分别接收行地址刷新信号30a,第二计数单元41输出的第二计数值41a为1,行寻址器50将第一个待刷新的单行地址50a发送给阵列刷新装置60,阵列刷新装置60根据单行地址50a进行单行刷新操作。
刷新操作包括行激活窗口和预充电窗口,行激活窗口为高电平有效的窗口信号,行激活窗口信号出现代表单行刷新操作开始,行激活窗口的持续时间需要大于行寻址时间,保证行寻址可有效完成,预充电窗口为高电平有效的窗口信号,预充电窗口结束代表单行刷新结束,预充电窗口的时长需要大于预充电时间,保证预充电有效完成。
第三信号发生过程:阵列刷新装置60完成单行地址50a的单行刷新操作之后,输出单行刷新结束信号60a。刷新窗口单元21b在接收到单行刷新结束信号60a之后,检测刷新重置信号40a,由于此时第二计数值41a为1,还未到达3,因此刷新重置信号40a尚未发出,刷新窗口单元21b继续输出低电平有效的刷新窗口信号311a;同时,由于单行刷新结束信号60a为高电平有效的脉冲信号,因此第一或非门312在接收到单行刷新结束信号60a时输出低电平。如此,第二或非门313可输出第二个行地址刷新信号30a,重复第二信号发生过程,此时,第二计数值41a由1变为2。
第四信号发生过程:在刷新信号生成单元30输出第三个行地址刷新信号30a之后,第二计数值41a由2变为3,第七与门424的三个输入端都为高电平,第七与门424输出高电平,第二或门425输出激励信号42a;第二脉冲生成器43在激励信号42a的激励作用下生成刷新重置信号40a,每一D触发器的复位端rst接收刷新重置信号40a,电平复位至低电平,表征数值0,此时,第二计数值41a由3复位为0,等待下一次计数;同时,刷新窗口单元21b接收到刷新重置信号40a。
第五信号发生过程:阵列刷新装置60根据第三个行地址刷新信号30a对应的单行地址50a完成单行刷新动作之后,输出第三个单行刷新结束信号60a;刷新窗口单元21b在接收到单行刷新结束信号60a之后,检测刷新重置信号40a,由于此时第二脉冲生成器43已发送刷新重置信号40a,因此,刷新窗口单元21b的刷新窗口信号311a中止,刷新窗口单元18的输出端电平由低电平变为高电平,第二或非门313输出端变为低电平,即中止输出行地址刷新信号30a,从而实现每一刷新命令100a对应的刷新行数为3。
需要说明的是,第二脉冲生成器43输出的刷新重置信号40a的持续时间应当大于行寻址器50的行寻址时间以及阵列刷新装置60的单行刷新时间,保证刷新窗口生成单元21b在接收到第三个单行刷新结束信号60a时,刷新重置信号40a依旧持续,从而有效中止行地址刷新信号30a的输出。
上述时序图仅以一个刷新命令100a作为示例,当刷新窗口生成单元311再次接收到延迟后的刷新命令100b时,可再次输出刷新窗口信号311a,刷新电路重复上述信号发生过程。
本实施例中,根据工艺角信号表征的工艺角快慢调整刷新命令的执行比例,使得偏快工艺角条件下,刷新命令的执行比例较高,偏慢工艺角条件下刷新命令的执行比例较低;在相邻刷新命令的时间间隔不变的情况下,偏快工艺角条件下,在较短的数据保持时间内,刷新命令的执行比例较高,有利于保证完成所有行地址的刷新;偏慢工艺角条件下,在较长的数据保持时间内,刷新命令的执行比例较低,有利于避免提前完成所有行地址的刷新而进行重复刷新,从而减少刷新电流的浪费。相应地,本发明实施例还提供一种存储器,包含上述任一项刷新电路。如此,有利于降低存储器刷新过程中的电流浪费。
本领域的普通技术人员可以理解,上述各实施方式是实现本发明的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各自更动与修改,因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (15)
1.一种刷新电路,其特征在于,包括:
刷新控制模块,用于接收并执行刷新命令,以输出行地址刷新信号;还用于接收工艺角信号,以调整所述刷新命令的执行比例,所述工艺角信号表征的工艺角越快,调整后的所述执行比例越高;
行寻址器,用于接收所述行地址刷新信号,并输出待刷新的单行地址;
阵列刷新装置,用于根据所述单行地址进行单行刷新操作,且在单行刷新结束后输出单行刷新结束信号。
2.根据权利要求1所述的刷新电路,其特征在于,所述刷新控制模块包括:
屏蔽单元,用于接收所述刷新命令和所述工艺角信号,输出屏蔽信号;还用于对所述刷新命令进行计数,获取第一计数值,当所述第一计数值等于屏蔽值时,输出所述屏蔽信号,所述屏蔽信号用于屏蔽所述刷新命令;
刷新信号生成单元,用于接收所述屏蔽信号和所述刷新命令,并输出所述行地址刷新信号;在接收到所述刷新命令且未接收到所述屏蔽信号时,输出所述行地址刷新信号,在接收到所述屏蔽信号时,中止输出所述行地址刷新信号。
3.根据权利要求2所述的刷新电路,其特征在于,所述屏蔽单元包括:
第一调节单元,用于接收标志信号和所述工艺角信号,输出所述屏蔽信号;用于根据所述工艺角信号确定所述屏蔽值,且当同时接收到所述标志信号和所述工艺角信号时,输出所述屏蔽信号;
第一计数单元,用于接收所述刷新命令,并对接收到的所述刷新命令进行计数,当所述第一计数值等于所述屏蔽值时,输出所述标志信号;还用于接收屏蔽重置信号,在接收到所述屏蔽重置信号时,重置所述第一计数值,且中止输出所述标志信号。
4.根据权利要求3所述的刷新电路,其特征在于,所述第一计数单元包括第一计数器和第二计数器,所述第一计数器的屏蔽值小于所述第二计数器的屏蔽值;所述第一调节单元包括或门、第一与门和第二与门,所述或门的输入端连接所述第一与门和所述第二与门的输出端,所述或门的输出端作为所述第一调节单元的输出端;
所述第一与门用于接收所述第一计数器输出的所述标志信号,且用于接收第一工艺角信号;所述第二与门用于接收所述第二计数器输出的所述标志信号,且用于接收第二工艺角信号,所述第二工艺角信号表征的工艺角快于所述第一工艺角信号表征的工艺角。
5.根据权利要求4所述的刷新电路,其特征在于,所述第一计数单元还包括:第三计数器,所述第三计数器的屏蔽值大于所述第二计数器的屏蔽值;所述第一调节单元还包括:第三与门,所述第三与门用于接收所述第三计数器输出的所述标志信号,且用于接收第三工艺角信号,所述第三工艺角信号表征的工艺角快于所述第二工艺角信号表征的工艺角,所述第三与门的输出端与所述或门的输入端连接。
6.根据权利要求3所述的刷新电路,其特征在于,所述屏蔽单元还包括:
第一脉冲生成器,用于接收所述屏蔽信号,并输出所述屏蔽重置信号;
第一延迟单元,用于对所述屏蔽重置信号进行延迟,延迟时间大于一个时钟周期。
7.根据权利要求3所述的刷新电路,其特征在于,还包括:第二延迟单元,用于匹配所述第一计数单元和所述第一调节单元的延迟,以使所述屏蔽信号先于所述刷新命令到达所述刷新信号生成单元。
8.根据权利要求2所述的刷新电路,其特征在于,每执行一所述刷新命令,输出行数值次数的所述行地址刷新信号;所述刷新控制模块还包括:控制单元,用于接收所述工艺角信号,以调整所述行数值,所述工艺角信号表征的工艺角越快,调整后的所述行数值越大。
9.根据权利要求8所述的刷新电路,其特征在于,所述控制单元用于接收所述行地址刷新信号,输出刷新重置信号;还用于对所述行地址刷新信号进行计数,获取第二计数值,当所述第二计数值等于调整后的所述行数值时,输出所述刷新重置信号;
所述刷新信号生成单元还用于接收所述刷新重置信号和所述单行刷新结束信号,在接收到所述单行刷新结束信号时,检测所述刷新重置信号,若未接收到所述刷新重置信号,输出所述行地址刷新信号,若接收到所述刷新重置信号,中止输出所述行地址刷新信号。
10.根据权利要求9所述的刷新电路,其特征在于,所述控制单元包括:
第二计数单元,用于接收所述行地址刷新信号,并对接收到的所述行地址刷新信号进行计数,输出所述第二计数值;
第二调节单元,用于接收所述工艺角信号和所述第二计数值,输出激励信号;用于根据所述工艺角信号调整所述行数值,当所述第二计数值等于调整后的所述行数值时,输出所述激励信号;
第二脉冲生成器,用于接收所述激励信号并输出所述刷新重置信号。
11.根据权利要求9所述的刷新电路,其特征在于,所述刷新信号生成单元包括:
第一或非门,用于接收所述刷新命令和所述单行刷新结束信号;
刷新窗口生成单元,用于接收所述刷新命令、所述单行刷新结束信号以及所述刷新重置信号,输出刷新窗口信号;当接收到所述刷新命令时,输出所述刷新窗口信号;用于在接收到所述单行刷新结束信号时,检测所述重置信号,若未接收到所述重置信号,输出所述刷新窗口信号,若接收到所述重置信号,中止输出所述刷新窗口信号;
第二或非门,用于接收所述第一或非门的输出信号、所述屏蔽信号和所述刷新窗口信号,输出所述行地址刷新信号。
12.根据权利要求11所述的刷新电路,其特征在于,所述刷新命令和所述单行刷新结束信号为高电平有效的脉冲信号,所述刷新窗口信号为低电平有效的窗口信号。
13.根据权利要求8所述的刷新电路,其特征在于,还包括:工艺角监测器,用于监测目标芯片的工艺角,并根据所述工艺角输出特定的工艺角信号。
14.根据权利要求13所述的刷新电路,其特征在于,还包括:开关单元,用于接收所述工艺角监测器输出的所述工艺角信号,且在接收到所述工艺角信号之后,将所述工艺角信号发送给所述屏蔽单元或所述控制单元中的至少一者。
15.一种存储器,其特征在于,包括权利要求1至14中任一项所述的刷新电路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110126316.5A CN112837727B (zh) | 2021-01-29 | 2021-01-29 | 刷新电路及存储器 |
EP21922210.6A EP4198981A1 (en) | 2021-01-29 | 2021-07-16 | Refresh circuit and memory |
PCT/CN2021/106730 WO2022160613A1 (zh) | 2021-01-29 | 2021-07-16 | 刷新电路及存储器 |
US17/480,342 US11817142B2 (en) | 2021-01-29 | 2021-09-21 | Refresh circuit and memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110126316.5A CN112837727B (zh) | 2021-01-29 | 2021-01-29 | 刷新电路及存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112837727A CN112837727A (zh) | 2021-05-25 |
CN112837727B true CN112837727B (zh) | 2022-04-26 |
Family
ID=75931032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110126316.5A Active CN112837727B (zh) | 2021-01-29 | 2021-01-29 | 刷新电路及存储器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN112837727B (zh) |
WO (1) | WO2022160613A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4198981A1 (en) | 2021-01-29 | 2023-06-21 | Changxin Memory Technologies, Inc. | Refresh circuit and memory |
CN112837727B (zh) * | 2021-01-29 | 2022-04-26 | 长鑫存储技术有限公司 | 刷新电路及存储器 |
EP4060668A4 (en) | 2021-01-29 | 2023-01-04 | Changxin Memory Technologies, Inc. | REFRESH CIRCUIT AND MEMORY |
CN115910140A (zh) * | 2021-08-09 | 2023-04-04 | 长鑫存储技术有限公司 | 刷新计数器电路、刷新计数方法及半导体存储 |
CN115910141A (zh) * | 2021-08-16 | 2023-04-04 | 长鑫存储技术有限公司 | 刷新地址计数电路及方法、刷新地址读写电路、电子设备 |
CN117198359A (zh) * | 2022-05-30 | 2023-12-08 | 长鑫存储技术有限公司 | 刷新地址产生电路及方法、存储器、电子设备 |
CN116072177B (zh) * | 2023-03-14 | 2023-06-16 | 长鑫存储技术有限公司 | 一种存储器 |
CN117352027B (zh) * | 2023-12-04 | 2024-02-06 | 长鑫闵科存储技术(上海)有限公司 | 控制电路、存储器和存储段控制电路 |
CN117636942B (zh) * | 2024-01-26 | 2024-05-03 | 长鑫存储技术(西安)有限公司 | 刷新控制结构、刷新控制方法及存储器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6208575B1 (en) * | 1999-02-13 | 2001-03-27 | Robert J. Proebsting | Dynamic memory array bit line sense amplifier enabled to drive toward, but stopped before substantially reaching, a source of voltage |
CN1734667A (zh) * | 2004-07-16 | 2006-02-15 | 尔必达存储器株式会社 | 刷新周期产生电路 |
CN108231104A (zh) * | 2016-12-15 | 2018-06-29 | 爱思开海力士有限公司 | 存储器件、包括其的存储系统以及存储系统的操作方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060132516A1 (en) * | 2004-05-27 | 2006-06-22 | Walmsley Simon R | Printer controller for causing expulsion of ink from nozzles in groups, alternately, starting at outside nozzles of each group |
US7366046B2 (en) * | 2005-08-16 | 2008-04-29 | Novelics, Llc | DRAM density enhancements |
US8284615B2 (en) * | 2010-12-28 | 2012-10-09 | Hynix Semiconductor Inc. | Refresh control circuit and method for semiconductor memory device |
KR102399475B1 (ko) * | 2015-12-28 | 2022-05-18 | 삼성전자주식회사 | 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치 |
US10217508B2 (en) * | 2016-05-16 | 2019-02-26 | Synopsys, Inc. | SRAM and periphery specialized device sensors |
DE102016110384A1 (de) * | 2016-06-06 | 2017-12-07 | Infineon Technologies Ag | Verfahren zum Halbleiterbauelementdesign und zur Halbleiterbauelementherstellung sowie entsprechende Halbleiterbauelemente |
CN112837727B (zh) * | 2021-01-29 | 2022-04-26 | 长鑫存储技术有限公司 | 刷新电路及存储器 |
-
2021
- 2021-01-29 CN CN202110126316.5A patent/CN112837727B/zh active Active
- 2021-07-16 WO PCT/CN2021/106730 patent/WO2022160613A1/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6208575B1 (en) * | 1999-02-13 | 2001-03-27 | Robert J. Proebsting | Dynamic memory array bit line sense amplifier enabled to drive toward, but stopped before substantially reaching, a source of voltage |
CN1734667A (zh) * | 2004-07-16 | 2006-02-15 | 尔必达存储器株式会社 | 刷新周期产生电路 |
CN108231104A (zh) * | 2016-12-15 | 2018-06-29 | 爱思开海力士有限公司 | 存储器件、包括其的存储系统以及存储系统的操作方法 |
Non-Patent Citations (1)
Title |
---|
eDRAM的低功耗自适应动态刷新及写电压调整方案;董存霖等;《复旦学报(自然科学版)》;20120215;全文 * |
Also Published As
Publication number | Publication date |
---|---|
WO2022160613A1 (zh) | 2022-08-04 |
CN112837727A (zh) | 2021-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112837727B (zh) | 刷新电路及存储器 | |
CN1825478A (zh) | 用于实现存储设备断电的方法和装置 | |
KR20100039343A (ko) | 인코럽티드 스트로브 신호를 갖는 메모리 시스템 | |
US4636656A (en) | Circuit for selectively extending a cycle of a clock signal | |
JP3252678B2 (ja) | 同期式半導体メモリ | |
US6721225B2 (en) | Semiconductor memory device with activation of a burst refresh when a long cycle is detected | |
CN115133911A (zh) | 信号生成电路及存储器 | |
US11270751B2 (en) | Pseudo static random access memory and method for writing data thereof | |
EP4198981A1 (en) | Refresh circuit and memory | |
US5444722A (en) | Memory module with address error detection | |
CN114822632A (zh) | 刷新电路及存储器 | |
US11862222B2 (en) | Refresh circuit and memory | |
US5058050A (en) | Timer unit and data processing apparatus including the same | |
CN101361270A (zh) | 半导体输入输出控制电路 | |
TWI786005B (zh) | 介面變換器和擬多埠儲存裝置 | |
CN112102859B (zh) | 伪静态随机存取存储器及其数据写入方法 | |
WO2024026965A1 (zh) | 地址信号传输电路、地址信号传输方法以及存储系统 | |
US20220294437A1 (en) | Pulse generation circuit and stagger pulse generation circuit | |
KR102225114B1 (ko) | 의사 스태틱 랜덤 액세스 메모리 및 그 데이터 기입 방법 | |
CN111522387B (zh) | 电压同步控制电路及包含其的电压读取控制系统 | |
US20230386549A1 (en) | Refresh control circuit, memory, and refresh control method | |
US20220121360A1 (en) | System for controlling memory operations in system-on-chips | |
JP3474147B2 (ja) | データ出力回路 | |
US6744679B2 (en) | Semiconductor memory device | |
CN117595860A (zh) | 计数器、存储器和芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |