CN112805917A - 具有可控输出模式的运算放大器 - Google Patents

具有可控输出模式的运算放大器 Download PDF

Info

Publication number
CN112805917A
CN112805917A CN201980066281.1A CN201980066281A CN112805917A CN 112805917 A CN112805917 A CN 112805917A CN 201980066281 A CN201980066281 A CN 201980066281A CN 112805917 A CN112805917 A CN 112805917A
Authority
CN
China
Prior art keywords
input
multiplexer
coupled
output
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980066281.1A
Other languages
English (en)
Other versions
CN112805917B (zh
Inventor
K·E·库提斯
W·布朗
J·沙赖斯
S·肯内利
D·苏达
H·周
C·罗杰斯
M·古普塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN112805917A publication Critical patent/CN112805917A/zh
Application granted granted Critical
Publication of CN112805917B publication Critical patent/CN112805917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H03F3/3071—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with asymmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
    • H03F3/45381—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45488—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedback means
    • H03F3/45493—Measuring at the loading circuit of the differential amplifier
    • H03F3/45511—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45699—Measuring at the input circuit of the differential amplifier
    • H03F3/45713—Controlling the active amplifying circuit of the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种运算放大器，该运算放大器具有图腾柱连接的输出晶体管，该输出晶体管具有耦接到多路复用器的输入以用于可选择地耦接该多路复用器的信号和电压电平。除了正常耦接该多路复用器的信号之外，该高输出晶体管和低输出晶体管可被迫硬导通或硬截止。该输出晶体管的操作可被动态地改变以仅传递正向信号、负向信号，被置于三态高阻抗状态，被硬连接到供电电压和/或被硬连接到供电公共回路。核心独立外围设备(CIP)也可耦接到该运算放大器以用于实时动态地改变该多路复用器输入，耦接到该多路复用器的控制的电路外部控制信号也可实时动态地改变该多路复用器输入。

Description

具有可控输出模式的运算放大器
相关专利申请
本申请要求于2018年10月11日提交的名称为“具有峰值跟踪和保持输出模式的运算放大器”的共同拥有的美国临时专利申请序列号62/744,276的优先权，并且据此以引用方式并入本文以用于所有目的。
技术领域
本公开涉及运算放大器，并且更具体地，涉及具有可控输出模式的运算放大器。
背景技术
AC耦合波形通常需要DC电平恢复以用于处理。为了实现对最小值和最大值的这种检测，信号波形的电压需要生成偏移。电路可用于实时跟踪信号波形的最小或最大电压振幅值，并将该电压电平提供给DC电平恢复电路。通常，利用运算放大器和外部二极管/晶体管来实现这种跟踪，如图1a和图1b所示。
已知的设计使用外部二极管/晶体管将运算放大器的图腾柱输出转换成仅高侧/低侧驱动器。这有两个问题，二极管/晶体管的正向偏置电压减小了共模范围，并且无法动态地控制输出配置将设计限制为所选择的电路布局选项。此外，需要外部开关来复位运算放大器输出和/或进行输出信号消隐，如图2a和图2b所示。
发明内容
因此，需要一种以增大的共模范围实时跟踪最大和/或最小波形振幅并且不需要耦接到峰值检测运算放大器的外部二极管和/或开关的方法。
根据实施方案，具有可控输出模式的运算放大器可包括：差分输入晶体管对；第一多路复用器，该第一多路复用器具有耦接到供电电压的第一输入、耦接到该差分输入晶体管对的第二输入、耦接到供电公共回路的第三输入以及耦接到第一输出晶体管的输入的输出；第二多路复用器，该第二多路复用器具有耦接到该供电电压的第一输入、耦接到该差分输入晶体管对的第二输入、耦接到该供电公共回路的第三输入以及耦接到第二输出晶体管的输入的输出；和控制电路，该控制电路耦接到该第一复用器和该第二复用器以用于选择该第一复用器和该第二复用器的该输入。
根据另一实施方案，该第一输出晶体管和该第二输出晶体管可被图腾柱配置并且二者之间具有输出，其中该第一输出晶体管可耦接到该供电电压，并且该第二输出晶体管可耦接到该供电公共回路。根据另一实施方案，当可选择该第一多路复用器的该第一输入时，该第一输出晶体管可被硬导通。根据另一实施方案，当可选择该第一多路复用器的该第二输入时，该第一输出晶体管可由该差分输入晶体管对控制。根据另一实施方案，当可选择该第一多路复用器的该第三输入时，该第一输出晶体管可截止。根据另一实施方案，当可选择该第二多路复用器的该第一输入时，该第二输出晶体管可截止。根据另一实施方案，当可选择该第二多路复用器的该第二输入时，该第二输出晶体管可由该差分输入晶体管对控制。根据另一实施方案，当可选择该第二多路复用器的该第三输入时，该第二输出晶体管可被硬导通。
根据另一实施方案，可使用到该控制电路的外部连接以从外部控制对该第一多路复用器和该第二多路复用器的该输入的该选择。根据另一实施方案，核心独立外围设备(CIP)可耦接到该控制电路。根据另一实施方案，该CIP可具有耦接到该差分输入晶体管对的输入以用于测量其上的电压的输入。根据另一实施方案，该CIP可具有耦接到该第一输出晶体管和该第二输出晶体管的输出以用于从其测量输出电压的输入。
根据另一实施方案，一种用于至少部分地跟踪输入信号的电路可包括：差分输入晶体管对，该差分输入晶体管对具有耦接到信号的输入；第一多路复用器，该第一多路复用器具有耦接到供电电压的第一输入、耦接到该差分输入晶体管对的第二输入、耦接到供电公共回路的第三输入以及耦接到第一输出晶体管的输入的输出；第二多路复用器，该第二多路复用器具有耦接到该供电电压的第一输入、耦接到该差分输入晶体管对的第二输入、耦接到该供电公共回路的第三输入以及耦接到第二输出晶体管的输入的输出；该第一输出晶体管和该第二输出晶体管可被图腾柱配置并且二者之间具有输出，其中该第一输出晶体管可耦接到该供电电压，并且该第二输出晶体管可耦接到该供电公共回路；和控制电路，该控制电路耦接到该第一多路复用器和该第二多路复用器以用于选择该第一多路复用器和该第二多路复用器的该输入；其中该第一多路复用器输入和该第二多路复用器输入的特定组合的选择确定该信号的哪个部分可被跟踪。
根据另一实施方案，当可选择该第一多路复用器的该第二输入和该第二多路复用器的该第一输入时，可配置正输入电压振幅跟踪电路。根据另一实施方案，当可选择该第一多路复用器的该第三输入和该第二多路复用器的该第二输入时，可配置负输入电压振幅跟踪电路。
根据另一实施方案，正输入电压跟踪和保持电路可包括：电容器，该电容器耦接在该第一输出晶体管和该第二输出晶体管的该输出与该供电公共回路之间；可选择该第一多路复用器的该第二输入；并且可选择该第二多路复用器的该第一输入；由此当该差分输入晶体管对的电压输入可以是正时，该电容器可被充电。根据另一实施方案，当可选择该第一多路复用器的该第三输入和该第二多路复用器的该第三输入时，该电容器可被放电。
根据另一实施方案，负电压跟踪和保持电路可包括：电容器，该电容器耦接在该第一输出晶体管和该第二输出晶体管的该输出与该供电电压之间；可选择该第一多路复用器的该第三输入；并且可选择该第二多路复用器的该第二输入；由此当该差分输入晶体管对的电压输入可以是负时，该电容器可被充电。根据另一实施方案，当可选择该第一多路复用器的该第一输入和该第二多路复用器的该第一输入时，该电容器可被放电。
根据另一实施方案，最大和最小DC振幅跟踪和保持电路可包括：电容器可耦接在该第一输出晶体管和该第二输出晶体管的该输出与该供电公共回路之间，当可选择该第一多路复用器的该第二输入和该第二多路复用器的该第一输入并且该差分输入晶体管对的电压输入可为正时，该电容器可被充电，并且当可选择该第一多路复用器的该第三输入和该第二多路复用器的该第二输入并且该差分输入晶体管对的该电压输入可为负时，该电容器可被放电。根据另一实施方案，控制电路可耦接到该第一复用器和该第二复用器，并且控制对该第一复用器输入和该第二复用器输入的选择。
根据又一实施方案，一种用于配置运算放大器输出的操作的方法可包括以下步骤：提供第一多路复用器，该第一多路复用器具有耦接到供电电压的第一输入、耦接到差分输入晶体管对的第二输入、耦接到供电公共回路的第三输入以及耦接到第一输出晶体管的输入的输出；提供第二多路复用器，该第二多路复用器具有耦接到该供电电压的第一输入、耦接到该差分输入晶体管对的第二输入、耦接到该供电公共回路的第三输入以及耦接到第二输出晶体管的输入的输出；以及选择该第一多路复用器和该第二多路复用器的输入以配置该第一输出晶体管和该第二输出晶体管的操作。根据该方法的另一实施方案，选择该第一多路复用器和该第二多路复用器的该输入的步骤可通过核心独立外围设备(CIP)来完成。
附图说明
通过参考以下结合附图进行的描述，可以获得对本公开的更完整的理解，其中：
图1示出了在输出路径中包括运算放大器和二极管/晶体管的最大和最小DC振幅跟踪电路的现有技术示意图和波形图；
图2示出了在输出路径中包括运算放大器、二极管/晶体管和开关的具有复位的最大和最小DC振幅检测电路的现有技术示意图；
图3示出了典型运算放大器的示意图；
图4示出了根据本公开的特定示例性实施方案的具有可控输出模式的运算放大器的示意图；
图5示出了根据本公开的特定示例性实施方案的最大和最小DC振幅跟踪电路的示意图和波形图；
图6示出了根据本公开的特定示例性实施方案的具有复位能力的最大和最小DC振幅跟踪和保持电路的示意图和波形图；
图7示出了根据本公开的特定示例性实施方案的具有方向控制的最大和最小DC振幅跟踪和保持电路的示意图和波形图；并且
图8示出了根据本公开的特定示例性实施方案的图4所示的运算放大器和核心独立外围设备的示意图。
虽然本公开易受各种修改形式和替代形式的影响，但是其具体示例性实施方案已经在附图中示出并且在本文中详细描述。然而，应当理解，本文对特定示例性实施方案的描述并非旨在将本公开限于本文所公开的形式。
具体实施方式
本公开的实施方案可包括具有运算放大器和多路复用器以控制其输出配置的装置。根据本公开的教导内容，该实施方案不需要用于最大或最小峰值波形检测的外部装置，并且具有附加优点，即其输出可为三态(切换到高阻抗)以在快速瞬态噪声发生的情况下实现输出消隐。
运算放大器可具有多种输出模式；例如，特别是禁用高侧驱动器(关闭)、禁用低侧驱动器(关闭)、高侧输出晶体管连续导通至轨电压、低侧输出晶体管连续导通至公共或三态。如果低侧晶体管被驱动关闭，则运算放大器可成为峰值(最大)跟踪和保持放大器。如果高侧晶体管被驱动关闭，则运算放大器可成为最小振幅跟踪和保持放大器。因为运算放大器配置控件可被实现为核心独立外围设备(CIP)，所以外部逻辑可动态地控制高驱动器和低驱动器两者以在噪声消隐的情况下进行峰值/最小值保持。
核心独立外围设备(CIP)在中央处理器(CPU)(例如，微控制器核心单元(MCU)不需要代码或监督的情况下处理任务，以保持其操作。一旦在系统中初始化，CIP可以在MCU的核心的零干预下提供稳态闭环嵌入控制。然后CPU可空闲或进入睡眠模式以节省系统功率，同时CIP仍可保持操作。CIP可为例如但不限于可配置运算放大器、数字控制振荡器(NCO)、可配置逻辑单元(CLC)、具有不需要CPU传输已转换数据的状态机的模数转换器(ADC)、脉宽调制器(PWM)、循环冗余校验(CRC)、数学加速器、可编程开关模式控制器、看门狗定时器、角度定时器、互补波形发生器(CWG)或定时器等。微芯科技公司(Microchip TechnologyIncorporated)(本申请的受让人)在https://www.microchip.com/design-centers/8- bit/peripherals/core-independent上提供有关其CIP的更多信息。
本文所公开的优选实施方案简化了自动增益控制(AGC)系统、DC电平恢复和峰值保持系统的峰值/最小跟踪和保持的实施方式，该实施方式可包括但不限于仅需要外部电容器和/或电阻器的集成电路功能。
本公开的优选实施方案可包括运算放大器CIP外围设备，该外围设备具有使用任一软件和/或两个内部CIP与定时器/可配置逻辑单元(CLC)的连接来禁用高侧输出驱动器和/或低侧驱动器的能力。
仅一个组件(例如，电阻器或电容器)需要与运算放大器耦接，并且能够基于内部数字控件动态地改变运算放大器的输出模式选择。这也消除了对输出开关实现噪声消隐功能的需要。
现在参见附图，示意性地示出了示例性实施方案的细节。附图中的相似元件将由相似数字表示，并且类似的元件将由具有不同的小写字母后缀的相似数字表示。
参见图1(a)和图1(b)，描绘了在输出路径中包括运算放大器和二极管/晶体管的最大和最小DC振幅跟踪电路的现有技术示意图和波形图。图1(a)所示的具有输出二极管的运算放大器是最大振幅波形跟踪器，并且将在其以公共电压电位为参考的输出处提供正向输入电压。图1(b)所示的具有输出二极管的运算放大器是最小振幅波形跟踪器，并且将在其以+V(例如，5vdc)电压电位为参考的输出处提供负向输入电压。
参见图2(a)和图2(b)，描绘了在输出路径中包括运算放大器、二极管/晶体管和开关的具有复位的最大和最小DC检测电路的现有技术示意图。外部开关是执行复位功能所必需的。图2(a)所示的具有输出二极管、电容器和复位开关的运算放大器是最大(峰值)振幅波形检测器，并且将在其以公共电压电位为参考的输出处提供正向输入电压。电容器充电至高达输入波形的最大(峰值)振幅，并且将保持该最大振幅电压，直到由将其短接到公共电压电位的开关放电。图2(b)所示的具有输出二极管、电容器和复位开关的运算放大器是最小振幅波形检测器，并且将在其以+V(例如，5vdc)电压电位为参考的输出处提供负向输入电压。电容器充电至高达输入波形的最小振幅，并且将保持该最小振幅电压，直到由将其短接到+V电压电位的开关放电。
参见图3，描绘了典型的运算放大器的示意图。图3所示的运算放大器可包括差分连接的输入晶体管302和304以及图腾柱连接的单端输出晶体管306和308。该运算放大器可放大输入电压Vin+和Vin-之间的差，并且将该电压差输出为Vout(具有或不具有放大)。
参见图4，描绘了根据本公开的特定示例性实施方案的具有可控输出模式的运算放大器的示意图。总体由数字400表示的具有可控输出模式的运算放大器可适于最大和最小峰值电压检测、跟踪和保持输出模式。运算放大器400可包括差分输入晶体管402和404、多路复用器410和412、控制电路414、图腾柱耦接的输出晶体管406和408以及其他运算放大器电路组件。多路复用器410可用于选择将什么信号或电压提供给晶体管406的基极/栅极，并且多路复用器412可用于选择将什么信号或电压提供给晶体管408的基极/栅极。控制线(各自为两个信号)用于将控制电路414耦接到多路复用器410和412以进行其输入选择。通过向Ext输入(例如I2C、SPI等)施加外部控制命令，可根据需要配置运算放大器400的输出。示例性输出配置在下表I中描述。晶体管406和408在图4中被示出为双极结型晶体管，然而，金属氧化物场效应晶体管MOSFET可同样有效地使用，其中漏极基本上等同于集电极，栅极基本上等同于基极，并且源极基本上等同于发射极。
当选择多路复用器410的输入a时，则晶体管406被硬导通并且迫使Vout为+V。当选择多路复用器410的输入b时，则晶体管406的输出将由差分输入Vin控制，并且Vout将跟随Vin，如在图3的运算放大器中那样，除非晶体管408被硬导通(选择多路复用器412的输入f)。当选择多路复用器410的输入c时，则晶体管406将保持截止。
当选择多路复用器412的输入d时，则晶体管408将保持截止。当选择多路复用器412的输入e时，晶体管408的输出将由差分输入Vin控制，并且Vout将跟随Vin，如在图3的运算放大器中那样，除非晶体管406被硬导通(选择多路复用器410的输入a)。当选择多路复用器412的输入f时，则晶体管408被硬导通，并且迫使Vout为公共电压电位。
为了将运算放大器400的输出设定为高阻抗状态(三态)，可使用以下配置。当选择多路复用器410的输入c时，晶体管406将截止，并且当选择多路复用器412的输入d时，晶体管408将截止，从而将晶体管406和408之间的结(Vout)置于高阻抗状态。输入a-f的各种组合可用于执行运算放大器400的高复位或低复位、输出信号消隐、三态、开路集电极/漏极、开路发射极/源极和图腾柱输出，如下表I所述。
参见下表I，描绘了根据本公开的特定示例性实施方案的基于图4所示的运算放大器电路的多路复用器输入选择的输出配置的表汇总。使用来自控制电路414的适当控制信号，多路复用器410的组合输入选择输入a、b或c；并且可(响应于内部或外部命令)选择多路复用器412的输入d、e或f，从而产生运算放大器400的操作，该运算放大器具有被配置为但不限于下表I中列出的输出。
表I
输出配置 多路复用器输入选择
Hi-Z三态(输出晶体管截止) 多路复用器410(c)、多路复用器412(d)
图腾柱输出 多路复用器410(b)、多路复用器412(e)
开路集电极/漏极 多路复用器410(c)、多路复用器412(e)
开路发射极/源极 多路复用器410(b)、多路复用器412(d)
迫使输出为供电公共回路 多路复用器410(c)、多路复用器412(f)
迫使输出为供电电压 多路复用器410(a)、多路复用器412(d)
参见图5(a)和图5(b)，描绘了根据本公开的特定示例性实施方案的最大和最小DC振幅跟踪电路的示意图和波形图。图5(a)和图5(b)所示的电路利用具有可控输出模式的运算放大器400，如上文更全面地描述。图5(a)的电路可通过选择(参见图4)多路复用器410的b输入和多路复用器412的d输入而用作最大振幅波形跟踪器。该配置有效地允许晶体管406的输出(Vout)跟随输入Vin的正漂移(excursion)，其中输出Vout另外通过耦接在输出和公共电压电位之间的电阻器拉至公共公共电压电位(接地)，因为晶体管408响应于所选择的d输入而保持截止。
图5(b)的电路可通过选择(参见图4)多路复用器410的c输入和多路复用器412的e输入而用作最小振幅跟踪器。该配置有效地允许晶体管408的输出(Vout)跟随输入Vin的负漂移，其中输出Vout另外通过耦接在输出和+V之间的电阻器拉至+V，因为晶体管406响应于所选择的c输入而保持截止。
参见图6(a)和图6(b)，描绘了根据本公开的特定示例性实施方案的具有复位能力的最大和最小DC振幅跟踪和保持电路的示意图和波形图。图6(a)和图6(b)所示的电路利用具有可控输出模式的运算放大器400，如上文更全面地描述。图6(a)的运算放大器电路可通过选择(参见图4)多路复用器410的b输入和多路复用器412的d输入而用作最大振幅跟踪和保持电路。该配置有效地允许晶体管406的输出(Vout)跟随输入Vin的正漂移，并且对耦接在输出和公共电压电位之间的电容器充电。晶体管408响应于所选择的d输入而保持截止。电容器上的电压可通过选择多路复用器410的c输入和多路复用器412的f输入来放电。
图6(b)的电路可通过选择(参见图4)多路复用器410的c输入和多路复用器412的e输入而用作最小振幅跟踪和保持电路。该配置有效地允许晶体管408的输出(Vout)跟随输入Vin的负漂移，并且对耦接在输出和+V之间的电容器进行充电。电容器上的电压可通过选择多路复用器410的a输入以经由晶体管406将Vout拉高至+V(5伏)，并且选择多路复用器412的d输入以将晶体管408设置为截止来放电。
参见图7，描绘了根据本公开的特定示例性实施方案的具有方向控制的最大和最小DC振幅跟踪和保持电路的示意图和波形图。图8所示的运算放大器配置可在正半循环期间用于对耦接在输出和公共电压电位之间的电容器充电，并且电容器可在负半循环期间放电。可在正输入电压半循环期间通过选择多路复用器410的输入b和多路复用器412的输入d来对电容器充电。可在负半循环期间通过选择多路复用器410的输入c和多路复用器412的输入e来对电容器放电。该控制可使用方向控制信号(Dir)来实现，以改变多路复用器410和412的输入选择。输入Dir处的方向控制信号可例如用被配置用于输入波形的周期的定时器(未示出)和/或测量输入电压的电压比较器(未示出)来控制。
图8示出了根据本公开的特定示例性实施方案的图4所示的运算放大器400和核心独立外围设备的示意图。核心独立外围设备(CIP)416可耦接到图4所示的运算放大器400。CIP 416可包括至少一个或多个电压比较器、可配置逻辑单元(CLC)、电压参考、模数转换器(ADC)、加法器、减法器、乘法器、除法器、寄存器等。CIP 416可基于电压输入Vin+和/或Vin-、电压输出Vout和/或来自外部端口(Ext)的外部控制信号来向控制电路414提供控制信号。
可通过选择多路复用器410的输入c和多路复用器412的输入d来将本文所公开的运算放大器400的优选实施方案的输出置于高阻抗三态模式。三态模式可用于输出信号消隐。复位为公共电压电位可通过选择多路复用器410的输入c和多路复用器412的输入f来完成。复位为+V可通过选择多路复用器410的输入a和多路复用器412的输入d来完成。这些各种多路复用器输入组合可由到控制电路414的外部控制信号(Ext节点)进行选择，该外部控制信号也可从CIP 416提供。可以预期并且在本公开的范围内，供电公共电位可以是负供电电压或电源公共回路。
已根据一个或多个实施方案描述了本公开，并且应当理解，除了明确陈述的那些之外，许多等同物、替代物、变型和修改是可能的并且在本公开的范围内。虽然本公开易受各种修改形式和替代形式的影响，但是其具体示例性实施方案已经在附图中示出并且在本文中详细描述。然而，应当理解，本文对具体示例性实施方案的描述并非旨在将本公开限于本文所公开的特定形式。

Claims (25)

1.一种具有可控输出模式的运算放大器，所述运算放大器包括：
差分输入晶体管对；
第一多路复用器，所述第一多路复用器具有耦接到供电电压的第一输入、耦接到所述差分输入晶体管对的第二输入、耦接到供电公共回路的第三输入以及耦接到第一输出晶体管的输入的输出；
第二多路复用器，所述第二多路复用器具有耦接到所述供电电压的第一输入、耦接到所述差分输入晶体管对的第二输入、耦接到所述供电公共回路的第三输入以及耦接到第二输出晶体管的输入的输出；和
控制电路，所述控制电路耦接到所述第一多路复用器和所述第二多路复用器以用于选择所述第一多路复用器和所述第二多路复用器的所述输入。
2.根据权利要求1所述的运算放大器，其中所述第一输出晶体管和所述第二输出晶体管被图腾柱配置并且二者之间具有输出，其中所述第一输出晶体管耦接到所述供电电压，并且所述第二输出晶体管耦接到所述供电公共回路。
3.根据权利要求1至2中任一项所述的运算放大器，其中当选择所述第一多路复用器的所述第一输入时，所述第一输出晶体管被硬导通。
4.根据权利要求1至3中任一项所述的运算放大器，其中当选择所述第一多路复用器的所述第二输入时，所述第一输出晶体管由所述差分输入晶体管对控制。
5.根据权利要求1至4中任一项所述的运算放大器，其中当选择所述第一多路复用器的所述第三输入时，所述第一输出晶体管截止。
6.根据权利要求1至5中任一项所述的运算放大器，其中当选择所述第二多路复用器的所述第一输入时，所述第二输出晶体管截止。
7.根据权利要求1至6中任一项所述的运算放大器，其中当选择所述第二多路复用器的所述第二输入时，所述第二输出晶体管由所述差分输入晶体管对控制。
8.根据权利要求1至7中任一项所述的运算放大器，其中当选择所述第二多路复用器的所述第三输入时，所述第二输出晶体管被硬导通。
9.根据权利要求1至8中任一项所述的运算放大器，所述运算放大器还包括到所述控制电路的外部连接以从外部控制对所述第一多路复用器和所述第二多路复用器的所述输入的所述选择。
10.根据权利要求1至9中任一项所述的运算放大器，所述运算放大器还包括耦接到所述控制电路的核心独立外围设备(CIP)。
11.根据权利要求10所述的运算放大器，其中所述CIP具有耦接到所述差分输入晶体管对的输入以用于测量其上的电压的输入。
12.根据权利要求1至22中任一项所述的运算放大器，其中所述CIP具有耦接到所述第一输出晶体管和所述第二输出晶体管的输出以用于从其测量输出电压的输入。
13.一种用于至少部分地跟踪输入信号的电路，所述电路包括：
差分输入晶体管对，所述差分输入晶体管对具有耦接到信号的输入；
第一多路复用器，所述第一多路复用器具有耦接到供电电压的第一输入、耦接到所述差分输入晶体管对的第二输入、耦接到供电公共回路的第三输入以及耦接到第一输出晶体管的输入的输出；
第二多路复用器，所述第二多路复用器具有耦接到所述供电电压的第一输入、耦接到所述差分输入晶体管对的第二输入、耦接到所述供电公共回路的第三输入以及耦接到第二输出晶体管的输入的输出；
所述第一输出晶体管和所述第二输出晶体管被图腾柱配置并且二者之间具有输出，其中所述第一输出晶体管耦接到所述供电电压，并且所述第二输出晶体管耦接到所述供电公共回路；和
控制电路，所述控制电路耦接到所述第一多路复用器和所述第二多路复用器以用于选择所述第一多路复用器和所述第二多路复用器的所述输入；
其中所述第一多路复用器输入和所述第二多路复用器输入的特定组合的选择确定所述信号的哪个部分被跟踪。
14.根据权利要求13所述的电路，其中当选择所述第一多路复用器的所述第二输入和所述第二多路复用器的所述第一输入时，配置正输入电压振幅跟踪电路。
15.根据权利要求13至14中任一项所述的电路，其中当选择所述第一多路复用器的所述第三输入和所述第二多路复用器的所述第二输入时，配置负输入电压振幅跟踪电路。
16.根据权利要求13至15中任一项所述的电路，其中正输入电压跟踪和保持电路包括：
电容器，所述电容器耦接在所述第一输出晶体管和所述第二输出晶体管的所述输出与所述供电公共回路之间；
选择所述第一多路复用器的所述第二输入；并且
选择所述第二多路复用器的所述第一输入；
由此当所述差分输入晶体管对的电压输入为正时，所述电容器被充电。
17.根据权利要求16所述的电路，其中当选择所述第一多路复用器的所述第三输入和所述第二多路复用器的所述第三输入时，所述电容器被放电。
18.根据权利要求13至17中任一项所述的电路，其中负电压跟踪和保持电路包括：
电容器，所述电容器耦接在所述第一输出晶体管和所述第二输出晶体管的所述输出与所述供电电压之间；
选择所述第一多路复用器的所述第三输入；并且
选择所述第二多路复用器的所述第二输入；
由此当所述差分输入晶体管对的电压输入为负时，所述电容器被充电。
19.根据权利要求18所述的电路，其中当选择所述第一多路复用器的所述第一输入和所述第二多路复用器的所述第一输入时，所述电容器被放电。
20.根据权利要求13至20中任一项所述的电路，其中最大和最小DC振幅跟踪和保持电路包括：
电容器，所述电容器耦接在所述第一输出晶体管和所述第二输出晶体管的所述输出与所述供电公共回路之间，
当选择所述第一多路复用器的所述第二输入和所述第二多路复用器的所述第一输入并且所述差分输入晶体管对的电压输入为正时，所述电容器被充电，并且
当选择所述第一多路复用器的所述第三输入和所述第二多路复用器的所述第二输入并且所述差分输入晶体管对的所述电压输入为负时，所述电容器被放电。
21.根据权利要求20所述的电路，其中控制电路耦接到所述第一多路复用器和所述第二多路复用器，并且控制对所述第一多路复用器输入和所述第二多路复用器输入的所述选择。
22.一种用于配置运算放大器输出的操作的方法，所述方法包括以下步骤：
提供第一多路复用器，所述第一多路复用器具有耦接到供电电压的第一输入、耦接到差分输入晶体管对的第二输入、耦接到供电公共回路的第三输入以及耦接到第一输出晶体管的输入的输出；
提供第二多路复用器，所述第二多路复用器具有耦接到所述供电电压的第一输入、耦接到所述差分输入晶体管对的第二输入、耦接到所述供电公共回路的第三输入以及耦接到第二输出晶体管的输入的输出；以及
选择所述第一多路复用器和所述第二多路复用器的输入以配置所述第一输出晶体管和所述第二输出晶体管的操作。
23.根据权利要求22所述的方法，所述方法还包括通过核心独立外围设备(CIP)选择所述第一多路复用器和所述第二多路复用器的所述输入的步骤。
24.一种用于至少部分地跟踪输入信号的电路，所述电路包括：
根据权利要求1至12所述的运算放大器中的任一运算放大器；
其中：
所述差分输入晶体管对包括耦接到信号的输入；
所述电路还包括控制电路，所述控制电路耦接到所述第一多路复用器和所述第二多路复用器以用于选择所述第一多路复用器和所述第二多路复用器的所述输入；并且
对所述第一多路复用器输入和所述第二多路复用器输入的特定组合的选择被配置为确定所述信号的哪个部分被跟踪。
25.一种操作运算放大器的方法，所述方法包括操作根据权利要求1至12所述的运算放大器中的任一运算放大器。
CN201980066281.1A 2018-10-11 2019-06-19 具有可控输出模式的运算放大器 Active CN112805917B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862744276P 2018-10-11 2018-10-11
US62/744,276 2018-10-11
US16/411,449 2019-05-14
US16/411,449 US11088666B2 (en) 2018-10-11 2019-05-14 Operational amplifier with controllable output modes
PCT/US2019/037864 WO2020076378A1 (en) 2018-10-11 2019-06-19 Operational amplifier with controllable output modes

Publications (2)

Publication Number Publication Date
CN112805917A true CN112805917A (zh) 2021-05-14
CN112805917B CN112805917B (zh) 2024-03-22

Family

ID=70160842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980066281.1A Active CN112805917B (zh) 2018-10-11 2019-06-19 具有可控输出模式的运算放大器

Country Status (4)

Country Link
US (1) US11088666B2 (zh)
CN (1) CN112805917B (zh)
DE (1) DE112019005102T5 (zh)
WO (1) WO2020076378A1 (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331210A (en) * 1993-03-16 1994-07-19 Tektronix, Inc. Differential CMOS peak detection circuit
US6177814B1 (en) * 1998-10-28 2001-01-23 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US20020050861A1 (en) * 2000-02-15 2002-05-02 Nguyen Thinh Cat Variable transconductance variable gain amplifier utilizing a degenerated differential pair
US20060038614A1 (en) * 2004-08-17 2006-02-23 National Instruments Corporation Programmable gain instrumentation amplifier with improved gain multiplexers
CN101005237A (zh) * 2006-01-18 2007-07-25 国际整流器公司 用于电压转换器的电流检测放大器
JP2009225026A (ja) * 2008-03-14 2009-10-01 Sanyo Electric Co Ltd 差動コンパレータ及びパイプライン型ａ／ｄ変換器
US20110157150A1 (en) * 2009-12-30 2011-06-30 Jia-Hao Wu Source driver and associated driving method
CN102571066A (zh) * 2010-12-13 2012-07-11 Nxp股份有限公司 传输门跟随信号的控制电压
CN103326681A (zh) * 2012-03-21 2013-09-25 三星电子株式会社 用于输出缓冲器的放大器、信号处理设备和放大器电路
US20140160601A1 (en) * 2012-12-10 2014-06-12 Chengdu Monolithic Power Systems Co., Ltd. Switch mode power supply, control circuit and associated control method
CN105164921A (zh) * 2013-03-15 2015-12-16 加利福尼亚大学董事会 Fpga互连中的细粒度功率门控
US20160118970A1 (en) * 2014-10-28 2016-04-28 Electronics And Telecommunications Research Institute Peak detector using charge pump and burst-mode transimpedance amplifier
US20170333719A1 (en) * 2012-05-17 2017-11-23 Boston Scientific Neuromodulation Corporation Pulse-by-Pulse Compliance Voltage Generation for an Implantable Stimulator
CN107431490A (zh) * 2015-06-15 2017-12-01 美光科技公司 用于提供参考电压的设备及方法
CN108011624A (zh) * 2016-11-01 2018-05-08 亚德诺半导体集团 模拟多路复用器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664807B (zh) * 2018-11-20 2019-07-01 智原科技股份有限公司 放大器

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331210A (en) * 1993-03-16 1994-07-19 Tektronix, Inc. Differential CMOS peak detection circuit
US6177814B1 (en) * 1998-10-28 2001-01-23 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US20020050861A1 (en) * 2000-02-15 2002-05-02 Nguyen Thinh Cat Variable transconductance variable gain amplifier utilizing a degenerated differential pair
US20060038614A1 (en) * 2004-08-17 2006-02-23 National Instruments Corporation Programmable gain instrumentation amplifier with improved gain multiplexers
CN101005237A (zh) * 2006-01-18 2007-07-25 国际整流器公司 用于电压转换器的电流检测放大器
JP2009225026A (ja) * 2008-03-14 2009-10-01 Sanyo Electric Co Ltd 差動コンパレータ及びパイプライン型ａ／ｄ変換器
US20110157150A1 (en) * 2009-12-30 2011-06-30 Jia-Hao Wu Source driver and associated driving method
CN102571066A (zh) * 2010-12-13 2012-07-11 Nxp股份有限公司 传输门跟随信号的控制电压
CN103326681A (zh) * 2012-03-21 2013-09-25 三星电子株式会社 用于输出缓冲器的放大器、信号处理设备和放大器电路
US20170333719A1 (en) * 2012-05-17 2017-11-23 Boston Scientific Neuromodulation Corporation Pulse-by-Pulse Compliance Voltage Generation for an Implantable Stimulator
US20140160601A1 (en) * 2012-12-10 2014-06-12 Chengdu Monolithic Power Systems Co., Ltd. Switch mode power supply, control circuit and associated control method
CN105164921A (zh) * 2013-03-15 2015-12-16 加利福尼亚大学董事会 Fpga互连中的细粒度功率门控
US20160118970A1 (en) * 2014-10-28 2016-04-28 Electronics And Telecommunications Research Institute Peak detector using charge pump and burst-mode transimpedance amplifier
CN107431490A (zh) * 2015-06-15 2017-12-01 美光科技公司 用于提供参考电压的设备及方法
CN108011624A (zh) * 2016-11-01 2018-05-08 亚德诺半导体集团 模拟多路复用器

Also Published As

Publication number Publication date
DE112019005102T5 (de) 2021-07-15
US11088666B2 (en) 2021-08-10
WO2020076378A1 (en) 2020-04-16
CN112805917B (zh) 2024-03-22
US20200119706A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
US9678191B2 (en) Electrostatic capacitance detection circuit and input device
JP5377578B2 (ja) 高効率オーディオ増幅器システム
US7176693B2 (en) Short circuit detecting circuit and abnormality monitoring signal generating circuit
US8344930B2 (en) Successive approximation register analog-to-digital converter
US9525385B2 (en) Device and method for reducing clipping in an amplifier
JP2008005160A (ja) カスコード接続増幅回路、および、それを用いた半導体集積回路並びに受信装置
JP2012005122A (ja) 高効率、バランスを保たれた出力増幅器システム
CN101997495A (zh) 用以适应性地偏置通信系统的可适性偏置电路
US20210376219A1 (en) High-resolution sensing of piezo-electric transducers
EP2141802A1 (en) Switched capacitor amplifier
CN103795363B (zh) 具有用于在自动增益控制回路中衰减放大器的至少一个输入信号的单元的电子电路
CN110582935A (zh) 在具有多个回放路径的音频系统中进行切换
CN112805917B (zh) 具有可控输出模式的运算放大器
US20210203292A1 (en) ANTI-FACTOR XII/XIIa ANTIBODIES AND USES THEREOF
CN112332791B (zh) 一种可变增益放大器
US6998850B2 (en) Systems and methods for measuring picoampere current levels
JP3719853B2 (ja) 信号処理回路装置
US11784612B2 (en) Signal detection circuit
US8941410B1 (en) Programmable buffer circuit
EP1638205A1 (en) Driver circuit
JP4747862B2 (ja) 映像信号出力回路
EP1271781B1 (en) Comparator circuit
JPS6016103Y2 (ja) 電力増幅器
KR102029554B1 (ko) 엔벨로프 바이어스 회로 및 파워 증폭 장치
JP5190103B2 (ja) 電圧発生装置、電流発生装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant