CN112802820A - 基于硅铝合金垂直互连封装基板和lcp重布线的三维封装结构及制备方法 - Google Patents
基于硅铝合金垂直互连封装基板和lcp重布线的三维封装结构及制备方法 Download PDFInfo
- Publication number
- CN112802820A CN112802820A CN202110055167.8A CN202110055167A CN112802820A CN 112802820 A CN112802820 A CN 112802820A CN 202110055167 A CN202110055167 A CN 202110055167A CN 112802820 A CN112802820 A CN 112802820A
- Authority
- CN
- China
- Prior art keywords
- lcp
- silicon
- aluminum alloy
- vertical interconnection
- alloy vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/822—Applying energy for connecting
- H01L2224/82201—Compression bonding
- H01L2224/82203—Thermocompression bonding
Abstract
本发明公开了基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构及制备方法,该三维封装结构包括三维封装结构包含硅铝合金垂直互连封装基板、LCP气密键合层、LCP重布线层,硅铝合金垂直互连封装基板至少包括第一硅铝合金垂直互连封装基板、第二硅铝合金垂直互连封装基板;第一硅铝合金垂直互连封装基板和第二硅铝合金垂直互连封装基板之间通过LCP气密键合层热压键合形成互连及气密腔体,气密腔体内的第一、第二硅铝合金垂直互连封装基板表面通过热压键合LCP重布线层;三维封装结构的上表面和底部分别热压键合LCP重布线层。采用热压键合的方法将硅铝合金和LCP材料结合在一起,制备了三维封装结构,可满足微电子封装小型化、高性能、多功能的需求。
Description
技术领域
本发明属于微电子行业封装技术领域,尤其涉及一种基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构。
背景技术
高性能、小型化是所用电子产品持续不断的要求,著名的“摩尔定律”在相当长的时间内预言了集成电路小型化的趋势,然而靠进一步缩小集成电路的特征尺寸和互联线的宽度来提高性能的方式受到材料物理特征和设备工艺的限制,传统的“摩尔定律”已经很难继续发展下去了。目前世界上最先进的集成电路制程工艺是EUV(extreme ultravioletlithography,极紫外光刻)光刻技术,台积电、三星等公司已经可以实现5nm制程芯片的量产,然而EUV光刻技术的物理极限是3nm,因此如何突破“摩尔定律”是目前的研究热点之一。
先进的封装工艺是当下突破“摩尔定律”的有效手段。电子封装结构已经由最初的单一芯片封装发展到2D多芯片封装(2D-MCM),随着技术的进步,POP(package onpackage)、SiP(system in package)、SoC(system on chip)等高密度2.5D/3D封装形态(2.5D封装指通过转接板实现多芯片垂直互连的封装形式,3D封装指芯片自身带有TSV结构,芯片之间可以直接进行垂直叠加互连)不断发展进步,TSV(through silicon via)技术的出现更是使高密度层间垂直互联成为可能。
但是,目前还没有将硅铝合金和LCP材料结合在一起的封装结构。
发明内容
本发明提供了一种基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构及制备方法,采用热压键合的方法将硅铝合金和LCP材料结合在一起,制备了三维封装结构,可满足微电子封装的小型化、高性能、多功能的需求。
为实现上述目的,本发明的技术方案为:
一种基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构,所述三维封装结构包含硅铝合金垂直互连封装基板、LCP气密键合层、LCP重布线层,所述硅铝合金垂直互连封装基板至少包括第一硅铝合金垂直互连封装基板、第二硅铝合金垂直互连封装基板,所述LCP重布线层包括第一LCP重布线层和第二LCP重布线层;
所述第一硅铝合金垂直互连封装基板和所述第二硅铝合金垂直互连封装基板之间通过LCP气密键合层热压键合形成互连及气密腔体,所述气密腔体内的第一、第二硅铝合金垂直互连封装基板表面通过键合所述第一LCP重布线层;
所述三维封装结构的上表面、底部分别热压键合所述第二LCP重布线层,所述气密腔体内的电路通过第一、第二硅铝合金垂直互连封装基板内的通柱及第二LCP重布线层与外部电路互连,所述三维封装结构上表面电路与气密腔体内的电路通过硅铝合金垂直互连封装基板的通柱形成互连。
优选地,所述三维封装结构的上表面加工弧形曲面,所述弧形曲面热压键合LCP微带天线,弧形曲面用于贴装LCP微带天线相对于平面贴装,曲面的天线辐射面更广。
优选地,所述第一硅铝合金垂直互连封装基板、第二第一硅铝合金垂直互连封装基板均含有垂直互连导电通柱,所述垂直互连导电通柱与硅铝合金基板的缝隙中填充有绝缘介质层,所述绝缘介质层为玻璃介质,所述垂直互连导电通柱为硅铝合金。
优选地,所述LCP气密键合层含有第三通柱,所述第三通柱与第一、第二硅铝合金垂直互连封装基板的通柱位置相对应;所述LCP气密键合层为三明治结构,从上至下依次为第一粘接片、第一LCP介质层、第二粘接片。
优选地,所述LCP气密键合层、LCP重布线层、LCP微带天线均通过第三粘接片采用热压键合方法与第一硅铝合金垂直互连封装基板或第二硅铝合金垂直互连封装基板实现互联。
优选地,所述气密腔体内贴装芯片、电容、电阻、焊接倒装芯片、功能模块等,与LCP重布线层通过引线键合形成第一集成模块,所述三维封装结构的上表面的平面区域贴装芯片、电容、电阻、焊接倒装芯片、功能模块等,与LCP重布线层通过引线键合形成第二集成模块。
优选地,所述LCP重布线层为单层或多层LCP重布线层,所述多层LCP重布线层为所述单层LCP重布线层和第四粘接片热压键合得到的。
本发明还提供了一种基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构的制备方法,包括以下步骤:
S1:制备硅铝合金垂直互连封装基板,所述硅铝合金垂直互连封装基板至少包括第一硅铝合金垂直互连封装基板、第二硅铝合金垂直互连封装基板;
S2:制备LCP气密键合层、LCP重布线层,所述LCP重布线层包括第一LCP重布线层和第二LCP重布线层;
S3:第一硅铝合金垂直互连封装基板的上表面与第一LCP重布线层热压键合,第一硅铝合金垂直互连封装基板的下表面、第二硅铝合金垂直互连封装基板的上表面热压键合第二LCP重布线层;
S4:热压键合后的第一硅铝合金垂直互连封装基板、第一LCP气密键合层、热压键合后的第二硅铝合金垂直互连封装基板从上至下排列,热压键合,形成所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构。
优选地,所述第一硅铝合金垂直互连封装基板、第二硅铝合金垂直互连封装基板均含有垂直互连通柱,所述通柱与硅铝合金基板的缝隙中填充有绝缘介质层,所述绝缘介质层为玻璃介质,所述通柱为硅铝合金。
优选地,所述步骤S1具体包括:
S101:根据电路设计及功能需求确定垂直互连导电通柱及绝缘介质环的尺寸及布局,利用激光加工等技术以垂直互连导电通柱为中心,将绝缘介质填充区域去除掉,形成局部贯穿基板的环形槽孔,保留中心连接柱,连接柱与环型槽孔为同轴结构;
S102:依次利用丙酮、酒精、去离子水对对步骤S101中的基板进行超声清洗,清洗完成后并进行烘干;
S103:在烘干后的基板上的所述环形槽孔中填孔玻璃浆料,并根据浆料配比采用合适的排胶工艺将所述玻璃浆料中的有机成分排除,使所述玻璃浆料凝结为玻璃胚体;
S104:采用分段式烧结回流工艺熔融所述玻璃胚体,完成硅铝合金与玻璃介质之间的键合;
S105:根据厚度要求对所述步骤104的基板的下表面进行磨抛减薄处理,去除连接柱与基板相连部分,形成垂直互连导电通柱,并使基板上下表面光洁平整,得到所述硅铝合金垂直互连封装基板。
优选地,所述步骤S2中:单层LCP重布线层的电路采用光刻、腐蚀成型,再经过化学镀对导电层进行加厚;多层LCP重布线层采用第四粘接片经热压键合堆叠,单层LCP重布线层与第四粘接片热压键合的过程分两步进行,第一步,先将单层LCP重布线层与第四粘接片在120℃~150℃温度下进行热压键合预固化;第二步,在230℃~250℃温度下进行热压键合最终固化。
优选地,所述步骤S3中,第一硅铝合金垂直互连封装基板、第二硅铝合金垂直互连封装基板与LCP重布线层通过第三粘接片热压键合,热压键合的过程分两步,第一步,在120℃~150℃温度下进行热压键合保温10min~20min预固化;第二步,在230℃~250℃温度下进行热压键合保温40min~60min最终固化。
优选地,所述步骤S4中,所述LCP气密键合层中第一LCP介质层与第一粘接片和第二粘接片进行热压键合预固化。
优选地,所述步骤S105中,形成通柱后,根据需要在第一硅铝合金垂直互连封装基板上表面加工弧形曲面、对应的腔体等结构,并对完成结构加工的基板进行表面抛光,直至表面及腔体平滑光亮符合设计要求,从而得到硅铝合金垂直互连封装基板;所述步骤S2中还包括制备LCP微带天线,LCP微带天线的电路图像采用光刻、腐蚀成型,再经过化学镀对导电层进行加厚;所述步骤S3中还包括所述第一硅铝合金垂直互连封装基板上表面的弧面曲面热压键合LCP微带天线。
优选地,所述步骤S3和步骤S4之间还包括在第一硅铝合金垂直互连封装基板和第二硅铝合金垂直互连封装基板表面均贴装芯片、焊接倒装芯片、电阻、电容、功能模块等,然后进行引线键合。
上述热压键合过程中,需要利用定位工装实现硅铝合金垂直互连封装基板与LCP微带天线、LCP重布线层、LCP气密键合层之间的位置对准。
本发明由于采用以上技术方案,使其与现有技术相比具有以下的优点和积极效果:
本发明针对微电子封装小型化、高性能、多功能需求,基于硅铝合金以及LCP材料提出了一种基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构及其制备方法。铝硅合金属于刚性金属基复合材料,具有密度低、导热率高、热膨胀系数与Si、GaAs芯片匹配、比刚度高、机械加工性好等优点。LCP属于柔性聚合物材料,在微波/毫米波频段内介点常数低,损耗小,并且其热稳定性高、机械强度大、吸湿率低,在微波/毫米波电路应用中综合性能表现优异。本发明采用热压键合方法将二者结合为一体,可实现刚性材料与柔性材料的有机结构,提供了一种新型封装方法。其中,硅铝合金垂直互连封装基板不仅为LCP重布线层提供了刚性支撑,同时兼具转接板应用功能;两块及两块以上硅铝合金垂直封装基板之间通过LCP热压键合形成互连及气密腔体;气密腔体内的上下硅铝合金垂直互连封装基板表面热压键合LCP重布线层,也可根据需要在气密腔体内贴装芯片、电容、电阻等功能模块,然后引线键合形成第一集成模块,气密腔体内的电路通过硅铝合金基板垂直互连的通柱及LCP重布线层与外部电路互连。因此本发明提供的三维封装工艺相对于传统封装基板重布线和模块集成工艺,具有工艺简单、耗时短、成本低等优点。
本发明的优选实施例中,可在三维封装结构的顶部硅铝合金垂直互连封装基板上表面加工弧形曲面,弧形曲面用于贴装LCP微带天线,并采用热压键合的方法键合,而顶部的平面区域也可实现LCP重布线层、贴装芯片、电容、电阻等,然后引线键合形成第二集成模块,顶部硅铝合金垂直互连封装基板上表面电路与下表面气密腔体的电力可通过顶部硅铝合金垂直互连封装基板的通柱形成互连。
附图说明
图1为本发明实施例的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构的示意图;
图2为本发明实施例的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构制备流程图;
图3为本发明实施例的第一硅铝合金垂直互连封装基板截面示意图;
图4为本发明实施例的第二硅铝合金垂直互连封装基板截面示意图;
图5为本发明实施例的LCP微带天线截面示意图;
图6为本发明实施例的多层LCP重布线层截面示意图;
图7为本发明实施例的单层LCP重布线层截面示意图;
图8为本发明实施例的双层键合的LCP气密键合层截面示意图;
图9为本发明实施例的封装模块S1的制备过程示意图;
图10为本发明实施例的封装模块S2的制备过程示意图;
图11为本发明实施例的模块间的微组装过程示意图。
附图标记说明:100-第一硅铝合金垂直互连封装基板;101-第一通柱;102-第一绝缘介质层;200-第二硅铝合金垂直互连封装基板;201-第二通柱;202-第二绝缘介质层;300-LCP微带天线;301-第二LCP介质层;302-第三粘接片;303-天线传输网络;400-LCP重布线层;400b-第一LCP重布线层;400a-第二LCP重布线层;401-第三LCP介质层;402-第四粘接片;403-导电图形;404-腔体;500-LCP气密键合层;501-第一LCP介质层;502-第一粘接片;503-第三通柱;504-第二粘接片;601-倒转芯片;602-SMT芯片;603-BGA焊球;604-键合线。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构及制备方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。
参看图1,一种基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构,三维封装结构包含第一硅铝合金垂直互连封装基板100、第二硅铝合金垂直互连封装基板200、LCP气密键合层500、LCP重布线层400,在本实施例中硅铝合金垂直互连封装基板包括第一硅铝合金垂直互连封装基板100、第二硅铝合金垂直互连封装基板200,但是可以根据实际需要有两块以上的硅铝合金垂直互连封装基板,LCP重布线层400包括第一LCP重布线层400b和第二LCP重布线层400a;
第一硅铝合金垂直互连封装基板100和第二硅铝合金垂直互连封装基板200之间通过LCP气密键合层500热压键合形成互连及气密腔体,气密腔体内的第一硅铝合金垂直互连封装基板表面键合第一LCP重布线层400b、第二硅铝合金垂直互连封装基板200表面通过键合第一LCP重布线层400c;
第一硅铝合金垂直互连封装基板100的上表面键合第二LCP重布线层400a,第二硅铝合金垂直互连封装基板200的底部键合第二LCP重布线层400b,气密腔体内的电路通过第一、第二硅铝合金垂直互连封装基板200内的通柱及LCP重布线层400与外部电路互连,第一硅铝合金垂直互连封装基板100上表面电路与气密腔体内的电路通过第一硅铝合金垂直互连封装基板100的通柱形成互连。
根据需要,如图3所示,第一硅铝合金垂直互连封装基板100的上表面加工弧形曲面,弧形曲面用于热压键合LCP微带天线300,弧形曲面相对于平面贴装贴装LCP微带天线,曲面的天线辐射面更广;如图5所示,微带天线300包含第二LCP介质层301、第三粘接片302和天线传输网络303。
如图3所示,第一硅铝合金垂直互连封装基板100、第二第一硅铝合金垂直互连封装基板100均含有垂直互连导电通柱,第一硅铝合金垂直互连封装基板100含有第一通柱101,第一通柱101与第一硅铝合金垂直互连封装基板100的缝隙中填充有第一绝缘介质层102,第一绝缘介质层为玻璃介质,第一通柱101为硅铝合金;
如图4所示,第二第一硅铝合金垂直互连封装基板100含有第二通柱201,第二通柱201与第二硅铝合金垂直互连封装基板200的缝隙中填充有第二绝缘介质层202,第二绝缘介质层202为玻璃介质,第二通柱201为硅铝合金。
如图8所示,LCP气密键合层500含有第三通柱503,第三通柱503与第一、第二硅铝合金垂直互连封装基板200的第一通柱101、第二通柱201位置相对应;如图8所示,LCP气密键合层500为双层键合的LCP气密键合层500,三明治结构,从上至下依次为第一粘接片504、第一LCP介质层501、第二粘接片502。
LCP重布线层400为单层或多层LCP重布线层,多层LCP重布线层为单层LCP重布线层和第四粘接片热压键合得到的,如图6所示,多层LCP重布线层包含第三LCP介质层401、导电图形403、腔体404和第四粘接片402,如图7所示,为单层LCP重布线层。
LCP气密键合层500、LCP重布线层400、LCP微带天线300均通过第三粘接片302采用热压键合方法与第一硅铝合金垂直互连封装基板100或第二硅铝合金垂直互连封装基板200实现互联。
根据实际需要,可在气密腔体内贴装芯片、电容、电阻、焊接倒装芯片、功能模块等,与LCP重布线层400通过引线键合形成第一集成模块,三维封装结构的上表面的平面区域贴装芯片602、电容、电阻、焊接倒装芯片601、功能模块等,与LCP重布线层400通过引线键合形成第二集成模块。
如图2所示,一种基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构的制备方法,包括以下步骤:
S1:制备第一硅铝合金垂直互连封装基板100和第二硅铝合金垂直互连封装基板200;
具体为:S101:根据电路设计及功能需求确定垂直互连导电通柱及绝缘介质环的尺寸及布局,利用激光加工等技术以垂直互连导电通柱为中心,将绝缘介质填充区域去除掉,形成局部贯穿基板的环形槽孔,保留中心连接柱,连接柱与环型槽孔为同轴结构;
S102:依次利用丙酮、酒精、去离子水对对步骤S101中的基板进行超声清洗,清洗完成后并进行烘干;
S103:在烘干后的基板上的环形槽孔中填孔玻璃浆料,并根据浆料配比采用合适的排胶工艺将玻璃浆料中的有机成分排除,使玻璃浆料凝结为玻璃胚体;
S104:采用分段式烧结回流工艺熔融玻璃胚体,完成硅铝合金与玻璃介质之间的键合;
S105:根据厚度要求对步骤104的基板的下表面进行磨抛减薄处理,去除连接柱与基板相连部分,形成垂直互连导电通柱,在第一硅铝合金垂直互连封装基板100上表面加工弧形曲面、对应的腔体等结构,并对完成结构加工的基板进行表面抛光,直至表面及腔体平滑光亮符合设计要求,从而得到硅铝合金垂直互连封装基板并使基板上下表面光洁平整,得到第一硅铝合金垂直互连封装基板100、第二硅铝合金垂直互连封装基板200;
S2:制备LCP气密键合层500、LCP重布线层400、LCP微带天线300,LCP重布线层400包括第一LCP重布线层400b和第二LCP重布线层400a;
具体地,LCP微带天线300、单层LCP重布线层的电路采用光刻、腐蚀成型,再经过化学镀对导电层进行加厚;多层LCP重布线层400采用第四粘接片402经热压键合堆叠,单层LCP重布线层与第四粘接片402热压键合的过程分两步进行,第一步,先将单层LCP重布线层与第四粘接片402在120℃~150℃温度下进行热压键合预固化;第二步,在230℃~250℃温度下进行热压键合最终固化;
S3:如图9所示,第一硅铝合金垂直互连封装基板100的上表面弧形曲面与LCP微带天线300热压键合,平面区域与第二LCP重布线层400a热压键合,第一硅铝合金垂直互连封装基板100的下表面热压键合第一LCP重布线层400b,然后第一硅铝合金垂直互连封装基板100的下表面贴装SMT芯片602,上表面焊接倒装芯片601,图中603为BGA焊球,然后利用WireBonding完成芯片焊盘与LCP焊盘的键合,完成封装模块S1的制备,604为键合线;
如图10所示,第二硅铝合金垂直互连封装基板200的上表面热压键合第一LCP重布线层400b,下表面热压键合第二LCP重布线层400a,此处的第二LCP重布线层400a为单层LCP重布线层,当然根据线路需要,也选择多层的LCP重布线层,然后完成倒装芯片601和SMT芯片602与第二硅铝合金垂直互连封装基板200上表面的微组装,同样倒装芯片需要BGA焊球603,最后利用Wire Bonding完成芯片焊盘与LCP焊盘的键合,完成封装模块S2的制备,604为键合线;
具体地,第一硅铝合金垂直互连封装基板100、第二硅铝合金垂直互连封装基板200与LCP重布线层400通过第三粘接片302热压键合,热压键合的过程分两步,第一步,在120℃~150℃温度下进行热压键合保温10min~20min预固化;第二步,在230℃~250℃温度下进行热压键合保温40min~60min最终固化;
S4:如图11,S1模块与S2模块通过双面键合的LCP气密键合层500,采用热压键合实现模块间的微组装,完成基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构。
步骤S4中,第一LCP气密键合层500中第一LCP介质层501与第一粘接片502和第二粘接片504进行热压键合预固化。
上述热压键合过程中,需要利用定位工装实现硅铝合金垂直互连封装基板与LCP微带天线300、LCP重布线层400、LCP气密键合层500之间的位置对准。
上面结合附图对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式。即使对本发明做出各种变化,倘若这些变化属于本发明权利要求及其等同技术的范围之内,则仍落入在本发明的保护范围之中。
Claims (15)
1.一种基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构,其特征在于,所述三维封装结构包含硅铝合金垂直互连封装基板、LCP气密键合层、LCP重布线层,所述硅铝合金垂直互连封装基板至少包括第一硅铝合金垂直互连封装基板、第二硅铝合金垂直互连封装基板,所述LCP重布线层包括第一LCP重布线层和第二LCP重布线层;
所述第一硅铝合金垂直互连封装基板和所述第二硅铝合金垂直互连封装基板之间通过LCP气密键合层热压键合形成互连及气密腔体,所述气密腔体内的第一、第二硅铝合金垂直互连封装基板表面通过热压键合所述第一LCP重布线层;
所述三维封装结构的上表面和底部分别热压键合所述第二LCP重布线层,所述气密腔体内的电路通过第一、第二硅铝合金垂直互连封装基板内的通柱及LCP重布线层与外部电路互连,所述三维封装结构上表面电路与气密腔体内的电路通过第一硅铝合金垂直互连封装基板的通柱形成互连。
2.根据权利要求1所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构,其特征在于,所述三维封装结构的上表面加工弧形曲面,所述弧形曲面热压键合LCP微带天线。
3.根据权利要求1所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构,其特征在于,所述第一硅铝合金垂直互连封装基板、第二第一硅铝合金垂直互连封装基板均含有垂直互连导电通柱,所述垂直互连导电通柱与硅铝合金基板的缝隙中填充有绝缘介质层,所述绝缘介质层为玻璃介质,所述垂直互连导电通柱为硅铝合金。
4.根据权利要求1所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构,其特征在于,所述LCP气密键合层含有第三通柱,所述第三通柱与第一、第二硅铝合金垂直互连封装基板的通柱位置相对应;所述LCP气密键合层为三明治结构,从上至下依次为第一粘接片、第一LCP介质层、第二粘接片。
5.根据权利要求2所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构,其特征在于,所述LCP气密键合层、LCP重布线层、LCP微带天线均通过第三粘接片采用热压键合方法与第一硅铝合金垂直互连封装基板或第二硅铝合金垂直互连封装基板实现互联。
6.根据权利要求2所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构,其特征在于,所述气密腔体内贴装芯片、焊接倒装芯片,与LCP重布线层通过引线键合形成第一集成模块,所述三维封装结构的上表面的平面区域贴装芯片、焊接倒装芯片,与LCP重布线层通过引线键合形成第二集成模块。
7.根据权利要求1所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构,其特征在于,所述LCP重布线层为单层或多层LCP重布线层,所述多层LCP重布线层为所述单层LCP重布线层和第四粘接片热压键合得到的。
8.一种基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构的制备方法,其特征在于,包括以下步骤:
S1:制备硅铝合金垂直互连封装基板,所述硅铝合金垂直互连封装基板至少包括第一硅铝合金垂直互连封装基板、第二硅铝合金垂直互连封装基板;
S2:制备LCP气密键合层、LCP重布线层,所述LCP重布线层包括第一LCP重布线层和第二LCP重布线层;
S3:第一硅铝合金垂直互连封装基板的上表面、第二硅铝合金垂直互连封装基板的下表面分别与第一LCP重布线层热压键合,第一硅铝合金垂直互连封装基板的下表面、第二硅铝合金垂直互连封装基板的上表面热压键合第二LCP重布线层;
S4:热压键合后的第一硅铝合金垂直互连封装基板、第一LCP气密键合层、热压键合后的第二硅铝合金垂直互连封装基板从上至下排列,热压键合,形成所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构。
9.根据权利要求8所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构的制备方法,其特征在于,所述第一硅铝合金垂直互连封装基板、第二硅铝合金垂直互连封装基板均含有垂直互连通柱,所述通柱与硅铝合金基板的缝隙中填充有绝缘介质层,所述绝缘介质层为玻璃介质,所述通柱为硅铝合金。
10.根据权利要求9所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构的制备方法,其特征在于,所述步骤S1具体包括:
S101:利用激光加工等技术以垂直互连导电通柱为中心,将绝缘介质填充区域去除掉,形成局部贯穿基板的环形槽孔,保留中心连接柱,连接柱与环型槽孔为同轴结构;
S102:将步骤S101中的基板超声清洗,并进行烘干;
S103:在烘干后的基板上的所述环形槽孔中填孔玻璃浆料,并采用排胶工艺将所述玻璃浆料中的有机成分排除,使所述玻璃浆料凝结为玻璃胚体;
S104:采用分段式烧结回流工艺熔融所述玻璃胚体;
S105:对所述步骤104的基板的下表面进行磨抛减薄处理,去除连接柱与基板相连部分,形成垂直互连导电通柱,得到所述硅铝合金垂直互连封装基板。
11.根据权利要求8所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构的制备方法,其特征在于,所述步骤S2中:单层LCP重布线层的电路采用光刻、腐蚀成型,再经过化学镀对导电层进行加厚;多层LCP重布线层采用第四粘接片经热压键合堆叠,单层LCP重布线层与第四粘接片热压键合的过程分两步进行,第一步,先将单层LCP重布线层与第四粘接片在120℃~150℃温度下进行热压键合预固化;第二步,在230℃~250℃温度下进行热压键合最终固化。
12.根据权利要求8所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构的制备方法,其特征在于,所述步骤S3中,第一硅铝合金垂直互连封装基板、第二硅铝合金垂直互连封装基板与LCP重布线层通过第三粘接片热压键合,热压键合的过程分两步,第一步,在120℃~150℃温度下进行热压键合保温10min~20min预固化;第二步,在230℃~250℃温度下进行热压键合保温40min~60min最终固化。
13.根据权利要求11所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构的制备方法,其特征在于,所述步骤S4中,所述LCP气密键合层中第一LCP介质层与第一粘接片和第二粘接片进行热压键合预固化。
14.根据权利要求10所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构的制备方法,其特征在于,所述步骤S105中,形成通柱后,在第一硅铝合金垂直互连封装基板上表面加工弧形曲面;所述步骤S2中还包括制备LCP微带天线;所述步骤S3中还包括所述第一硅铝合金垂直互连封装基板上表面的弧面曲面热压键合LCP微带天线。
15.根据权利要求8所述的基于硅铝合金垂直互连封装基板和LCP重布线的三维封装结构的制备方法,其特征在于,所述步骤S3和步骤S4之间还包括在第一硅铝合金垂直互连封装基板和第二硅铝合金垂直互连封装基板表面均贴装芯片、焊接倒装芯片,然后将芯片和倒装芯片与LCP重布线层进行引线键合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110055167.8A CN112802820B (zh) | 2021-01-15 | 2021-01-15 | 基于硅铝合金垂直互连封装基板和lcp重布线的三维封装结构及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110055167.8A CN112802820B (zh) | 2021-01-15 | 2021-01-15 | 基于硅铝合金垂直互连封装基板和lcp重布线的三维封装结构及制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112802820A true CN112802820A (zh) | 2021-05-14 |
CN112802820B CN112802820B (zh) | 2022-03-11 |
Family
ID=75809706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110055167.8A Active CN112802820B (zh) | 2021-01-15 | 2021-01-15 | 基于硅铝合金垂直互连封装基板和lcp重布线的三维封装结构及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112802820B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114980579A (zh) * | 2022-06-08 | 2022-08-30 | 芯体素(杭州)科技发展有限公司 | 一种高精密多层线路板制备过程中的固化方法 |
WO2022251986A1 (zh) * | 2021-05-29 | 2022-12-08 | 华为技术有限公司 | 芯片封装结构、其制备方法及终端设备 |
CN116207050A (zh) * | 2023-05-05 | 2023-06-02 | 成都恪赛科技有限公司 | 一种相控阵tr芯片封装结构 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060284304A1 (en) * | 2005-06-15 | 2006-12-21 | Endicott Interconnect Technologies, Inc. | Wirebond electronic package with enhanced chip pad design, method of making same, and information handling system utilizing same |
CN105118815A (zh) * | 2015-08-13 | 2015-12-02 | 上海航天测控通信研究所 | 一种基于铝基板的三维封装用垂直互连结构及其制备方法 |
CN110467148A (zh) * | 2019-08-08 | 2019-11-19 | 北京航天控制仪器研究所 | 一种圆片级封装mems芯片结构及其加工方法 |
CN110634792A (zh) * | 2019-09-26 | 2019-12-31 | 上海航天电子通讯设备研究所 | 一种电气互连基板制造方法 |
CN111163582A (zh) * | 2020-01-02 | 2020-05-15 | 上海航天电子通讯设备研究所 | 一种基于激光纳米加工技术的垂直互连基板及其制造方法 |
CN111586965A (zh) * | 2020-05-25 | 2020-08-25 | 上海航天电子通讯设备研究所 | 基于lcp基材的高功率共形组件制备方法及共形组件 |
-
2021
- 2021-01-15 CN CN202110055167.8A patent/CN112802820B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060284304A1 (en) * | 2005-06-15 | 2006-12-21 | Endicott Interconnect Technologies, Inc. | Wirebond electronic package with enhanced chip pad design, method of making same, and information handling system utilizing same |
CN105118815A (zh) * | 2015-08-13 | 2015-12-02 | 上海航天测控通信研究所 | 一种基于铝基板的三维封装用垂直互连结构及其制备方法 |
CN110467148A (zh) * | 2019-08-08 | 2019-11-19 | 北京航天控制仪器研究所 | 一种圆片级封装mems芯片结构及其加工方法 |
CN110634792A (zh) * | 2019-09-26 | 2019-12-31 | 上海航天电子通讯设备研究所 | 一种电气互连基板制造方法 |
CN111163582A (zh) * | 2020-01-02 | 2020-05-15 | 上海航天电子通讯设备研究所 | 一种基于激光纳米加工技术的垂直互连基板及其制造方法 |
CN111586965A (zh) * | 2020-05-25 | 2020-08-25 | 上海航天电子通讯设备研究所 | 基于lcp基材的高功率共形组件制备方法及共形组件 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022251986A1 (zh) * | 2021-05-29 | 2022-12-08 | 华为技术有限公司 | 芯片封装结构、其制备方法及终端设备 |
CN114980579A (zh) * | 2022-06-08 | 2022-08-30 | 芯体素(杭州)科技发展有限公司 | 一种高精密多层线路板制备过程中的固化方法 |
CN114980579B (zh) * | 2022-06-08 | 2024-02-06 | 芯体素(杭州)科技发展有限公司 | 一种高精密多层线路板制备过程中的固化方法 |
CN116207050A (zh) * | 2023-05-05 | 2023-06-02 | 成都恪赛科技有限公司 | 一种相控阵tr芯片封装结构 |
CN116207050B (zh) * | 2023-05-05 | 2023-07-07 | 成都恪赛科技有限公司 | 一种相控阵tr芯片封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN112802820B (zh) | 2022-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112802820B (zh) | 基于硅铝合金垂直互连封装基板和lcp重布线的三维封装结构及制备方法 | |
US8335084B2 (en) | Embedded actives and discrete passives in a cavity within build-up layers | |
TWI569401B (zh) | High frequency module | |
TWI446509B (zh) | 具有覆蓋通孔之金屬墊之微電子元件 | |
JP3861669B2 (ja) | マルチチップ回路モジュールの製造方法 | |
JP5099377B2 (ja) | 配線基板製造方法 | |
US7906842B2 (en) | Wafer level system in package and fabrication method thereof | |
KR20150053952A (ko) | 조정가능한 복합 인터포저 | |
TW200929491A (en) | System-in-package having integrated passive devices and method therefor | |
TW201041106A (en) | Substrate having single patterned metal foil, and package applied with the same, and methods of manufacturing the substrate and package | |
CN112820721B (zh) | 一种集成封装天线及其封装方法 | |
CN112447534B (zh) | 封装体及其制备方法 | |
CN112420679B (zh) | 一种射频模块三维堆叠结构及其制作方法 | |
WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
US20140103522A1 (en) | Semiconductor substrate, semiconductor device, and method of manfacturing semiconductor substrate | |
CN111799188B (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
WO2024045757A1 (zh) | 2.5d封装结构及制备方法 | |
WO2024045731A1 (zh) | 一种三维封装结构及其制备方法 | |
CN112802809B (zh) | 一种硅铝合金封装基板及其制备方法 | |
CN112820694B (zh) | 一种芯片屏蔽与气密封装方法和封装结构 | |
CN113539850A (zh) | 一种系统级封装方法及封装结构 | |
CN114823372A (zh) | 板级系统级封装方法及封装结构 | |
US20230098054A1 (en) | Electronic substrate stacking | |
CN111261529A (zh) | 天线封装结构及封装方法 | |
CN114975140B (zh) | 一种扇出型封装结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |