CN111261529A - 天线封装结构及封装方法 - Google Patents

天线封装结构及封装方法 Download PDF

Info

Publication number
CN111261529A
CN111261529A CN201811464608.4A CN201811464608A CN111261529A CN 111261529 A CN111261529 A CN 111261529A CN 201811464608 A CN201811464608 A CN 201811464608A CN 111261529 A CN111261529 A CN 111261529A
Authority
CN
China
Prior art keywords
layer
antenna
metal
packaging
connecting column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811464608.4A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201811464608.4A priority Critical patent/CN111261529A/zh
Publication of CN111261529A publication Critical patent/CN111261529A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本发明提供一种天线封装结构及封装方法，所述天线封装方法于重新布线层的第二面上形成位于下层的第一天线结构及位于第一天线结构上的第二天线结构，在形成第二天线结构中的第二天线金属层时，使得第二天线金属层在第一封装层上的投影可显露天线金属主体层，从而在后续工艺中，通过去除位于天线金属主体层上的第二封装层形成空腔，即可显露天线金属主体层，在形成堆叠设置的具有多层天线结构的同时，可减少天线金属层的电磁波的衰减和损耗。

Description

天线封装结构及封装方法
技术领域
本发明属于半导体封装技术领域，涉及一种天线封装结构及封装方法。
背景技术
随着高科技电子产品的普及以及人们需求的增加，特别是为了配合移动的需求，大多高科技电子产品都增加了无线通讯的功能。
一般来说，现有的天线结构通常是将天线直接制作于电路板的表面，这种做法会让天线占据额外的电路板面积，整合性较差。对于各种高科技电子产品而言，若将天线直接制作于电路板的表面，将需要具有较大体积的电路板，从而使得高科技电子产品也占据较大的体积，这与人们对高科技电子产品的小型化、便捷式的需求相违背。
随着通信信息的快速发展，5G(5th Generation)即第五代移动通信，已成为人们研究的重点。在5G高频天线中，由于天线的电磁波频率非常高，通信波长变成毫米级(毫米波)，天线尺寸也缩减到了几个毫米，高频的电磁波，传播衰减也较大，尤其在天线封装方面，由于天线封装材料会造成天线电磁波频率的衰减和损耗，因此天线封装材料的选择尤为重要。为了减少高频天线的电磁波的衰减和损耗，开发一种新型的天线封装结构及封装方法，用以降低天线的电磁波的衰减和损耗尤为重要。
鉴于此，有必要设计一种新型的天线封装结构及封装方法，用以减少天线在封装材料中电磁波的衰减和损耗。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种天线封装结构及封装方法，用于解决现有技术中天线在封装材料中电磁波的衰减和损耗的问题。
为实现上述目的及其他相关目的，本发明提供一种天线封装方法，包括以下步骤：
提供支撑基底，于所述支撑基底上形成分离层；
于所述分离层上形成重新布线层，所述重新布线层包括与所述分离层相接触的第一面及相对的第二面；
于所述重新布线层的第二面上形成第一金属连接柱，所述第一金属连接柱与所述重新布线层电连接；
采用第一封装层覆盖所述第一金属连接柱及所述重新布线层的第二面，且所述第一封装层的顶面显露所述第一金属连接柱；
于所述第一封装层表面形成第一天线金属层，所述第一天线金属层与所述第一金属连接柱电连接，所述第一天线金属层包括天线金属互联层及天线金属主体层；
于所述天线金属互联层上形成第二金属连接柱；
采用第二封装层覆盖所述第二金属连接柱及所述第一天线金属层，且所述第二封装层的顶面显露所述第二金属连接柱；
于所述第二封装层表面形成第二天线金属层，所述第二天线金属层与所述第二金属连接柱电连接，且所述第二天线金属层在所述第一封装层上的投影显露所述天线金属主体层；
去除位于所述天线金属主体层上方及两侧的所述第二封装层，以形成将整个所述天线金属主体层显露出的空腔；
去除所述分离层与所述支撑基底；
于所述重新布线层的第一面上形成金属凸块；以及
提供半导体芯片，将所述半导体芯片接合于所述重新布线层的第一面上。
可选的，所述重新布线层的第二面上包括N层天线结构，其中N≥3。
可选的，形成所述第一金属连接柱及第二金属连接柱的方法包括焊线、电镀及化学镀中的一种或组合。
可选的，形成所述空腔的方法包括激光法及干法刻蚀法中的一种或组合。
可选的，所述分离层包括LTHC光热转换层，去除所述分离层与所述支撑基底的方法包括激光加热法。
可选的，还包括于所述半导体芯片与所述重新布线层的第一面之间填充底部填充层的步骤，所述底部填充层包括环氧树脂层。
可选的，所述支撑基底包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。
可选的，所述重新布线层包括介质层及金属布线层，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种或两种以上组合；所述金属布线层的材料包括铜、铝、镍、金、银及钛中的一种或两种以上组合。
可选的，所述第一金属连接柱及第二金属连接柱包括金线、银线、铜线及铝线中的一种或组合；所述第一金属连接柱及第二金属连接柱还包括金柱、银柱、铜柱及铝柱中的一种或组合。
可选的，所述第一封装层的材料包括聚酰亚胺、硅胶及环氧树脂中的一种或组合；所述第二封装层的材料包括聚酰亚胺、硅胶及环氧树脂中的一种或组合。
可选的，所述金属凸块的材料包括锡焊料、银焊料及金锡合金焊料中的一种。
本发明还提供一种天线封装结构，所述封装结构包括：
重新布线层，所述重新布线层包括第一面以及相对的第二面；
第一金属连接柱，形成于所述重新布线层的第二面上与所述重新布线层电连接；
第一封装层，覆盖所述第一金属连接柱及所述重新布线层的第二面，且所述第一封装层的顶面显露所述第一金属连接柱；
第一天线金属层，形成于所述第一封装层上，所述第一天线金属层与所述第一金属连接柱电连接，所述第一天线金属层包括天线金属互联层及天线金属主体层；
第二金属连接柱，形成于所述天线金属互联层上；
第二封装层，覆盖所述第二金属连接柱且所述第二封装层的顶面显露所述第二金属连接柱；所述第二封装层覆盖所述天线金属互联层并显露所述天线金属主体层，以在所述天线金属主体层上方形成空腔；
第二天线金属层，形成于所述第一封装层表面，所述第二天线金属层与所述第二金属连接柱电连接，且所述第二天线金属层在所述第一封装层上的投影显露所述天线金属主体层；
金属凸块，形成于所述重新布线层的第一面上；以及
半导体芯片，接合于所述重新布线层的第一面上。
可选的，所述重新布线层的第二面上包括N层天线结构，其中N≥3。
可选的，所述半导体芯片与所述重新布线层的第一面之间还包括底部填充层，所述底部填充层包括环氧树脂层。
可选的，所述重新布线层包括介质层及金属布线层，所述介质层包括环氧树脂层、硅胶层、PI层、PBO层、BCB层、氧化硅层、磷硅玻璃层及含氟玻璃层中的一种或两种以上组合；所述金属布线层包括铜层、铝层、镍层、金层、银层及钛层中的一种或两种以上组合。
可选的，所述第一金属连接柱及第二金属连接柱包括金线、银线、铜线及铝线中的一种或组合；所述第一金属连接柱及第二金属连接柱还包括金柱、银柱、铜柱及铝柱中的一种或组合。
可选的，所述第一金属连接柱及第二金属连接柱的底部还连接有横截面积分别大于所述第一金属连接柱及第二金属连接柱的金属连接块。
可选的，所述第一封装层包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合；所述第二封装层包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合。
可选的，所述金属凸块包括锡金属凸块、银金属凸块及金锡合金金属凸块中的一种。
如上所述，本发明的天线封装结构及封装方法，可形成堆叠设置的具有多层天线结构的天线封装，具有高效率、高整合性，且在天线封装结构中通过去除封装层，以形成空腔，从而显露天线金属层，可减少天线金属层的电磁波的衰减和损耗。
附图说明
图1显示为本发明中的天线封装方法的流程示意图。
图2～图15显示为实施例一中的天线封装方法各步骤所呈现的结构示意图，其中，图15还显示为实施例二中的天线封装结构的结构示意图。
元件标号说明
101 支撑基底
102 分离层
103 重新布线层
113 介质层
123 金属布线层
104 第一天线结构
114 第一金属连接块
124 第一金属连接柱
134 第一封装层
144 天线金属互联层
154 天线金属主体层
105 第二天线结构
115 第二金属连接块
125 第二金属连接柱
135 第二封装层
145 第二天线金属层
155 空腔
106 金属凸块
107 半导体芯片
108 底部填充层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1，本实施例提供一种天线封装方法，本实施例可形成堆叠设置的具有多层天线结构的天线封装，具有高效率、高整合性，且在天线封装结构中通过去除封装层，以形成空腔，从而显露天线金属层，可减少天线金属层的电磁波的衰减和损耗。
具体的，如图2～图15，示意了本实施例中天线封装方法各步骤所呈现的结构示意图。
如图2，首先提供支撑基底101，于所述支撑基底101上形成分离层102。
作为该实施例的进一步实施例，所述支撑基底101包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种，所述分离层102包括LTHC光热转换层。
具体的，所述支撑基底101优选为玻璃基底，所述分离层102优选为LTHC光热转换层。所述玻璃基底成本较低，且容易在其表面形成所述LTHC光热转换层，且能降低后续所述LTHC光热转换层的分离工艺的难度，如基于激光对所述LTHC光热转换层进行加热，使得自所述LTHC光热转换层处进行分离。
如图3，于所述分离层102上形成重新布线层103，所述重新布线层103包括与所述分离层102相接触的第一面以及相对的第二面。
作为该实施例的进一步实施例，所述重新布线层103包括介质层113及金属布线层123，所述介质层113的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种或两种以上组合；所述金属布线层123的材料包括铜、铝、镍、金、银及钛中的一种或两种以上组合。
具体的，制作所述重新布线层103包括以下步骤：采用物理气相沉积工艺或化学气相沉积工艺于所述分离层102表面形成所述介质层113，并对所述介质层113进行刻蚀形成图形化的所述介质层113；采用物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化的所述介质层113表面形成所述金属布线层123，并对所述金属布线层123进行刻蚀形成图形化的所述金属布线层123。所述介质层113及所述金属布线层123的材料、层数及分布形貌，可根据具体需要进行选择，此处不作限制。
如图4～图13，于所述重新布线层103的第二面上形成堆叠设置的2层天线结构，包括第一天线结构104及位于第一天线结构104上的第二天线结构105。
如图4～图7，示意了形成所述第一天线结构104的各步骤的结构示意图。
如图4，于所述重新布线层103的第二面上形成第一金属连接柱124，所述第一金属连接柱124与所述重新布线层103电连接。
具体的，本实施例中，所述第一金属连接柱124的底部还可包括横截面积大于所述第一金属连接柱124的第一金属连接块114，从而增大所述第一金属连接柱124与所述金属布线层123之间的接触面积，以提高电性稳定性。
作为该实施例的进一步实施例，所述第一金属连接柱124包括金线、银线、铜线及铝线中的一种或组合；所述第一金属连接柱还可包括金柱、银柱、铜柱及铝柱中的一种或组合；形成所述第一金属连接柱124的方法包括焊线、电镀及化学镀中的一种或组合。
具体的，所述第一金属连接柱124可采用铜线，通过焊线工艺，如热压焊线工艺、超声波焊线工艺及热压超声波焊线工艺中的一种或组合制备，所述第一金属连接柱124的种类及制备方法也可根据需要进行选择，此处不作限制。
如图5～图6，采用第一封装层134覆盖所述第一金属连接柱124及所述重新布线层103的第二面，且所述第一封装层134的顶面显露所述第一金属连接柱124。
作为该实施例的进一步实施例，所述第一封装层134的材料包括聚酰亚胺、硅胶及环氧树脂中的一种或组合；形成所述第一封装层134的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种。
具体的，如图6，在形成所述第一封装层134后，可采用研磨或抛光的方法作用于所述第一封装层134的上表面，以提供平整的所述第一封装层134，提高产品质量。
如图7，于所述第一封装层134表面形成第一天线金属层，所述第一天线金属层与所述第一金属连接柱124电连接，所述第一天线金属层包括天线金属互联层144及天线金属主体层154；从而形成包括所述第一金属连接柱124、所述第一封装层134及所述第一天线金属层的所述第一天线结构104。
作为该实施例的进一步实施例，形成所述第一天线金属层的方法包括物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺中的一种。
具体的，于所述第一封装层134的上表面形成所述第一天线金属层，然后采用刻蚀工艺形成所需图形化的所述第一天线金属层，包括所述天线金属互联层144及天线金属主体层154。
如图8～图13，示意了所述第二天线结构105的各步骤的结构示意图。
如图8，于所述天线金属互联层144上形成第二金属连接柱125。
具体的，本实施例中，所述第二金属连接柱125的底部还可包括横截面积大于所述第二金属连接柱125的第二金属连接块115，从而增大所述第二金属连接柱125与所述天线金属互联层144之间的接触面积，以提高电性稳定性。所述第二金属连接柱125的种类及制备方法同所述第一金属连接柱124，此处不再赘述。
如图9～图10，采用第二封装层135覆盖所述第二金属连接柱125及所述第一天线金属层，且所述第二封装层135的顶面显露所述第二金属连接柱125。
具体的，所述第二封装层135的种类及制备方法同所述第一封装层134，此处不再赘述。如图10，在形成所述第二封装层135后，可采用研磨或抛光的方法作用于所述第二封装层135的上表面，以提供平整的所述第二封装层135，提高产品质量。
如图11，于所述第二封装层135表面形成第二天线金属层145，所述第二天线金属层145与所述第二金属连接柱125电连接，且所述第二天线金属层145在所述第一封装层134上的投影显露所述天线金属主体层154，形成所述第二天线金属层145的方法同所述第一天线金属层，此处不再赘述。所述第二天线金属层145在所述第一封装层134上的投影显露所述天线金属主体层154，以便于后续显露所述天线金属主体层154的工艺，降低工艺难度。
如图12，去除位于所述天线金属主体层154上方及两侧的所述第二封装层135，以形成将整个所述天线金属主体层154显露出的空腔155，从而形成包括所述第二金属连接柱125、所述第二封装层135及所述第二天线金属层145的所述第二天线结构105。
作为该实施例的进一步实施例，形成所述空腔155的方法包括激光法及干法刻蚀法中的一种或组合。
具体的，通过去除所述第二封装层135，形成贯穿所述第二封装层135的所述空腔155，以显露所述第一天线结构104中的部分所述第一天线金属层，即所述天线金属主体层154，从而在形成堆叠的所述第一天线结构104及所述第二天线结构105的同时，使得位于下方的所述第一天线结构104中的部分所述第一天线金属层，即所述天线金属主体层154，可直接显露，而未被所述第二封装层135所覆盖，由于空气对天线的电磁波的损耗为0，从而可减小在封装过程中，所述第一天线金属层的电磁波的衰减和损耗。
作为该实施例的进一步实施例，所述重新布线层103的第二面上可包括N层天线结构，其中N≥3，以进一步提高所述天线封装结构的集成度及整合性能。
具体的，本实施例中，所述N为2，即包括堆叠设置的所述第一天线结构104及所述第二天线结构105，在另一实施例中，所述重新布线层103的第二面上也可包括N≥3层的堆叠设置的所述天线结构，如4层、5层等，此处不作限制。
如图13，去除所述分离层102与所述支撑基底101，显露所述重新布线层103的第一面。
具体的，可基于激光对所述LTHC光热转换层进行加热，以分离所述重新布线层103及所述LTHC光热转换层。
如图14，于所述重新布线层103的第一面上形成金属凸块106。
作为该实施例的进一步实施例，所述金属凸块106的材料包括锡焊料、银焊料及金锡合金焊料中的一种。
如图15，提供半导体芯片107，将所述半导体芯片107接合于所述重新布线层103的第一面上。
具体的，所述金属凸块106及所述半导体芯片107与所述金属布线层123电连接，所述半导体芯片107的种类、数量及分布，可根据具体需要进行选择。在所述重新布线层103的第一面上结合所述金属凸块106及所述半导体芯片107的顺序，也可根据具体需要进行选择，此处不作过分限制，优选为结合所述金属凸块106在先，以降低对所述半导体芯片107的污染，提高产品质量。
作为该实施例的进一步实施例，还包括于所述半导体芯片107与所述重新布线层103的第一面之间填充底部填充层108的步骤，以提高所述半导体芯片107与所述重新布线层103的结合强度并保护所述重新布线层103及所述半导体芯片107，所述底部填充层108包括环氧树脂层。
实施例二
如图15，本实施例示意了本发明中的天线封装结构的结构示意图，所述封装结构包括：
重新布线层103，所述重新布线层103包括第一面以及相对的第二面；
第一金属连接柱124，形成于所述重新布线层103的第二面上与所述重新布线层103电连接；
第一封装层134，覆盖所述第一金属连接柱124及所述重新布线层103的第二面，且所述第一封装层134的顶面显露所述第一金属连接柱124；
第一天线金属层，形成于所述第一封装层134上，所述第一天线金属层与所述第一金属连接柱124电连接，所述第一天线金属层包括天线金属互联层144及天线金属主体层154；从而形成包括所述第一金属连接柱124、所述第一封装层134及所述第一天线金属层的第一天线结构104；
第二金属连接柱125，形成于所述天线金属互联层144上；
第二封装层135，覆盖所述第二金属连接柱125且所述第二封装层135的顶面显露所述第二金属连接柱125；所述第二封装层135覆盖所述天线金属互联层144并显露所述天线金属主体层154，以在所述天线金属主体层154上方形成空腔155；
第二天线金属层145，形成于所述第一封装层135表面，所述第二天线金属层145与所述第二金属连接柱125电连接，且所述第二天线金属层145在所述第一封装层134上的投影显露所述天线金属主体层154；从而形成包括所述第二金属连接柱125、所述第二封装层135及所述第二天线金属层145的第二天线结构105；
金属凸块106，形成于所述重新布线层103的第一面上；以及
半导体芯片107，接合于所述重新布线层103的第一面上。
本实施例可形成堆叠设置的具有多层天线结构的天线封装，具有高效率、高整合性，且在天线封装结构中通过去除封装层，以形成空腔，从而显露天线金属层，可减少天线金属层的电磁波的衰减和损耗。
作为该实施例的进一步实施例，所述重新布线层103包括介质层113及金属布线层123，所述介质层113包括环氧树脂层、硅胶层、PI层、PBO层、BCB层、氧化硅层、磷硅玻璃层及含氟玻璃层中的一种或两种以上组合；所述金属布线层123包括铜层、铝层、镍层、金层、银层及钛层中的一种或两种以上组合。
作为该实施例的进一步实施例，所述第一金属连接柱124及第二金属连接柱125包括金线、银线、铜线及铝线中的一种或组合；所述第一金属连接柱124及第二金属连接柱125还可包括金柱、银柱、铜柱及铝柱中的一种或组合。
作为该实施例的进一步实施例，所述第一金属连接柱124及第二金属连接柱125的底部还连接有横截面积分别大于所述第一金属连接柱124及第二金属连接柱125的金属连接块。
具体的，如位于所述第一金属连接柱124与所述金属布线层123之间的所述第一金属连接块114、位于所述第二金属连接柱125与所述天线金属互联层144之间的第二金属连接块115，从而增大接触面积，提高电性稳定性。
作为该实施例的进一步实施例，所述第一封装层134包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合；所述第二封装层135包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合。
作为该实施例的进一步实施例，所述重新布线层103的第二面上可包括N层天线结构，其中N≥3，以进一步提高所述天线封装结构的集成度及整合性能。
具体的，本实施例中，所述N为2，即包括堆叠设置的所述第一天线结构104及所述第二天线结构105，在另一实施例中，所述重新布线层103的第二面上也可包括N≥3层的堆叠设置的所述天线结构，如4层、5层等，此处不作限制。
作为该实施例的进一步实施例，所述金属凸块106包括锡金属凸块、银金属凸块及金锡合金金属凸块中的一种，所述金属凸块106与所述金属布线层123电连接。
作为该实施例的进一步实施例，所述半导体芯片107与所述重新布线层103的第一面之间还包括底部填充层108，所述底部填充层108包括环氧树脂层，以提高所述半导体芯片107与所述重新布线层103的结合强度并保护所述重新布线层103及所述半导体芯片107。所述半导体芯片107与所述金属布线层123电连接，所述半导体芯片107的种类、数量及分布，可根据具体需要进行选择。
综上所述，本发明的天线封装结构及封装方法，可形成堆叠设置的具有多层天线结构的天线封装，具有高效率、高整合性，且在天线封装结构中通过去除封装层，以形成空腔，从而显露天线金属层，可减少天线金属层的电磁波的衰减和损耗。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (19)

1.一种天线封装方法，其特征在于，包括以下步骤：
提供支撑基底，于所述支撑基底上形成分离层；
于所述分离层上形成重新布线层，所述重新布线层包括与所述分离层相接触的第一面及相对的第二面；
于所述重新布线层的第二面上形成第一金属连接柱，所述第一金属连接柱与所述重新布线层电连接；
采用第一封装层覆盖所述第一金属连接柱及所述重新布线层的第二面，且所述第一封装层的顶面显露所述第一金属连接柱；
于所述第一封装层表面形成第一天线金属层，所述第一天线金属层与所述第一金属连接柱电连接，所述第一天线金属层包括天线金属互联层及天线金属主体层；
于所述天线金属互联层上形成第二金属连接柱；
采用第二封装层覆盖所述第二金属连接柱及所述第一天线金属层，且所述第二封装层的顶面显露所述第二金属连接柱；
于所述第二封装层表面形成第二天线金属层，所述第二天线金属层与所述第二金属连接柱电连接，且所述第二天线金属层在所述第一封装层上的投影显露所述天线金属主体层；
去除位于所述天线金属主体层上方及两侧的所述第二封装层，以形成将整个所述天线金属主体层显露出的空腔；
去除所述分离层与所述支撑基底；
于所述重新布线层的第一面上形成金属凸块；以及
提供半导体芯片，将所述半导体芯片接合于所述重新布线层的第一面上。
2.根据权利要求1所述的天线封装方法，其特征在于：所述重新布线层的第二面上包括N层天线结构，其中N≥3。
3.根据权利要求1所述的天线封装方法，其特征在于：形成所述第一金属连接柱及第二金属连接柱的方法包括焊线、电镀及化学镀中的一种或组合。
4.根据权利要求1所述的天线封装方法，其特征在于：形成所述空腔的方法包括激光法及干法刻蚀法中的一种或组合。
5.根据权利要求1所述的天线封装方法，其特征在于：所述分离层包括LTHC光热转换层，去除所述分离层与所述支撑基底的方法包括激光加热法。
6.根据权利要求1所述的天线封装方法，其特征在于：还包括于所述半导体芯片与所述重新布线层的第一面之间填充底部填充层的步骤，所述底部填充层包括环氧树脂层。
7.根据权利要求1所述的天线封装方法，其特征在于：所述支撑基底包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。
8.根据权利要求1所述的天线封装方法，其特征在于：所述重新布线层包括介质层及金属布线层，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种或两种以上组合；所述金属布线层的材料包括铜、铝、镍、金、银及钛中的一种或两种以上组合。
9.根据权利要求1所述的天线封装方法，其特征在于：所述第一金属连接柱及第二金属连接柱包括金线、银线、铜线及铝线中的一种或组合；所述第一金属连接柱及第二金属连接柱还包括金柱、银柱、铜柱及铝柱中的一种或组合。
10.根据权利要求1所述的天线封装方法，其特征在于：所述第一封装层的材料包括聚酰亚胺、硅胶及环氧树脂中的一种或组合；所述第二封装层的材料包括聚酰亚胺、硅胶及环氧树脂中的一种或组合。
11.根据权利要求1所述的天线封装方法，其特征在于：所述金属凸块的材料包括锡焊料、银焊料及金锡合金焊料中的一种。
12.一种天线封装结构，其特征在于，所述封装结构包括：
重新布线层，所述重新布线层包括第一面以及相对的第二面；
第一金属连接柱，形成于所述重新布线层的第二面上与所述重新布线层电连接；
第一封装层，覆盖所述第一金属连接柱及所述重新布线层的第二面，且所述第一封装层的顶面显露所述第一金属连接柱；
第一天线金属层，形成于所述第一封装层上，所述第一天线金属层与所述第一金属连接柱电连接，所述第一天线金属层包括天线金属互联层及天线金属主体层；
第二金属连接柱，形成于所述天线金属互联层上；
第二封装层，覆盖所述第二金属连接柱且所述第二封装层的顶面显露所述第二金属连接柱；所述第二封装层覆盖所述天线金属互联层并显露所述天线金属主体层，以在所述天线金属主体层上方形成空腔；
第二天线金属层，形成于所述第一封装层表面，所述第二天线金属层与所述第二金属连接柱电连接，且所述第二天线金属层在所述第一封装层上的投影显露所述天线金属主体层；
金属凸块，形成于所述重新布线层的第一面上；以及
半导体芯片，接合于所述重新布线层的第一面上。
13.根据权利要求12所述的天线封装结构，其特征在于：所述重新布线层的第二面上包括N层天线结构，其中N≥3。
14.根据权利要求12所述的天线封装结构，其特征在于：所述半导体芯片与所述重新布线层的第一面之间还包括底部填充层，所述底部填充层包括环氧树脂层。
15.根据权利要求12所述的天线封装结构，其特征在于：所述重新布线层包括介质层及金属布线层，所述介质层包括环氧树脂层、硅胶层、PI层、PBO层、BCB层、氧化硅层、磷硅玻璃层及含氟玻璃层中的一种或两种以上组合；所述金属布线层包括铜层、铝层、镍层、金层、银层及钛层中的一种或两种以上组合。
16.根据权利要求12所述的天线封装结构，其特征在于：所述第一金属连接柱及第二金属连接柱包括金线、银线、铜线及铝线中的一种或组合；所述第一金属连接柱及第二金属连接柱还包括金柱、银柱、铜柱及铝柱中的一种或组合。
17.根据权利要求12所述的天线封装结构，其特征在于：所述第一金属连接柱及第二金属连接柱的底部还连接有横截面积分别大于所述第一金属连接柱及第二金属连接柱的金属连接块。
18.根据权利要求12所述的天线封装结构，其特征在于：所述第一封装层包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合；所述第二封装层包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合。
19.根据权利要求12所述的天线封装结构，其特征在于：所述金属凸块包括锡金属凸块、银金属凸块及金锡合金金属凸块中的一种。
CN201811464608.4A 2018-12-03 2018-12-03 天线封装结构及封装方法 Pending CN111261529A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811464608.4A CN111261529A (zh) 2018-12-03 2018-12-03 天线封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811464608.4A CN111261529A (zh) 2018-12-03 2018-12-03 天线封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN111261529A true CN111261529A (zh) 2020-06-09

Family

ID=70950498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811464608.4A Pending CN111261529A (zh) 2018-12-03 2018-12-03 天线封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN111261529A (zh)

Similar Documents

Publication Publication Date Title
CN108417982B (zh) 天线的封装结构及封装方法
US11437707B2 (en) Antenna feeder package structure and packaging method
CN112802820B (zh) 基于硅铝合金垂直互连封装基板和lcp重布线的三维封装结构及制备方法
CN111370387A (zh) 扇出型系统级封装结构及其制作方法
US11302658B2 (en) Fan-out antenna package structure and packaging method
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
CN110957284A (zh) 芯片的三维封装结构及其封装方法
US11289435B2 (en) Fan-out antenna packaging structure and packaging method
CN212084995U (zh) 晶圆级封装结构
CN209880606U (zh) 双极化封装天线
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN209804651U (zh) 半导体封装结构
CN114188226A (zh) 扇出型封装结构及封装方法
CN212303700U (zh) Led芯片系统级封装结构
CN115566014A (zh) 集成电路封装结构及制备方法
CN211480019U (zh) 扇出型系统级封装结构
CN209843707U (zh) 扇出型指纹识别芯片的封装结构
CN114267662A (zh) 一种基于硅基的砷化镓射频芯片封装结构及其制备方法
CN111261529A (zh) 天线封装结构及封装方法
CN114188225A (zh) 扇出型封装结构及封装方法
CN110854107A (zh) 扇出型天线封装结构及封装方法
CN114188227A (zh) 扇出型封装结构及封装方法
CN112259954A (zh) 封装天线模组及其制备方法
CN112289766A (zh) 封装天线模组及其制备方法
CN111261528A (zh) 天线封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information