CN112789736A - 具有扩大的有源区的构件及其制造方法 - Google Patents

具有扩大的有源区的构件及其制造方法 Download PDF

Info

Publication number
CN112789736A
CN112789736A CN201980065456.7A CN201980065456A CN112789736A CN 112789736 A CN112789736 A CN 112789736A CN 201980065456 A CN201980065456 A CN 201980065456A CN 112789736 A CN112789736 A CN 112789736A
Authority
CN
China
Prior art keywords
distribution
opening
layer
semiconductor body
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980065456.7A
Other languages
English (en)
Inventor
L.霍佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN112789736A publication Critical patent/CN112789736A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

在此提供一种构件(10)，其具有半导体本体(2)、第一电极(3)和第二电极(4)，其中，半导体本体具有第一半导体层(21)、第二半导体层(22)和位于其之间的有源区(23)。第一电极设置为与第一半导体层电接触并且具有第一分布接片(30)，第一分布接片用于在第一半导体层中的均匀的电流分布。第二电极设置为与第二半导体层电接触并且具有第二分布接片(40)，第二分布接片用于在第二半导体层中的均匀的电流分布。第一和第二分布接片局部地相叠地布置在半导体本体的同一侧，其中，第一和第二分布接片在俯视图中局部地重叠并且仅在部分位置覆盖半导体本体。此外，第一分布接片在部分位置延伸穿过第二半导体层和有源区到达第一半导体层，其中，有源区在半导体本体与第一分布接片的重叠区域中仅在部分位置被去除。

Description

具有扩大的有源区的构件及其制造方法
在此提供一种构件，尤其是诸如发光二极管半导体芯片之类的光电子半导体芯片。此外提出一种用于制造构件、尤其在此描述的构件的方法。
为了构件、尤其发射辐射的构件的有效率的运行，希望在构件的半导体本体内的均匀的电流分布。为此可以使用金属的电流分布接片，尤其与透明的导电层结合使用。但这可能导致吸收损失，从而构件的效率降低。如果多个电流分布接片从半导体本体的同一侧与不同的半导体层导电地连接，则去除了布置在半导体层之间的有源区的多个部分，这进一步降低了构件的效率。
本发明要解决的技术问题是，提供一种具有提高的效率和低的吸收损失的构件、尤其发射辐射的半导体芯片。另外的技术问题是提供一种可靠且有成本效率的用于制造一个或多个高效的构件(或称为器件或者元器件)、尤其此处描述的构件的方法。
这些技术问题通过根据独立权利要求的构件以及通过关于独立权利要求描述的方法来解决。所述构件或所述方法的进一步设计是其它权利要求的技术方案。
在此提供一种构件、尤其发射辐射的半导体芯片，该构件包括半导体本体。半导体本体具有有源区，该有源区尤其设置用于产生优选在紫外、可见或红外的光谱范围内的电磁辐射。有源区尤其布置在第一半导体层和第二半导体层之间，其中，第一半导体层和第二半导体层尤其在传导类型方面彼此不同。例如，有源区位于半导体本体的pn结或者说过渡区中。半导体本体尤其具有二极管结构。第一半导体层、第二半导体层和/或有源区可以构造为一层或多层。
根据构件的至少一种实施方式，该构件具有第一电极和第二电极。第一电极设置为例如与第一半导体层电接触。第二电极设置为例如与第二半导体层电接触。尤其地，第一电极和第二电极布置在半导体本体的同一侧。例如，第一电极在构件的露出的表面上具有可从外部接近的第一连接盘(Anschlusspad)。第二电极可以在构件的同一露出的表面上具有可从外部接近的第二连接盘。通过第一连接盘和第二连接盘，构件可以是能与外部电接触的，也就是说，可以将构件与外部的电压源导电地连接。
根据构件的至少一种实施方式，第一电极具有第一分布接片(Verteilungssteg)、例如第一电流分布接片。第一分布接片例如与第一连接盘导电地连接。例如，第一分布接片局部地与第一连接盘间接或直接地电接触。第一分布接片可以局部地与第一半导体层直接电接触。尤其地，第一分布接片在多个位置与第一半导体层电接触、例如直接电接触。第一分布接片优选设置用于载流子的横向分布，这些载流子在构件的运行中尤其通过第一连接盘被注入半导体本体中。因此，第一分布接片设置用于第一半导体层中的均匀的电流分布。
第一电极可以具有多个这样的第一分布接片。这些第一分布接片例如构成尤其连续的第一分布结构，例如形式为接触指结构或接触框结构。在半导体本体的俯视图中，第一分布接片、尤其所有的第一分布接片或者整个第一分布结构或整个第一电极优选仅部分地覆盖半导体本体。
根据构件的至少一种实施方式，半导体本体具有至少一个开口，该开口沿垂直方向延伸穿过第二半导体层和有源区到达第一半导体层。尤其地，开口延伸到第一半导体层中。半导体本体可以具有多个这样的开口，这些开口尤其彼此孤立地布置并且因此横向彼此间隔。
垂直方向应理解为相对于有源区的主延伸面尤其垂直的方向。横向方向应理解为相对于有源区的主延伸面尤其平行延伸的方向。垂直方向和横向方向彼此大致正交。
一个第一分布接片或多个第一分布接片可以局部地布置在一个或多个开口内并且局部地布置在一个或多个开口外。在一个或多个开口内，第一分布接片可以局部地直接邻接第一半导体层或者说与第一半导体层直接交界。第一分布接片可以部分或完全覆盖开口的侧壁。
在开口内，第一分布接片构造有第一电极的金属化通孔，其中，该金属化通孔沿着横向方向延伸穿过第二半导体层和有源区进入第一半导体层中。为了使第一分布接片在开口内与第二半导体层和有源区电绝缘，绝缘层或绝缘层的至少一个局部区域可以沿横向方向布置在半导体本体和第一分布接片或金属化通孔之间。
在开口外，第一分布接片在俯视图中可以侧向突伸超出开口。尤其地，第一分布接片设计为连续的或一体式。在开口外，绝缘层可以具有主区域，该主区域局部地沿垂直方向布置在第一分布接片和半导体本体之间。绝缘层的在开口内的局部区域和绝缘层的主区域尤其直接地彼此邻接。该局部区域和主区域可以由相同的材料或不同的材料构成。在半导体本体的俯视图中，第一分布接片可以与多个开口重叠。在相应的开口内，第一分布接片与第一半导体层电接触、尤其直接电接触。
根据构件的至少一种实施方式，第二电极具有第二分布接片、例如第二电流分布接片。第二分布接片尤其与第二连接盘导电地连接。例如，第二分布接片局部地与第二连接盘直接电接触。尤其地，第二分布接片通过第二电极的连接层和接触层与第二半导体层导电地连接。连接层和/或接触层可以由辐射可透过的导电材料构成，例如由透明的导电的氧化物、例如ITO构成。
第二分布接片可以直接或间接邻接接触层。连接层可以直接或间接邻接第二半导体层。绝缘层可以沿垂直方向局部地布置在接触层和连接层之间，该绝缘层局部地延伸到半导体本体的开口中并且因此覆盖开口的侧壁。绝缘层可以具有多个通孔，连接层通过这些通孔与接触层导电地连接。
第二电极可以具有多个在此描述的第二分布接片。这些第二分布接片例如构成尤其连续的第二分布结构，例如形式为接触指结构或接触框结构。在半导体本体的俯视图中，这些第二分布接片、例如构成第二分布结构的所有第二分布接片仅部分地覆盖半导体本体。尤其地，第二分布接片设置用于在接触层、连接层内并且因此在第二半导体层内的均匀的电流分布。这些第二分布接片可以视作导电的印制线路，这些印制线路分布在连接层和/或接触层上并且尤其设置用于在接触层内的均匀的横向电流分布。第一分布接片也可以视作导电的印制线路，这些印制线路在多个位置与第一半导体层电接触。
优选地，一个第二分布接片或多个第二分布接片由这样的材料构成，该材料的电阻小于连接层和/或接触层的材料的电阻。在此意义上，一个第二分布接片或多个第二分布接片设置用于载流子的横向分布，这些载流子在构件的运行中尤其通过第二连接盘被注入半导体本体中。具有多个第二分布接片、第二连接盘、连接层和/或接触层的第二电极在俯视图中可以完全覆盖或几乎完全覆盖半导体本体，例如覆盖半导体本体的主面或第二半导体层的表面的直至80％、90％、95％或99％。
根据该构件的至少一种实施方式，第一分布接片和第二分布接片至少局部相叠地布置在半导体本体的同一侧，其中，第一分布接片和第二分布接片在半导体本体的俯视图中重叠。第一分布接片和第二分布接片尤其在其一个重叠区域中或多个重叠区域中位于构件的不同的垂直平面(vertikalen Ebenen)上。在俯视图中，第一分布接片沿垂直方向大致布置在半导体本体和第二分布接片之间。第一分布接片和第二分布接片可以分别由辐射不可透过的材料构成，例如由金属、尤其相同的金属构成。
在该构件的至少一种实施方式中，该构件具有半导体本体、第一电极和第二电极，其中，半导体本体具有第一半导体层、第二半导体层和位于第一和第二半导体层之间的有源区。第一电极设置为与第一半导体层电接触并且具有第一分布接片，该第一分布接片用于在第一半导体层中的均匀的电流分布。第二电极设置为与第二半导体层电接触并且具有第二分布接片，该第二分布接片用于在第二半导体层中的均匀的电流分布。第一分布接片和第二分布接片至少局部相叠地布置在半导体本体的同一侧，其中，第一和第二分布接片在俯视图中重叠并且仅在部分位置覆盖半导体本体。优选地，第一分布接片在部分位置延伸穿过第二半导体层和有源区到达第一半导体层，其中，有源区在半导体本体与第一分布接片的重叠区域中仅在部分位置被去除。
根据该构件的至少一种实施方式，该构件具有衬底，所述半导体本体优选在该衬底上生长。第一电极和第二电极尤其相叠地布置在半导体本体的背离衬底的同一主面上。例如，衬底是生长衬底，半导体本体在该生长衬底上外延生长。尤其地，衬底是蓝宝石衬底。
根据该构件的至少一种实施方式，该构件具有背离衬底的前侧，该前侧尤其设计为构件的辐射出射面。第一电极和/或第二电极构造在构件的前侧上。构件可以具有多个辐射出射面。例如，该构件设计为体积发射器。在体积发射器中，在构件的运行中产生的电磁辐射不仅可以通过构件的前侧而且可以尤其通过构件的侧面和/或通过构件的背侧从构件耦合输出。尤其地，在构件的运行中产生的电磁辐射可以沿所有的空间方向从构件耦合输出。构件的背侧可以由衬底的表面形成。衬底可以设计为在构件的运行中产生的电磁辐射可透过。
根据构件的至少一种实施方式，半导体本体具有至少一个开口，该开口延伸穿过第二半导体层和有源区并且延伸到半导体层中。尤其地，第一分布接片在开口内构造有第一电极的金属化通孔。开口的侧壁可以被绝缘层的局部区域覆盖。优选地，金属化通孔与半导体本体之间的横向距离刚好由绝缘层的该局部区域的单倍的层厚度给定。
根据构件的至少一种实施方式，开口的侧壁与有源区的主延伸平面形成90°±30°的角度、例如90°±20°、90°±10°或90°±5°的角度。开口具有横截面，随着距开口的底面的垂直距离增加，该横截面尤其增大。开口的底面可以是第一半导体层的在开口中露出的表面。
根据该构件的至少一种实施方式，第一分布接片和第二分布接片在俯视图中既在开口内又在开口外重叠。在半导体本体的俯视图中，第二分布接片可以至少部分地覆盖半导体本体的一个或多个开口。第二分布接片可以局部地延伸到一个开口中或多个开口中。第二分布接片可以局部地布置在开口外并且局部地布置在开口内。
根据构件的至少一种实施方式，第一分布接片设计为反射辐射的、尤其反射在构件的运行中产生的辐射。第一分布接片沿垂直方向尤其从开口的底面经由侧壁延伸到绝缘层的主区域的背离半导体本体的表面上。在半导体本体的俯视图中，第一分布接片可以侧向突伸超出开口。
半导体本体可以具有多个在此描述的开口，这些开口例如具有构造在其中的金属化通孔、构造在其中的绝缘层和/或布置在其中的第一和/或第二分布接片。
根据构件的至少一种实施方式，所述半导体本体具有多个横向间隔的开口，这些开口分别延伸穿过第二半导体层和有源区到达第一半导体层，其中，第一分布接片和/或第二分布接片连续地构造并且局部地布置在开口内并且局部地布置在开口外。在开口内尤其不存在有源区。例如，在构造开口时，在开口的区域中去除有源区，以便露出第一半导体层。在开口之间的横向的中间区域中仍存在有源区。即使存在一个或多个开口，半导体本体的整个有源区也可以设计为连续的。换言之，有源区可以不包含在空间上与有源区的其余部分切断并且因此孤立的局部区域。
如果第一分布接片或第二分布接片局部地布置在开口内并且局部地布置在开口外，则第一或第二分布接片可以具有与半导体本体的这样的重叠区域，在这些重叠区域中，有源区仅在部分位置被去除、不被去除或被完全去除。尤其地，有源区仅在与半导体本体的开口的重叠区域中被去除。在开口外的重叠区域中，半导体本体可以仍设计用于产生电磁辐射。与第一分布接片和/或第二分布接片在覆盖面相同的情况下仅或几乎仅布置在半导体本体的开口内并且有源区的较大份额被去除的情况相比，在分布接片局部地构造在开口内并且局部地构造在开口外的情况下，构件的效率提高，因为该构件具有更大的有源区。
根据该构件的至少一种实施方式，在俯视图中，第一分布接片具有在开口外的外部的长度份额和在开口内的内部的长度份额。外部的长度份额可以大于内部的长度份额，反之，内部的长度份额也可以大于外部的长度份额。例如，内部的长度份额和外部长度份额之比在0.05至20之间(包括端点值)、0.1至10之间(包括端点值)、例如0.2至8之间(包括端点值)或0.25至4之间(包括端点值)。在俯视图中，构件可以具有所有的第一分布接片的外部的总长度份额和内部的总长度份额，其中，内部的总长度份额和外部的总长度份额之比可以在0.05至20之间(包括端点值)、0.1至10之间(包括端点值)、例如0.2至8之间(包括端点值)或0.25至4之间(包括端点值)。外部的总长度份额可以大于内部的总长度份额，反之，内部的总长度份额也可以大于外部的总长度份额。
根据该构件的至少一种实施方式，第一电极具有可自由接近的第一连接盘，第一连接盘与第一分布接片导电地连接。第二电极具有可自由接近的第二连接盘，第二连接盘与第二分布接片导电地连接。第一连接盘和第二连接盘尤其位于半导体本体上，并且在俯视图中具有与半导体本体的重叠区域。优选地，有源区在半导体本体与第一和/或第二连接盘的重叠区域中至少部分地未被去除。换言之，有源区在半导体本体与第一和/或第二连接盘之间的重叠区域中完全或部分地存在。
第一连接盘和第二连接盘在俯视图中尤其无重叠。在半导体本体的俯视图中，第一连接盘和/或第二连接盘可以完全构造在半导体本体的开口外、例如开口的旁边。在该情况下，第一和/或第二连接盘不与半导体本体中的开口重叠。
此外，在俯视图中，第一连接盘或第二连接盘可以至少部分地覆盖开口和/或第一分布接片。通常，连接盘由金属构成并且因此是辐射不可透过的。如果第一连接盘或第二连接盘覆盖半导体本体的其中有源区被去除的开口或者覆盖关于传导性优选由金属构成并且因此是辐射不可透过的第一分布接片，则构件的遮暗面
Figure BDA0003005131740000061
可以总体上减小。备选地，第一连接盘和/或第二连接盘可以布置在半导体本体的相应的开口内。在该情况下，半导体本体具有与第一连接盘和/或第二连接盘的重叠区域，在这些重叠区域中，有源区被部分或完全去除。
根据该构件的至少一种实施方式，第一电极具有多个带状的第一分布接片。这些分布接片尤其由金属构成。在俯视图中，这些第一分布接片覆盖半导体本体的横向的主面的优选最多15％、10％、5％或最多3％，例如在1％至10％之间(包括端点值)或者在1％至5％之间(包括端点值)。第二电极可以具有多个带状的第二分布接片，这些第二分布接片尤其由金属构成。第一分布接片和第二分布接片可以由相同的金属或不同的金属构成。在俯视图中，这些第二分布接片尤其覆盖半导体本体的横向的主面的最多15％、10％、5％或最多3％，例如在1％至10％之间(包括端点值)或者在1％至5％之间(包括端点值)。在俯视图中，这些第一分布接片和第二分布接片可以覆盖半导体本体的横向的主面的最多25％、20％、15％、10％或最多5％，例如在1％至15％之间(包括端点值)、在1％至10％之间(包括端点值)或者在1％至5％之间(包括端点值)。
当分布接片在半导体本体的俯视图中具有纵向的长度和横向的宽度时，该分布接片具有带状的设计，其中，该长度与该宽度的比例如为至少3、5、10或至少20。例如，分布接片的长度与宽度之比在3至300之间(包括端点值)、在3至200之间(包括端点值)、在3至100之间(包括端点值)或者在3至50之间(包括端点值)。
多个分布接片、尤其带状的分布接片可以直接彼此邻接并且构成共同的分布结构，该分布结构可以设计为框形、分支的、指状结构或者可以具有其它不同的形状。由多个分布接片构成的共同的分布结构例如与所属的连接盘导电地连接并且可以设计为连续的或一体式。
根据构件的至少一种实施方式，多个第一分布接片、尤其所有第一分布接片构成第一分布结构。多个第二分布接片、尤其所有第二分布接片构成第二分布结构。第二分布结构至少在部分位置布置在第一分布结构上或第一分布结构上方。第一分布结构沿垂直方向大致布置在第二分布结构和半导体本体之间。
在半导体本体的俯视图中，第一分布结构和第二分布结构至少在部分位置重叠。第一分布结构和第二分布结构重叠的区域既设置用于在与第一半导体层接触时的横向的电流分布又用于在与第二半导体层接触时的横向的电流分布。例如，在半导体本体的俯视图中，第一分布结构的至少10％、30％、50％、70％或至少90％位于第二分布结构内，反之，第二分布结构的至少10％、30％、50％、70％或至少90％位于第一分布结构内。与在俯视图中第一分布结构和第二分布结构无重叠地并排布置的构件相比，有源区的被分布接片覆盖的面可以被减小。
根据该构件的至少一种实施方式，第二电极具有辐射不可透过的多个带状的第二分布接片、辐射不可透过的连接盘、辐射可透过的连接层和辐射可透过的接触层。在俯视图中，整个第二电极可以完全覆盖有源区或半导体本体。
连接层和接触层优选由透明的导电材料构成。第二分布接片例如通过接触层与连接层导电地连接。连接层尤其直接邻接第二半导体层。在俯视图中，连接层和/或接触层可以完全或几乎完全覆盖半导体本体或有源区，例如覆盖半导体本体的主面或有源区的直至70％、80％、90％、95％或99％。
根据该构件的至少一种实施方式，该构件设计为发射辐射的半导体芯片。有源区在构件运行中设置用于产生电磁辐射。第一电极设计为对产生的辐射不可透过并且在俯视图中尤其仅部分地覆盖有源区。第二电极局部地设计为对产生的辐射不可透过并且局部地设计为对产生的辐射可透过。在俯视图中，整个第二电极可以完全覆盖有源区。第一电极可以具有辐射不可透过的多个带状的第一分布接片和辐射不可透过的连接盘，其中，第一电极在俯视图中仅部分地覆盖有源区和/或半导体本体。
在此提供一种用于制造构件方法，该构件的半导体本体具有一个或多个开口，以便与半导体本体的第一半导体层电接触，其中，绝缘层局部地构造在开口内并且局部地构造在开口外。在此描述的方法特别适合于在此描述的构件的制造。因此，关于所述构件描述的特征也可以用于所述方法，反之，关于所述方法描述的特征也可以用于所述构件。
根据该方法的至少一种实施方式，在第一光层(Fotoebene)中的有源区在半导体本体的为第一和/或第二分布接片设置的全部区域中不被去除。为了露出用于第一半导体层的电接触的连接面、尤其n侧的连接面，构造多个横向间隔的开口，这些开口尤其穿过第二半导体层和有源区到达第一半导体层。这尤其通过所谓的台面蚀刻
Figure BDA0003005131740000081
实现。
对开口或台面沟槽的底面和侧壁以及在那里露出的有源区的钝化通过构造绝缘层尤其在无需单独的光技术的情况下实施。由此，沿横向方向在构造在开口中的金属化通孔与半导体本体之间或者在金属化通孔与涉及的开口的侧壁之间不产生另外的面储备
Figure BDA0003005131740000091
在该方法的至少一种实施方式中，绝缘层在俯视图中由在开口外的主区域和至少部分地或仅在开口内的局部区域构成。尤其地，该主区域例如在开口的一个边缘或多个边缘处直接邻接该局部区域。优选地，在构造该局部区域之前在单独的方法步骤中构造该主区域。主区域和局部区域可以由相同的材料、例如SiO2构成，或者由不同的材料构成。
根据该方法的至少一种实施方式，在构造所述开口之前，通过将第一钝化层尤其施加到第二电极的辐射可透过的导电的连接层上来构造所述主区域。在所述开口形成之后，可以通过将第二钝化层施加到该开口的表面上来构造所述局部区域，其中，第二钝化层相对于开口的侧壁和底面正形投影地延伸。
第二钝化层可以最初完全覆盖开口的底面和/或侧壁。为了露出开口的底面，在部分位置将第二钝化层去除，其中，在开口的侧壁上的剩余的第二钝化层尤其构成绝缘层的在开口内的局部区域。特别优选地，通过各向异性的和/或无掩模的蚀刻过程在部分位置去除第二钝化层，以便使开口的底面露出。第一和/或第二钝化层的构造或绝缘层的主区域和/或局部区域的构造可以在不使用光技术的情况下并且尤其在没有额外的光层的情况下进行。
在构造绝缘层之前，可以将尤其由透明的导电材料构成的连接层面状地施加到第二半导体层上。连接层尤其用于与第二半导体层电接触，例如用于p侧的电接触。连接层具有垂直的层厚度，该层厚度可以是几纳米、例如大约10nm或20nm、例如在3nm至30nm之间(包括端点值)。将连接层施加到第二半导体层上可以在尤其用于制造开口的台面蚀刻之前进行。
在例如通过第一钝化层钝化和台面蚀刻之后、并且尤其在通过第二钝化层再次钝化之后，可以如此有针对性地实施蚀刻过程、尤其无掩模的蚀刻过程，使得第一半导体层的设置用于电接触的接触面、尤其开口的底面重新没有绝缘层、尤其没有第二钝化层，而开口的侧壁仍例如被第二钝化层覆盖或封装，并且连接层仍被第一钝化层和必要时额外地被第二钝化层覆盖或封装。
绝缘层的在开口内的由剩余的第二钝化层构成的局部区域尤其用作在半导体主体和金属化通孔之间的所谓的横向“间隔区”。在开口内，绝缘层的整个局部区域相对于被该局部区域覆盖的侧壁或相对于开口的侧壁尤其平行地延伸。在开口外，第二钝化层可以被完全去除。构成绝缘层的在开口外的主区域的第一钝化层可以部分地用作为了构造间隔区进行的蚀刻过程的牺牲层。
第一和/或第二分布接片可以局部地构造在开口内并且局部地构造在开口外，其中，有源区仅在开口内被去除。在开口外，该构件可以具有半导体本体与分布接片的重叠区域，在这些重叠区域中存在有源区，也就是说，有源区在这些重叠区域中未被去除。由此，总体上得到设置用于产生电磁辐射的更多的有源面，尤其与分布接片、尤其第一分布接片仅或主要布置在半导体本体中的大的或宽的开口内的情况相比更多的有源面。
尤其地，一个第一分布接片或多个第一分布接片位于构件的不同的垂直平面上：例如在横向平面上直接位于开口的一个或多个底面上；位于开口的侧壁上；以及在高于连接层的横向平面上例如直接位于绝缘层的背离半导体本体的表面上。在这种情况下，一个第一分布接片或多个第一分布接片可以包覆开口的边缘。由于绝缘层和/或分布接片在开口的边缘处的包覆和自定向，在开口的侧壁和第一分布接片的设计为金属化通孔的局部区域之间实际上没有额外的面储备，额外的面储备会不必要地扩大开口。由此，该构件有效地具有用于产生电磁辐射的更多的有源面。
根据该方法的至少一种实施方式，在半导体本体的俯视图中，在开口的旁边构造第一连接盘和/或第二连接盘。这样的连接盘尤其可自由接近并且设置用于构件与外部的电压源之间的电接触。这些连接盘可以分别具有大约80微米的直径，例如在50微米至150微米之间(包括端点值)。尤其地，有源区在与连接盘的重叠区域中不被去除并且可以仍被通电以产生光，从而提高了构件的内部的量子效率。此外，将这样的连接盘尤其安装在开口外不需要额外的掩模层。
根据该方法的至少一种实施方式，将一个第一分布接片或多个第一分布接片构造在开口内和开口外。在开口内，第一分布接片可以模仿开口的轮廓并且在这种情况下尤其沿垂直方向不能完全填充开口。换言之，第一分布接片与开口的底面和侧壁正形投影地延伸。第一分布接片的位于开口中的局部区域构成第一电极的金属化通孔。该金属化通孔尤其直接邻接第一半导体层。金属化通孔与半导体本体之间的横向距离尤其刚好由绝缘层的在开口内的局部区域的单倍的层厚度给定，即由所述间隔区的单倍的横向层厚度给定。
所述构件或所述方法的另外的实施方式和扩展设计由以下结合图1A至图3E和图4A至图4E阐述的实施例得出。在附图中：
图1A、图1B、图1C和图1D示意性地示出构件的对照例的俯视图或垂直剖面图；
图2A示意性地示出构件的实施例；
图2B、图2C、图2D和图2E示意性地示出构件的实施例的不同区段各自的垂直剖面图；
图3A示意性地示出构件的另外的实施例的俯视图；
图3B和图3C示意性地示出构件的另外的实施例的不同区段各自的垂直剖面图；
图3D和图3E示意性地示出构件的另外的实施例的俯视图；和
图4A至图4E示意性地示出用于制造一个或多个构件的若干方法步骤。
在附图中，相同、相似或作用相同的元件配设有相同的附图标记。这些图分别是示意图并且因此不一定按比例绘制。而是为了清楚起见，相对较小的元件和尤其层厚度可以过大地示出。
图1A在构件10的半导体本体2的俯视图中示出了该构件的对照例。图1B、图1C和图1D示出构件10的多个区段各自的沿着在图1A中示出的剖切平面NP、NN’和PP’剖切得到的垂直剖面图。
半导体本体2布置在衬底1上并且可以具有第一半导体层21、第二半导体层22和有源区23，其中，有源区23沿垂直方向布置在第一半导体层21和第二半导体层22之间。第一半导体层21沿垂直方向布置在衬底1和有源区23之间。尤其地，第一半导体层21设计为n型传导的。第二半导体层22可以设计为p型传导的。例如，衬底1是生长衬底，半导体本体在该生长衬底上外延生长。
半导体本体2可以由III/V族或II/VI族化合物半导体材料构成。III/V族化合物半导体材料具有来自第三主族的元素和来自第五主族的元素。II/VI化合物半导体材料具有来自第二主族的元素和来自第六主族的元素。尤其地，半导体本体2基于GaN并且在蓝宝石衬底1上生长。
半导体本体2具有背离衬底1的前侧的主面2V和面朝衬底1的背侧的主面2R。尤其地，背侧的主面2R由第一半导体层21的与衬底1的前侧1V大致直接邻接的表面形成。衬底1具有背离前侧1V的背侧1R，该背侧尤其构成构件10的背侧10R。构件具有背离背侧10R的前侧10V。尤其地，前侧10V和背侧10R沿垂直方向限定构件10的边界。在构件10的运行中，产生的辐射可以在前侧10V处从构件10耦合输出。如果衬底1设计为辐射可透过的，则电磁辐射可以在背侧10R处从构件10耦合输出。前侧10V和/或背侧10R可以设计为构件10的辐射出射面。
半导体本体2具有开口20，该开口至少局部地从前侧的主面2V延伸穿过第二半导体层22和有源区23进入第一半导体层21中。在开口20内，有源区23被去除、尤其完全去除(图1B)。在俯视图中，开口20可以构造为连续的并且大致呈框形(图1A)。尤其地，开口20设置用于容纳构件10的第一电极3和/或第二电极4。
在开口20内，第一电极3和第二电极4沿着垂直方向尤其相叠地布置。为了电绝缘，可以沿垂直方向局部地在第一电极3和第二电极4之间布置绝缘层5、尤其该绝缘层的主区域50。绝缘层5有利地由电绝缘材料、例如氧化硅、例如SiO2构成。第一电极3可以设置为与第一半导体层21电接触。尤其地，第二电极4设置为与第二半导体层22电接触。
第一电极3可以具有至少一个第一分布接片30，该第一分布接片与第一电极3的连接盘3P导电地连接。第一连接盘3P大约位于开口20的具有增大的直径的区域中。第一分布接片30与第一半导体层21电接触、尤其直接电接触。第一电极3可以具有多个这样的第一分布接片30。一个第一分布接片30或多个第一分布接片30尤其用于电接触和第一半导体层21内的横向电流扩展。
第二电极4可以具有至少一个第二分布接片40，该第二分布接片与第二电极4的连接盘4P、尤其直接地与连接盘4P导电地连接。第二连接盘4P大约位于开口20的具有增大的直径的另一区域中。换言之，连接盘3P或4P位于开口的这样的区域中，该区域与第一和/或第二分布接片30和/或40所布置的区域相比具有增大的直径或者具有增大的局部延伸量。通过分配给构件10的不同的电极性的连接盘3P和4P可以将构件10与外部电接触。连接盘3P和4P优选可从外部接近。连接盘3P和4P可以分别设计为焊盘面、例如引线焊接面。
第二分布接片40例如通过连接层41和接触层42与第二半导体层22导电地连接(参见图1B和图1D)。第二分布接片40可以局部地与接触层42直接电接触。绝缘层5局部地沿垂直方向布置在接触层42和连接层41之间，其中，接触层42通过一个金属化过孔(Durchkontakt)4T或者多个金属化过孔4T与连接层41导电地连接。所述一个金属化过孔4T或多个金属化过孔4T延伸穿过绝缘层5的主区域50。尤其地，这些金属化过孔4T关于其密度和横截面设置为，使得可以实现电流从接触层42均匀地注入连接层41。接触层42和连接层41因此用作第二电极4的电流扩展层，其中，一个第二分布接片40或多个第二分布接片40设置用于在接触层42内的横向电流扩展。
第二电极4可以具有多个这样的第二分布接片40。一个第二分布接片40或多个第二分布接片40尤其用于电接触和在接触层42、连接层41内和因此在尤其直接邻接连接层41的第二半导体层22内的横向电流扩展。
接触层42和/或连接层41可以由具有比第二分布接片40的材料更低的导电率的材料构成，例如由辐射可透过的且导电的材料构成。在俯视图中，接触层42和/或连接层41可以比所述一个第二分布接片40或全部分布接片40覆盖半导体本体2或第二半导体层22的主面2V的更大份额。
根据图1A、图1B、图1C和图1D所示的对照例，第一连接盘3P、第二连接盘4P、所述一个第一分布接片30、所述一个第二分布接片40和/或多个分布接片30和40至少部分地或仅位于开口20内。因此，开口20应当设计得足够大和足够宽以便容纳第一连接盘3P、第二连接盘4P、所述一个第一分布接片30、所述一个第二分布接片40和/或多个分布接片30和40。然而这导致失去了构件10的有源面的较大份额，因为有源区23不再存在于开口20中。
在图1B中，在开口20的区域中更详细地示出了具有第一分布接片30的第一电极3、具有第二分布接片40的第二电极4和绝缘层5。
在俯视图中，一个第一分布接片30或多个第一分布接片30尤其仅布置在开口20内并且因此仅具有内部的局部区域30I，该内部的局部区域尤其设计为第一电极的连接层31。连接层31或第一分布接片30尤其到处都直接邻接第一半导体层21。在俯视图中，一个第二分布接片40或多个第二分布接片40可以仅布置在开口20内。因此，第一分布接片30和第二分布接片40相叠地布置并且具有重叠区域。
绝缘层5在开口20外具有主区域50，该主区域尤其布置在连接层41和接触层42之间。绝缘层5在开口20内具有第一局部区域51、第二局部区域52和第三局部区域53。第一局部区域51尤其完全覆盖开口20的侧壁20W。第三局部区域53布置在第一分布接片30和第二分布接片40之间并且设置用于使第一分布接片30与第二分布接片40电绝缘。第二局部区域52沿着横向方向在第一局部区域51和第三局部区域53之间延伸。半导体本体2与第一分布接片30和/或第二分布接片40之间的横向距离30D尤其为绝缘层5的单倍的层厚度5D的多倍。由于存在第二局部区域52，有源区23在该区域中被去除。因此希望绝缘层5的第二局部区域52保持尽可能小。
图1C中所示的区段基本上与图1B中所示的构件10的区段相符。不同的是，区段NN’位于第一连接盘3P的区域中。连接盘3P可以在开口20内、尤其完全在开口20内布置在绝缘层5上和第一分布接片30上。第一连接盘3P通过第一电极3的金属化过孔3T与第一分布接片30导电地连接，金属化过孔3T延伸穿过绝缘层5、尤其穿过绝缘层5的第三局部区域53。根据图1C，有源区23不存在于半导体本体2与第一连接盘3P的重叠区域中。
图1D中所示的区段基本上与图1B中所示的构件10的区段相符。不同的是，区段PP’位于第二连接盘4P的区域中。
连接盘4P可以在开口20内、尤其完全在开口20内布置在接触层42上、绝缘层5上和第一分布接片30上。尤其地，在俯视图中，连接层41不存在于一个开口20的区域中或多个开口20的区域中。接触层42可以局部地延伸到开口20中。沿垂直方向，接触层42大致布置在第二连接盘4P与绝缘层5或绝缘层5的第三局部区域53之间。第二连接盘4P布置在第一分布接片30上方并且具有与第一分布接片30的重叠区域。根据图1D，有源区23不存在于半导体本体2与第二连接盘4P的重叠区域中。
在图2A中示出的实施例基本上与在图1A中示出的构件10的实施例相符。不同的是，第一连接盘3P和/或第二连接盘4P在俯视图中布置在一个开口20或多个开口20的外部。根据图2A，有源区23存在于半导体本体2与第一连接盘3P和/或第二连接盘4P的重叠区域中(参见图2C和图2D)。
与图1A的另一不同之处是，根据图2A的构件10具有多个横向间隔的开口20。这些开口20可以共同呈框形、分支的或指状结构地布置。与图1A相比，图2A所示的多个开口20的所有横截面积的总和可以小于图1A所示的开口20的横截面积。一个第一分布接片30、多个第一分布接片30、一个第二分布接片40和/或多个第二分布接片40可以局部地布置在开口20内并且局部地布置在开口20外。在一个或多个开口20的外部，半导体本体2可以具有与第一分布接片30和/或第二分布接片40的重叠区域，在这些重叠区域中存在有源区23、即没有去除有源区23(参见图2C、图2D和图2E)。
图2B、图2C、图2D和图2E示出构件10的多个区段各自的沿着在图2A中示出的剖切平面NP、N’P’、NN’和PP’剖切得到的垂直剖面图。
图2B中所示的区段基本上与图1B中所示的构件10的区段相符。不同的是，第一分布接片30具有在开口20内的内部的局部区域30I和在开口20外的外部的局部区域30A。内部的局部区域30I包括尤其直接邻接第一半导体层21的连接层31和将连接层31与外部的局部区域30A连接的金属化通孔33。金属化通孔33沿横向方向环绕连接层31。在此意义上，连接层31可以视作金属化通孔33的一部分。
第一分布接片30仅部分地填充开口20并且模仿开口20的轮廓。尤其地，在第一分布接片30与半导体本体2之间或在金属化通孔33与半导体本体2之间的横向距离30D由开口20内的绝缘层5的单倍的层厚度5D给定、即由绝缘层5的局部区域51或间隔区51的单倍的层厚度5D给定。与图1B相比，绝缘层5在开口20内仅具有第一局部区域51，该第一局部区域覆盖开口20的侧壁20W。绝缘层5尤其没有例如在图1B中示出的第二局部区域52和/或第三局部区域53。
绝缘层5在开口20的外部具有主区域50。主区域50尤其直接与一个局部区域51例如在一个开口20的边缘处邻接或者与多个局部区域51例如在多个开口20的多个边缘处邻接。例如，主区域50由第一钝化层70构成。所述一个局部区域51或多个局部区域51可以由第二钝化层71构成。主区域50和与主区域50邻接(交界)的局部区域51尤其构造为绝缘层5的不同子层。这些子层之间的界线或界面在图2B中通过虚线示出。与图1B相比，在图2B中，开口20的侧壁20W与有源区23的主延伸平面形成更陡的角度、即大约90°±30°的角度。因此可以实现开口20的减小的横截面，从而有源区23的较小的有源面被去除。
与图1B的另一不同之处是，根据图2B的第二分布接片40局部地布置在开口20内并且横向和垂直地布置在开口20外。第二分布接片40可以局部地延伸到开口20中。第二分布接片40可以直接邻接接触层42。构件10具有分隔层6，该分隔层尤其设计为电绝缘的并且局部地布置在开口20内并且局部地布置在开口20外。
例如，分隔层6具有第一子层60，该第一子层布置在第一分布接片30和第二分布接片40之间。分隔层6可以局部地直接邻接绝缘层5。分隔层6和绝缘层5可以由相同的材料或不同的材料构成。尤其地，分隔层6和绝缘层5在不同的工艺步骤中制造，从而可以看到分隔层6和绝缘层5之间的界面。开口20可以被绝缘层5、分隔层6、第一分布接片30和第二分布接片40完全填充。
图2C中所示的区段基本上与图1C中所示的构件10的区段相符。不同的是，在具有第一连接盘3P的区段NN’中不构造开口20。因此，第一连接盘3P位于开口20之外。在开口20之外，第一分布接片30和/或第一连接盘3P布置在绝缘层5和连接层41上。尤其地，第一分布接片30和/或第一连接盘3P完全位于半导体本体2的上方，例如位于半导体本体2的前侧的主面2V的上方。
图2D中所示的区段基本上与图1D中所示的构件10的区段相符。不同的是，在具有第二连接盘4P的区段PP’中不构造开口20。第二连接盘4P位于开口20之外。在开口20之外，第一分布接片30和/或第二连接盘4P布置在绝缘层5和连接层41上，尤其完全布置在半导体本体2的上方，例如布置在半导体本体2的前侧的主面2V的上方。
第二连接盘4P和接触层42布置在第一分布接片30上方并且具有与第一分布接片的重叠区域。分隔层6具有第二子层6P，该第二子层在俯视图中封装第一分布接片并且将其与接触层42和/或第二分布接片40或与第二连接盘4P电绝缘。第一子层60和第二子层6P可以横向彼此间隔。在第二连接盘4P的俯视图中，有源区23在重叠区域中没有被去除并且因此存在。
图2E中所示的区段基本上与图2D中所示的构件10的区段相符。不同的是，在区段N’P’中不存在第二连接盘4P而是存在第二分布接片40。此外，图2E所示的区段N’P’可以与图2D所示的区段PP’相同。
在图3A中示出的实施例基本上与在图2A中示出的构件10的实施例相符。在图2A中，连续的开口20在俯视图中大致从第一连接盘3P延伸至第二连接盘4P，与此不同，在图3A中，该连续的开口20分成多个横向间隔的开口20。
图3B和图3C示出构件10的多个区段各自的沿着在图3A中示出的剖切平面N’P和NP’剖切得到的垂直剖面图。图3B基本上是图2B和图2C的组合，而图3C基本上是图2B和图2E的组合。
在图3B和图3C中更详细地示出了第一分布接片30在开口20内和开口20外的延伸。除了在开口20内的相对于第一连接盘3P的区域和与第一半导体层21电接触的区域之外，第一分布接片30可以被绝缘层5和分隔层6封装、尤其完全封装。在俯视图中，半导体本体2和第一分布接片30和/或第二分布接片40可以具有在开口20内的重叠区域，在这些重叠区域中有源区23被去除，并且可以具有在开口20外的重叠区域，在这些重叠区域中存在有源区23。还示出了第一分布接片30在开口20内比在开口外位于更深的垂直平面上。
图3D所示的实施例基本上与图3A所示的构件10的实施例相符，不同之处在于，在图3D中清楚地示出了连接盘3P、4P和具有内部的局部区域30I和40I以及外部的局部区域30A和40A的分布接片30和40。第一分布接片30和第二分布接片40在俯视图中重叠、相叠地布置并且局部地彼此平行延伸。在俯视图中，第一分布接片30和第二分布接片40可以分别构成框形的分布结构。
图3E中所示的实施例基本上与图3D中所示的构件10的实施例相符，不同之处在于，一个开口20或多个开口20在俯视图中尤其被一个所属的分布接片或多个所属的分布接片30或40完全覆盖。
根据图3D，一个开口20或多个开口20在俯视图中分别具有横向宽度，该横向宽度大于第一和/或第二分布接片30或40的横向宽度。开口20或分布接片30或40的横向宽度尤其是开口20或分布接片30或40的横向延伸量，该横向延伸量垂直于分布接片30或40的纵轴线定向。与此相反，根据图3E，开口20的横向宽度最多等于或小于所属的第一和/或第二分布接片30或40的横向宽度。
图2A至图2E和图3A至图3E所示的构件10的实施例尤其是图1A至1D所示的构件10的对照例的改进。因此，关于图1A至图1D的描述公开的特征可以用于图2A至图2E和图3A至图3E所示的实施例，只要这些特征与图2A至图2E和图3A至图3E所示的实施例不矛盾即可。
图4A至图4E示意性地示出用于制造一个或多个构件10的若干方法步骤。
根据图4A提供半导体本体2。半导体本体2可以布置在衬底1上、尤其生长衬底1上。将连接层41例如作为第二电极4的一部分施加到半导体本体2上。
根据图4B，将绝缘层5尤其以第一钝化层70的形式施加到连接层41上。
根据图4C，构造一个开口20或多个开口20，其穿过钝化层70、连接层41、第二半导体层22和有源区23进入第一半导体层21中。在俯视图中，钝化层70和/或连接层41最初可以完全覆盖半导体本体2，并且在开口20形成之后仍可以完全覆盖开口20外的半导体本体2。
根据图4D，将第二钝化层71施加到半导体本体2上，使得在俯视图中第二钝化层71完全覆盖开口20或半导体本体2。第二钝化层71可以最初完全覆盖第一钝化层70、开口20的底面和/或侧壁。
根据图4E，在部分位置去除第二钝化层71以便露出相应开口20的底面，其中，在开口20的侧壁上的剩余的第二钝化层71构成绝缘层5的在开口20内的局部区域51。在开口20外可以完全去除第二钝化层71，从而露出第一钝化层70。特别优选地，通过各向异性的和/或无掩模的蚀刻过程在部分位置去除第二钝化层71。在此过程中，第一钝化层70可以被部分去除并且因此变薄。在此意义上，在部分地去除第二钝化层71的过程中，第一钝化层70可以用作牺牲层。露出或变薄的第一钝化层70尤其构成绝缘层5的在开口20外的主区域50。
在另外的方法步骤中，保留在开口20的侧壁上的第二钝化层71尤其用作开口20内的间隔区，例如以便构造第一电极3的第一分布接片30或金属化通孔33。第一钝化层70和第二钝化层71可以由相同的材料构成，例如由SiO2构成，或者可以由不同的电绝缘材料构成。
通过图4A至图4E所示的方法步骤可以因此在构造绝缘层5的主区域50之前将第二电极4的尤其辐射可透过的导电的连接层41面状地施加到第二半导体层22上，其中，随后通过将第一钝化层70施加到连接层41上来构造主区域50。在形成开口20之后，通过将第二钝化层71尤其在无需单独的光技术的情况下面状地施加到主区域50和开口20上来构造局部区域51。在此，第二钝化层71最初可以完全覆盖第一主区域50和侧壁20W以及开口20的底面，其中，随后尤其同样在没有额外的光技术的情况下在部分位置将第二钝化层71去除。剩余的第二钝化层71尤其构成绝缘层5的在侧壁20W上的局部区域51。在此意义上，绝缘层5的局部区域51可以自定向地构造在开口20的侧壁20W上，其中，局部区域51相对于侧壁20W平行或正形投影地(Konform)延伸。由此可以使第一分布接片30与半导体本体2之间或者金属化通孔33与半导体本体2之间的横向距离30D最小化，并且该横向距离例如由开口20内的局部区域51的单倍的层厚度给定。
本专利申请要求德国专利申请DE 10 2018 124 341.3的优先权，其公开内容通过引用纳入本申请。
借助这些实施例描述了本发明，但本发明不限于这些实施例。而是，本发明包括任何新特征和任何特征组合，这尤其包含权利要求中的任何特征组合，即使该特征或该组合本身未明确地在权利要求或实施例中陈述。
附图标记列表
10 构件
10V 构件的前侧
10R 构件的背侧
1 衬底
1V 衬底的前侧
1R 衬底的背侧
2 半导体本体
2V 半导体本体的前侧的主面
2R 半导体本体的背侧的主面
20 半导体本体的开口
20W 半导体本体的开口的侧壁
21 第一半导体层
22 第二半导体层
23 有源区
3 第一电极
30 第一电极的分布接片
31 第一电极的连接层
33 第一电极的金属化通孔
30A 第一分布接片的外部的局部区域
30D 分布接片与半导体本体之间或金属化通孔与半导体本体之间的距
离
30I 第一分布接片的内部的局部区域
3P 第一电极的连接盘
3T 第一电极的金属化过孔
4 第二电极
40 第二电极的分布接片
40A 第二分布接片的外部的局部区域
40I 第二分布接片的内部的局部区域
41 第二电极的连接层
42 第二电极的接触层
4P 第二电极的连接盘
4T 第二电极的金属化过孔
5 绝缘层
50 绝缘层的主区域
51 绝缘层的第一局部区域/间隔区
52 绝缘层的第二局部区域
53 绝缘层的第三局部区域
5D 绝缘层的层厚度
6 分隔层
60 分隔层的第一子层
6P 分隔层的第二子层
70 第一钝化层
71 第二钝化层

Claims (17)

1.一种构件(10)，具有半导体本体(2)、第一电极(3)和第二电极(4)，其中，
-半导体本体具有第一半导体层(21)、第二半导体层(22)和位于第一和第二半导体层之间的有源区(23)，
-第一电极设置为与第一半导体层电接触并且具有第一分布接片(30)，该第一分布接片用于在第一半导体层中的均匀的电流分布，
-第二电极设置为与第二半导体层电接触并且具有第二分布接片(40)，该第二分布接片用于在第二半导体层中的均匀的电流分布，
-第一分布接片和第二分布接片至少局部相叠地布置在半导体本体的同一侧、在俯视图中重叠并且仅在部分位置覆盖半导体本体，
-第一分布接片在部分位置延伸穿过第二半导体层和有源区到达第一半导体层，其中，有源区在半导体本体与第一分布接片的重叠区域中仅在部分位置被去除，并且
-半导体本体具有开口(20)，其中，在俯视图中，第一分布接片和第二分布接片局部地在开口内重叠并且局部地在开口外重叠。
2.根据前述权利要求所述的构件(10)，该构件具有衬底(1)，所述半导体本体(2)在该衬底(1)上生长，其中，第一电极(3)和第二电极(4)相叠地布置在半导体本体的背离所述衬底的同一主面(2V)上。
3.根据前述权利要求所述的构件(10)，其中，所述衬底(1)是蓝宝石衬底。
4.根据前述权利要求中任一项所述的构件(10)，其中，所述开口(20)延伸穿过第二半导体层(22)和有源区(23)并且延伸到半导体层(21)中，其中，
-第一分布接片(30)在开口内构成金属化通孔(33)，
-开口的侧壁(20W)被绝缘层(5、51)覆盖，并且
-金属化通孔与半导体本体之间的横向距离(30D)刚好由开口内的绝缘层的单倍的层厚度(5D)给定。
5.根据前述权利要求所述的构件(10)，其中，所述开口(20)的侧壁(20W)与所述有源区(23)的主延伸平面形成90°±30°的角度。
6.根据前述权利要求中任一项所述的构件(10)，其中，
-所述半导体本体(2)具有多个横向间隔的开口(20)，这些开口分别延伸穿过第二半导体层(22)和有源区(23)到达第一半导体层(21)，
-多个第一分布接片(30)和多个第二分布接片(40)局部地构造在这些开口内并且局部地构造在这些开口外，并且
-所述多个第一分布接片构成第一分布结构，并且所述多个第二分布接片构成第二分布结构，其中，在半导体本体的俯视图中，第一分布结构的至少50％位于第二分布结构内，或者第二分布结构的至少50％位于第一分布结构内。
7.根据权利要求4至6中任一项所述的构件(10)，其中，第一分布接片(30)设计为反射辐射的并且沿垂直方向从开口(20)的底面经由侧壁(20W)延伸到绝缘层(5)的在开口外的主区域(50)的背离半导体本体(2)的表面上，其中，第一分布接片在俯视图中侧向突伸超出开口。
8.根据前述权利要求中任一项所述的构件(10)，其中，所述半导体本体(2)具有多个横向间隔的开口(20)，这些开口分别延伸穿过第二半导体层(22)和有源区(23)到达第一半导体层(21)，其中，第一分布接片(30)和/或第二分布接片(40)连续地构造并且局部地布置在开口内并且局部地布置在开口外。
9.根据前述权利要求中任一项所述的构件(10)，其中，
-第一电极(3)具有可自由接近的第一连接盘(3P)，第一连接盘与第一分布接片(30)导电地连接，
-第二电极(4)具有可自由接近的第二连接盘(4P)，第二连接盘与第二分布接片(40)导电地连接，并且
-有源区(23)在半导体本体(2)与第一和/或第二连接盘的重叠区域中至少部分地未被去除。
10.根据前述权利要求中任一项所述的构件(10)，其中，所述第一电极(3)具有多个带状的第一分布接片(30)，这些第一分布接片由金属构成，其中，这些第一分布接片在俯视图中覆盖半导体本体(2)的横向的主面(2V)的最多10％。
11.根据前述权利要求中任一项所述的构件(10)，其中，第二电极(4)具有多个带状的第二分布接片(40)，这些第二分布接片由金属构成，其中，这些第二分布接片在俯视图中覆盖半导体本体(2)的横向的主面(2V)的最多10％。
12.根据前述权利要求中任一项所述的构件(10)，其中，第二电极(4)具有辐射不可透过的多个带状的第二分布接片(40)、辐射不可透过的连接盘(4P)、辐射可透过的连接层(41)和辐射可透过的接触层(42)，其中，第二电极在俯视图中完全覆盖有源区(23)或半导体本体(2)。
13.根据前述权利要求中任一项所述的构件(10)，该构件设计为发射辐射的半导体芯片，其中，
-有源区(23)在构件运行中设置用于产生电磁辐射，
-第一电极(3)设计为对产生的辐射不可透过并且在俯视图中仅部分地覆盖有源区(23)，并且
-第二电极(4)局部地设计为对产生的辐射不可透过并且局部地设计为对产生的辐射可透过，并且在俯视图中完全覆盖有源区(23)。
14.根据前述权利要求中任一项所述的构件(10)，其中，第一电极(3)具有辐射不可透过的多个带状的第一分布接片(30)和辐射不可透过的连接盘(3P)，其中，第一电极在俯视图中仅部分地覆盖有源区(23)或半导体本体(2)。
15.一种用于制造根据权利要求4至7中任一项所述构件(10)的方法，其中，所述绝缘层(5)在俯视图中由在开口(20)外的主区域(50)和至少部分地在开口(20)内的局部区域(51)构成，其中，该主区域直接邻接该局部区域，并且在构造该局部区域之前在单独的方法步骤中构造该主区域。
16.根据权利要求15所述的方法，其中，
-在构造所述开口(20)之前，通过将第一钝化层(70)施加到第二电极(4)的辐射可透过的导电的连接层(41)上来构造所述主区域(50)，
-在所述开口形成之后，通过将第二钝化层(71)施加到该开口的表面上来构造所述局部区域(51)，其中，第二钝化层相对于开口的侧壁(20W)和底面正形投影地延伸并且最初完全覆盖该开口的侧壁和底面，并且
-在部分位置将第二钝化层去除，以便露出开口的底面，其中，在开口的侧壁上的剩余的第二钝化层构成绝缘层的所述局部区域。
17.根据前述权利要求中任一项所述的方法，其中，为了露出开口(20)的底面，通过各向异性和无掩模的蚀刻过程在部分位置去除第二钝化层(71)。
CN201980065456.7A 2018-10-02 2019-09-27 具有扩大的有源区的构件及其制造方法 Pending CN112789736A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018124341.3 2018-10-02
DE102018124341.3A DE102018124341B4 (de) 2018-10-02 2018-10-02 Bauelement mit vergrößerter aktiver Zone und Verfahren zur Herstellung
PCT/EP2019/076277 WO2020070022A1 (de) 2018-10-02 2019-09-27 BAUELEMENT MIT VERGRÖßERTER AKTIVER ZONE UND VERFAHREN ZUR HERSTELLUNG

Publications (1)

Publication Number Publication Date
CN112789736A true CN112789736A (zh) 2021-05-11

Family

ID=68172175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980065456.7A Pending CN112789736A (zh) 2018-10-02 2019-09-27 具有扩大的有源区的构件及其制造方法

Country Status (5)

Country Link
US (1) US20210351323A1 (zh)
JP (1) JP7280354B2 (zh)
CN (1) CN112789736A (zh)
DE (1) DE102018124341B4 (zh)
WO (1) WO2020070022A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021130159A1 (de) 2021-11-18 2023-05-25 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020910B1 (ko) * 2008-12-24 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014102B1 (ko) * 2010-04-06 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI433357B (zh) * 2010-08-26 2014-04-01 Huga Optotech Inc 高亮度發光二極體結構
TW201216517A (en) * 2010-10-06 2012-04-16 Chi Mei Lighting Tech Corp Light-emitting diode device and manufacturing method thereof
TWI479694B (zh) * 2012-01-11 2015-04-01 Formosa Epitaxy Inc Light emitting diode wafers
JP5900284B2 (ja) * 2012-10-25 2016-04-06 豊田合成株式会社 半導体発光素子および発光装置
DE102013112881A1 (de) * 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP6485019B2 (ja) * 2013-12-19 2019-03-20 日亜化学工業株式会社 半導体発光素子
DE102015100578A1 (de) * 2015-01-15 2016-07-21 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015102043A1 (de) * 2015-02-12 2016-08-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
KR20170018201A (ko) * 2015-08-06 2017-02-16 삼성전자주식회사 반도체 발광소자 및 제조방법
DE102016112587A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
CN107910420A (zh) * 2017-12-19 2018-04-13 扬州科讯威半导体有限公司 一种紫外发光二极管及制备方法

Also Published As

Publication number Publication date
US20210351323A1 (en) 2021-11-11
WO2020070022A1 (de) 2020-04-09
DE102018124341B4 (de) 2024-05-29
JP2022511600A (ja) 2022-02-01
DE102018124341A1 (de) 2020-04-02
JP7280354B2 (ja) 2023-05-23

Similar Documents

Publication Publication Date Title
TWI524550B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
JP6661009B2 (ja) オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
US10084012B2 (en) Optoelectronic device with light-emitting diodes
CN107112392B (zh) 光电子半导体器件及其制造方法
KR101806227B1 (ko) 광전자 반도체 칩
CN105993075B (zh) 用于制造光电子半导体组件的方法以及光电子半导体组件
CN107004746B (zh) 器件和用于制造器件的方法
JP5932851B2 (ja) Ｌｅｄ構造体及びその形成方法
KR101989212B1 (ko) 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법
CN106062976B (zh) 用于制造半导体器件的方法和半导体器件
TWI415302B (zh) 光電半導體本體
TWI472063B (zh) 發光二極體晶片
KR102234785B1 (ko) 복수의 광전자 반도체 칩을 제조하는 방법 및 광전자 반도체 칩
CN110379900B (zh) 发光二极管及其制造方法
TW200832766A (en) Optoelectronic semiconductor chip and method of fabricating contact structure for such chip
TW201340378A (zh) 發光二極體元件、發光二極體封裝結構及其製造方法
KR20140121608A (ko) 발광 다이오드의 반사전극, 이를 포함하는 발광 다이오드 칩, 및 이들의 제조방법들
KR101106139B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
CN110021691B (zh) 一种半导体发光器件
JP7274511B2 (ja) 発光ダイオードデバイス及びその製作方法
US10153400B2 (en) Optoelectronic semiconductor device, method of producing an electrical contact and method of producing a semiconductor device
TWI583022B (zh) 發光二極體封裝結構、發光二極體晶粒及其製造方法
CN112789736A (zh) 具有扩大的有源区的构件及其制造方法
KR20170084148A (ko) 상부 접점 아래에 트렌치를 갖는 발광 디바이스
US10593588B2 (en) Electronic circuit comprising electrically insulating trenches

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination