CN112787610A - 一种恒定建立时间数字agc环路的并行实现装置及方法 - Google Patents

一种恒定建立时间数字agc环路的并行实现装置及方法 Download PDF

Info

Publication number
CN112787610A
CN112787610A CN202011531517.5A CN202011531517A CN112787610A CN 112787610 A CN112787610 A CN 112787610A CN 202011531517 A CN202011531517 A CN 202011531517A CN 112787610 A CN112787610 A CN 112787610A
Authority
CN
China
Prior art keywords
agc
digital signal
signal data
data stream
speed digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011531517.5A
Other languages
English (en)
Inventor
吴天笑
张吉楠
王萌
孙恩元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Econavi Technology Co Ltd
Original Assignee
Hunan Econavi Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Econavi Technology Co Ltd filed Critical Hunan Econavi Technology Co Ltd
Priority to CN202011531517.5A priority Critical patent/CN112787610A/zh
Publication of CN112787610A publication Critical patent/CN112787610A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

本发明公开了一种恒定建立时间数字AGC环路的并行实现装置及方法，装置包括：串转并模块，用于将高速数字信号数据流分为并行的低速数字信号数据流；AGC计算模块，用于计算低速数字信号数据流对应的增益因子；AGC应用模块，用于根据增益因子对低速数字信号数据流进行AGC处理；并转串模块，用于将经AGC处理后的低速数字信号数据流合并为经AGC处理后的高速数字信号数据流。本发明通过并行处理在保证精度的同时达到降低时钟频率的要求。

Description

一种恒定建立时间数字AGC环路的并行实现装置及方法
技术领域
本发明涉及电子信息技术领域，尤其涉及一种恒定建立时间数字AGC环路的并行实现装置及方法。
背景技术
现有的数字AGC处理过程主要有两类：第1类是将输出电平减去参考电平获得误差电压，然后对该误差信号进行积分产生控制电压，最后根据控制电压进行线性增量增益调整，使输出电压稳定在参考电平附近：第2类是根据恒定建立时间AGC环路基本原理，采用功率误差检测法获得误差电压，然后对该误差电压进行积分产生控制电压，最后根据控制电压进行线性对数增量增益调整，使输出电平稳定在参考电平附近。第1类实现方式简单，但其建立时间与输入信号电平相关；第2类建立时间恒定，但由于需要进行对数与指数运算，运算资源消耗较大。
第2类恒定建立时间数字AGC环路如图1所示，可见，VGA中含有指数运算，而ED中含有对数运算，均为非线性运算，运算量比较大，在FPGA中实现时，采用查表法实现成本比较高，而采用浮点实现无法处理高速数字信号数据流。上述AGC处理需FPGA使用浮点运算对高速数字信号数据流进行对数，指数等运算，资源消耗大，运算实现复杂。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种恒定建立时间数字AGC环路的并行实现装置及方法，通过并行处理在保证精度的同时达到降低时钟频率的要求。
一种恒定建立时间数字AGC环路的并行实现装置，包括：
串转并模块，用于将高速数字信号数据流按照预设的支路数量N分为N路并行的低速数字信号数据流；
AGC计算模块，用于计算低速数字信号数据流对应的增益因子；
AGC应用模块，用于根据增益因子对低速数字信号数据流进行AGC处理；
并转串模块，用于将经AGC处理后的低速数字信号数据流合并为经AGC处理后的高速数字信号数据流；
所述AGC计算模块、AGC应用模块分别与支路一一对应，所述串转并模块的输出端和AGC计算模块的输入端连接，所述AGC计算模块的输出端和对应的AGC应用模块的输入端连接，所述AGC应用模块的输出端和并转串模块的输入端连接。
本发明还提出一种恒定建立时间数字AGC环路的并行实现方法，应用于所述的恒定建立时间数字AGC环路的并行实现装置，包括以下步骤：
步骤1)串转并模块将输入的高速数字信号数据流a分为N路并行低速数字信号数据流b0，b1，b2，…，bN-1；
步骤2)低速数字信号数据流b0，b1，b2，…，bN-1进入对应的AGC计算模块计算增益因子得到对应的增益因子k0，k1，k2，…，kN-1；
步骤3)各AGC应用模块从对应的AGC计算模块获取增益因子和低速数字信号数据流，对低速数字信号数据流的数据根据对应的增益因子进行AGC处理得到AGC处理后的低速数字信号数据流c0，c1，c2，…，cN-1；
步骤4)并转串模块将AGC处理后的低速数字信号数据流c0，c1，c2，…，cN-1合并得到经AGC处理后的高速数字信号数据流d。
进一步的，步骤1)中，步骤1)中，低速数字信号数据流的函数表达式如下：
Figure BDA0002852238850000021
上式中，a0至a3N-1分别为高速数字信号数据流a中的数字信号数据。
进一步的，步骤2)中AGC计算模块计算增益因子的步骤具体包括：采用功率误差检测法获得误差电压，然后对该误差电压进行积分产生控制电压，最后根据控制电压进行线性对数增量增益调整，使输出电平稳定在参考电平附近。
进一步的，步骤3)中AGC处理后的低速数字信号数据流的函数表达式如下：
ci＝bi*ki
上式中，ki为第i个数字信号数据流bi的增益因子，i为序号，i＝1,2,3,…,N-1。
与现有技术相比，本发明的优点在于：
本发明通过将高速数字信号数据流分为并行的低速数字信号数据流，使得增益计算过程中的时钟频率要求与现有技术要求相比大大降低，同时FPGA的时钟速率仍能满足所选FPGA器件的时序要求。
附图说明
图1为现有技术中恒定建立时间数字AGC环路示意图。
图2为本发明实施例的装置结构及工作流程示意图。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述，但并不因此而限制本发明的保护范围。
我们针对现有技术之缺失与不便之处，研究出一种恒定建立时间数字AGC环路的并行实现方案，如图2所示，本发明提出一种恒定建立时间数字AGC环路的并行实现装置，包括：
串转并模块，用于将高速数字信号数据流按照预设的支路数量N分为N路并行的低速数字信号数据流；
AGC计算模块，用于计算低速数字信号数据流对应的增益因子；
AGC应用模块，用于根据增益因子对低速数字信号数据流进行AGC处理；
并转串模块，用于将经AGC处理后的低速数字信号数据流合并为经AGC处理后的高速数字信号数据流；
所述AGC计算模块、AGC应用模块分别与支路一一对应，所述串转并模块的输出端和AGC计算模块的输入端连接，所述AGC计算模块的输出端和对应的AGC应用模块的输入端连接，所述AGC应用模块的输出端和并转串模块的输入端连接。
本实施例中，N＝4，通过上述结构，本实施例将高速数字信号数据流按照支路数量分为4路并行的低速数字信号数据流，每一支路的信号的AGC处理相比于原始信号进行AGC处理在增益计算过程中的时钟频率要求大大降低，克服现有技术对FPGA时钟频率要求高、对数，指数运算对浮点计算资源消耗大的不足，同时对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以对恒定建立时间数字AGC环路的并行实现装置做出若干变形和改进，例如，AGC计算模块、AGC应用模块分别为8个或16个，从而使得恒定建立时间数字AGC环路8倍并行或者16路并行，只需相应的改变串转并模块和并转串模块的串并转换路数即可。
本实施例还提出一种恒定建立时间数字AGC环路的并行实现方法，应用于所述的恒定建立时间数字AGC环路的并行实现装置，包括以下步骤：
步骤1)串转并模块将输入的高速数字信号数据流a分为N路并行低速数字信号数据流b0，b1，b2，…，bN-1；
数字信号数据流可以视为数字信号数据的集合，集合中的元素为数字信号数据，因此有：
a＝{a0,a1,a2,…,aN-1,aN,…} (1)
在相同时间内，低速数字信号数据流b0至bN-1分别只能传输高速数字信号数据流a的1/N的数字信号数据，因此有：
Figure BDA0002852238850000041
上式中，a0至a3N-1分别为高速数字信号数据流a中的数字信号数据。
通过步骤1)，每一支路的数字信号数据流b0至bN-1所传输的数字信号数据相比原始数字信号数据流a大大减少；
步骤2)低速数字信号数据流b0，b1，b2，…，bN-1进入对应的AGC计算模块计算增益因子得到对应的增益因子k0，k1，k2，…，kN-1；
对于每条支路，计算增益因子采用现有方法进行计算，即本实施例的步骤2)中AGC计算模块计算增益因子的步骤具体包括：采用功率误差检测法获得误差电压，然后对该误差电压进行积分产生控制电压，最后根据控制电压进行线性对数增量增益调整，使输出电平稳定在参考电平附近，最终得到增益因子与数字信号数据流的函数关系表达式如下：
ki＝VGA(bi) (3)
上式中，ki为第i个数字信号数据流bi的增益因子，i为序号，i＝1,2,3,…,N-1；
步骤3)各AGC应用模块从对应的AGC计算模块获取增益因子和低速数字信号数据流，对低速数字信号数据流的数据根据对应的增益因子进行AGC处理得到AGC处理后的低速数字信号数据流c0，c1，c2，…，cN-1；
AGC处理后的低速数字信号数据流的函数表达式如下：
ci＝bi*ki (4)
上式中，ki为第i个数字信号数据流bi的增益因子，i为序号，i＝1,2,3,…,N-1；
步骤4)并转串模块将AGC处理后的低速数字信号数据流c0，c1，c2，…，cN-1合并得到经AGC处理后的高速数字信号数据流d。
高速数字信号数据流d中的数据即为低速数字信号数据流c0至cN-1中的所有AGC处理后的数据，对于高速数字信号数据流d，有：
d＝{c0,c1,c2,…,cN-1} (5)
由式(1)和(2)可得：
a＝{b0,b1,b2,…,bN-1} (6)
由式(4)和(5)可得：
d＝{b0*k0,b1*k1,b2*k2,…,bN-1*kN-1} (7)
从式(6)和(7)可知，高速数字信号数据流d中的数据也就是高速数字信号数据流a中所有数字信号数据经过AGC处理后的结果。
从上述步骤可以看出，本实施例的方法通过恒定建立时间数字AGC环路的并行处理，通过串并转换将高速数字信号数据流分割为并行的低速数字信号数据流，对每个支路的低速数字信号数据流分别进行AGC处理，然后将处理结果进行合并最终得到AGC处理后的高速数字信号数据流，对于每一支路的低速数字信号数据流，由于相比原始高速数字信号数据流单位时间内的数据量大大减少，因此进行AGC处理在增益计算过程中的时钟频率要求大大降低，使得最终结果在保证精度的同时达到降低时钟频率的要求。
上述只是本发明的较佳实施例，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。因此，凡是未脱离本发明技术方案的内容，依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本发明技术方案保护的范围内。

Claims (5)

1.一种恒定建立时间数字AGC环路的并行实现装置，其特征在于，包括：
串转并模块，用于将高速数字信号数据流按照预设的支路数量N分为N路并行的低速数字信号数据流；
AGC计算模块，用于计算低速数字信号数据流对应的增益因子；
AGC应用模块，用于根据增益因子对低速数字信号数据流进行AGC处理；
并转串模块，用于将经AGC处理后的低速数字信号数据流合并为经AGC处理后的高速数字信号数据流；
所述AGC计算模块、AGC应用模块分别与支路一一对应，所述串转并模块的输出端和AGC计算模块的输入端连接，所述AGC计算模块的输出端和对应的AGC应用模块的输入端连接，所述AGC应用模块的输出端和并转串模块的输入端连接。
2.一种恒定建立时间数字AGC环路的并行实现方法，应用于权利要求1所述的恒定建立时间数字AGC环路的并行实现装置，其特征在于，包括以下步骤：
步骤1)串转并模块将输入的高速数字信号数据流a分为N路并行低速数字信号数据流b0，b1，b2，…，bN-1；
步骤2)低速数字信号数据流b0，b1，b2，…，bN-1进入对应的AGC计算模块计算增益因子得到对应的增益因子k0，k1，k2，…，kN-1；
步骤3)各AGC应用模块从对应的AGC计算模块获取增益因子和低速数字信号数据流，对低速数字信号数据流的数据根据对应的增益因子进行AGC处理得到AGC处理后的低速数字信号数据流c0，c1，c2，…，cN-1；
步骤4)并转串模块将AGC处理后的低速数字信号数据流c0，c1，c2，…，cN-1合并得到经AGC处理后的高速数字信号数据流d。
3.根据权利要求2所述的恒定建立时间数字AGC环路的并行实现方法，其特征在于，步骤1)中，低速数字信号数据流的函数表达式如下：
Figure FDA0002852238840000011
上式中，a0至a3N-1分别为高速数字信号数据流a中的数字信号数据。
4.根据权利要求2所述的恒定建立时间数字AGC环路的并行实现方法，其特征在于，步骤2)中AGC计算模块计算增益因子的步骤具体包括：采用功率误差检测法获得误差电压，然后对该误差电压进行积分产生控制电压，最后根据控制电压进行线性对数增量增益调整，使输出电平稳定在参考电平附近。
5.根据权利要求2所述的恒定建立时间数字AGC环路的并行实现方法，其特征在于，步骤3)中AGC处理后的低速数字信号数据流的函数表达式如下：
ci＝bi*ki
上式中，ki为第i个数字信号数据流bi的增益因子，i为序号，i＝1,2,3,…,N-1。
CN202011531517.5A 2020-12-22 2020-12-22 一种恒定建立时间数字agc环路的并行实现装置及方法 Pending CN112787610A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011531517.5A CN112787610A (zh) 2020-12-22 2020-12-22 一种恒定建立时间数字agc环路的并行实现装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011531517.5A CN112787610A (zh) 2020-12-22 2020-12-22 一种恒定建立时间数字agc环路的并行实现装置及方法

Publications (1)

Publication Number Publication Date
CN112787610A true CN112787610A (zh) 2021-05-11

Family

ID=75751782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011531517.5A Pending CN112787610A (zh) 2020-12-22 2020-12-22 一种恒定建立时间数字agc环路的并行实现装置及方法

Country Status (1)

Country Link
CN (1) CN112787610A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338746A (ja) * 1993-05-27 1994-12-06 Alps Electric Co Ltd オーディオ機器のａｇｃ回路
CN101072218A (zh) * 2007-03-01 2007-11-14 华为技术有限公司 一种fft/ifft成对处理系统、方法及其装置与方法
US20080273636A1 (en) * 2007-05-04 2008-11-06 Mingrui Zhu Automatic gain control circuit for mimo ofdm receiver
CN102223340A (zh) * 2011-06-20 2011-10-19 电子科技大学 基于光梳的太比特传输速率相干光正交频分复用系统
CN102255679A (zh) * 2011-06-28 2011-11-23 成都驰通数码系统有限公司 一种调节发射机输入信号传输时间的系统及其实现方法
CN102769595A (zh) * 2012-07-16 2012-11-07 清华大学 降低apsk星座图调制papr的方法
CN103973628A (zh) * 2014-05-22 2014-08-06 哈尔滨工业大学（威海） 正交多载波频分复用融入双差分抗多普勒频移技术
CN107800662A (zh) * 2017-12-05 2018-03-13 上海无线电设备研究所 一种降低扩频ofdm信号峰值平均功率比的方法
CN110224807A (zh) * 2019-05-28 2019-09-10 湖北三江航天险峰电子信息有限公司 一种基于agc频偏预估的载波同步方法及系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338746A (ja) * 1993-05-27 1994-12-06 Alps Electric Co Ltd オーディオ機器のａｇｃ回路
CN101072218A (zh) * 2007-03-01 2007-11-14 华为技术有限公司 一种fft/ifft成对处理系统、方法及其装置与方法
US20080273636A1 (en) * 2007-05-04 2008-11-06 Mingrui Zhu Automatic gain control circuit for mimo ofdm receiver
CN102223340A (zh) * 2011-06-20 2011-10-19 电子科技大学 基于光梳的太比特传输速率相干光正交频分复用系统
CN102255679A (zh) * 2011-06-28 2011-11-23 成都驰通数码系统有限公司 一种调节发射机输入信号传输时间的系统及其实现方法
CN102769595A (zh) * 2012-07-16 2012-11-07 清华大学 降低apsk星座图调制papr的方法
CN103973628A (zh) * 2014-05-22 2014-08-06 哈尔滨工业大学（威海） 正交多载波频分复用融入双差分抗多普勒频移技术
CN107800662A (zh) * 2017-12-05 2018-03-13 上海无线电设备研究所 一种降低扩频ofdm信号峰值平均功率比的方法
CN110224807A (zh) * 2019-05-28 2019-09-10 湖北三江航天险峰电子信息有限公司 一种基于agc频偏预估的载波同步方法及系统

Similar Documents

Publication Publication Date Title
EP2779550A2 (en) Digital equalizer adaptation using on-die instrument
CN106406408B (zh) 一种ldo电路
CN206193580U (zh) 一种ldo电路
CN107872221B (zh) 一种全相位数字延迟锁相环装置及工作方法
CN102638282B (zh) 传输接口的阻抗与增益补偿装置与方法
US10291994B2 (en) Determination method and apparatus for preset of audio equalizer (AEQ)
CN106873688A (zh) 时序控制器输入电压控制系统及控制方法
CN112787610A (zh) 一种恒定建立时间数字agc环路的并行实现装置及方法
CN104614573A (zh) 数字无线电接收器中的agc环路的最优峰值检测器
CN104571264A (zh) 一种时延调整方法和装置
CN105515610A (zh) 一种数字接收机模块及其信号处理方法与射频卡布线方法
CN110837885B (zh) 一种基于概率分布的Sigmoid函数拟合方法
WO2024250887A1 (zh) 信号转换电路
CN110493152A (zh) 基于频谱平衡方法的自适应均衡电路
CN108075770B (zh) 一种数字延迟锁定环
TWI649973B (zh) 時鐘資料恢復電路及利用其之通信裝置
US9998275B1 (en) Digital monobit dithering circuit
US9166846B1 (en) Eye diagram construction display apparatus
KR20240043510A (ko) 온도 비례 전류 생성 장치 및 그것을 포함하는 전자 장치
CN115774716A (zh) 一种用于物联网的数据处理与存储方法
CN104283552A (zh) 一种用于载波提取的锁相环环路带宽动态调整的方法
CN108900181A (zh) 时钟延时调节装置和时钟延时调节系统
CN103346874B (zh) 一种基于dds的数字通信时钟同步系统
CN110046327A (zh) 一种基于帕德逼近的通信误差函数逼近方法
JP2016019284A (ja) 信号調整回路及び方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210511

RJ01 Rejection of invention patent application after publication