CN112786464A - 一种先进四方扁平无引脚封装工艺 - Google Patents
一种先进四方扁平无引脚封装工艺 Download PDFInfo
- Publication number
- CN112786464A CN112786464A CN202011628592.3A CN202011628592A CN112786464A CN 112786464 A CN112786464 A CN 112786464A CN 202011628592 A CN202011628592 A CN 202011628592A CN 112786464 A CN112786464 A CN 112786464A
- Authority
- CN
- China
- Prior art keywords
- resin
- substrate
- accommodating groove
- film
- quad flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012858 packaging process Methods 0.000 title abstract description 6
- 229920005989 resin Polymers 0.000 claims abstract description 73
- 239000011347 resin Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 238000004140 cleaning Methods 0.000 claims abstract description 11
- 238000007790 scraping Methods 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 17
- 239000011241 protective layer Substances 0.000 claims description 12
- 239000004033 plastic Substances 0.000 claims description 10
- 229920003023 plastic Polymers 0.000 claims description 10
- 229920001187 thermosetting polymer Polymers 0.000 claims description 9
- 229920000877 Melamine resin Polymers 0.000 claims description 5
- 239000000084 colloidal system Substances 0.000 claims description 5
- 230000007797 corrosion Effects 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 5
- 229920000915 polyvinyl chloride Polymers 0.000 claims description 5
- 239000004800 polyvinyl chloride Substances 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 5
- 239000005062 Polybutadiene Substances 0.000 claims description 4
- 239000007849 furan resin Substances 0.000 claims description 4
- 229920002857 polybutadiene Polymers 0.000 claims description 4
- -1 polytetrafluoroethylene Polymers 0.000 claims description 4
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000005452 bending Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 8
- 238000005538 encapsulation Methods 0.000 abstract description 8
- 230000006978 adaptation Effects 0.000 abstract description 2
- 230000002633 protecting effect Effects 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 description 18
- 239000004809 Teflon Substances 0.000 description 6
- 229920006362 Teflon® Polymers 0.000 description 6
- 230000003044 adaptive effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开了一种先进四方扁平无引脚封装工艺，包括以下步骤：步骤一：提供一层基板，该基板具有上下表面，且上下表面均为平面状，并在基板的上下表面处覆上薄膜，同时该基板包括至少一个容纳槽，该容纳槽具有周围部、中心部以及多个存在于周围部与中心部之间的多个内引脚部；步骤二：将用于封装芯片的放置在容纳槽内，并在容纳槽的表面浇注树脂A，刮平，使得树脂A的厚度为0.2～0.4mm；步骤三：将薄膜取出，将超出容纳槽外的树脂A进行清理；通过树脂A和树脂B的设置，可以在封装中，根据不同的电子元件进行相适配的封装，使得整体的封装效果更高，防护效果也得到有效的提升，能够根据不同的电子元件进行专门的防护，完善了现有封装中的不足。
Description
技术领域
本发明属于半导体封装技术领域，具体涉及一种先进四方扁平无引脚封装工艺。
背景技术
四方扁平无引脚封装工艺是一种芯片封装形式，PQFP封装的芯片的四周均有引脚，其引脚总数一般都在100以上，而且引脚之间距离很小，管脚也很细，一般大规模或超大规模集成电路采用这种封装形式；用这种形式封装的芯片必须采用SMT将芯片边上的引脚与主板焊接起来，采用SMT安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点，将芯片各脚对准相应的焊点，即可实现与主板的焊接。
现有采用四方扁平无引脚封装工艺时，会通过树脂或者导电胶等结构进行封装，由于采用的封装结构一体化，并无法进行有效的分类，因此在使用中，无法根据不同的电子元件进行专门的防护，因此实际使用中存在较大的局限性，具有可改进的空间。
发明内容
本发明的目的在于提供一种先进四方扁平无引脚封装工艺，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种先进四方扁平无引脚封装工艺，包括以下步骤：
步骤一：提供一层基板，该基板具有上下表面，且上下表面均为平面状，并在基板的上下表面处覆上薄膜，同时该基板包括至少一个容纳槽，该容纳槽具有周围部、中心部以及多个存在于周围部与中心部之间的多个内引脚部；
步骤二：将用于封装芯片的放置在容纳槽内，并在容纳槽的表面浇注树脂A，刮平，使得树脂A的厚度为0.2～0.4mm；
步骤三：将薄膜取出，将超出容纳槽外的树脂A进行清理；
步骤四：将芯片表面的焊盘与引线框架的管脚连接；
步骤五：将基板上再次铺设薄膜，该薄膜上开设有预留焊盘与引线框架贯穿的孔，随后在焊盘与引线框架处浇注树脂B进行密封；
步骤六：将薄膜撕除，将超出步骤五中孔外部的树脂进行清理；
步骤七：通过塑封胶体将整个基板进行塑封闭合。
优选的，所述步骤一与步骤五中的薄膜均为聚四氟乙烯薄膜，该薄膜朝向基板方向侧面处涂有具有粘性的胶水，该聚四氟乙烯薄膜的厚度为0.1～0.3mm。
优选的，所述步骤二中的树脂A为聚氯乙烯树脂，密度为1.3～1.4g/ML at。
优选的，所述步骤五中的树脂B为热固性树脂，该热固性树脂为三聚氰胺甲醛树脂、呋喃树脂、聚丁二烯树脂、有机硅树脂中的一种或多种。
优选的，所述容纳槽的内壁为粗糙表面，粗糙度为0.12～0.149um。
优选的，所述引脚包括至少一种耐腐蚀金属制成，且该引脚的横截面呈多段弯曲状。
优选的，所述步骤二中的树脂A直接置于容纳槽内。
优选的，还包括金属防护层，该金属防护层处于基板的表面，且金属防护层与容纳槽处于对立面。
与现有技术相比，本发明的有益效果是：
通过树脂A和树脂B的设置，可以在封装中，根据不同的电子元件进行相适配的封装，使得整体的封装效果更高，防护效果也得到有效的提升，能够根据不同的电子元件进行专门的防护，完善了现有封装中的不足。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本发明提供一种技术方案：一种先进四方扁平无引脚封装工艺，包括以下步骤：
步骤一：提供一层基板，该基板具有上下表面，且上下表面均为平面状，并在基板的上下表面处覆上薄膜，同时该基板包括至少一个容纳槽，该容纳槽具有周围部、中心部以及多个存在于周围部与中心部之间的多个内引脚部；
步骤二：将用于封装芯片的放置在容纳槽内，并在容纳槽的表面浇注树脂A，刮平，使得树脂A的厚度为0.3mm；
步骤三：将薄膜取出，将超出容纳槽外的树脂A进行清理；
步骤四：将芯片表面的焊盘与引线框架的管脚连接；
步骤五：将基板上再次铺设薄膜，该薄膜上开设有预留焊盘与引线框架贯穿的孔，随后在焊盘与引线框架处浇注树脂B进行密封，通过树脂A和树脂B的设置，可以在封装中，根据不同的电子元件进行相适配的封装，使得整体的封装效果更高，防护效果也得到有效的提升，能够根据不同的电子元件进行专门的防护，完善了现有封装中的不足；
步骤六：将薄膜撕除，将超出步骤五中孔外部的树脂进行清理；
步骤七：通过塑封胶体将整个基板进行塑封闭合。
本实施例中，优选的，步骤一与步骤五中的薄膜均为聚四氟乙烯薄膜，该薄膜朝向基板方向侧面处涂有具有粘性的胶水，该聚四氟乙烯薄膜的厚度为0.2mm。
本实施例中，优选的，步骤二中的树脂A为聚氯乙烯树脂，密度为1.35g/ML at。
本实施例中，优选的，步骤五中的树脂B为热固性树脂，该热固性树脂为三聚氰胺甲醛树脂。
本实施例中，优选的，容纳槽的内壁为粗糙表面，粗糙度为0.13um。
本实施例中，优选的，引脚包括至少一种耐腐蚀金属制成，且该引脚的横截面呈多段弯曲状。
本实施例中，优选的，步骤二中的树脂A直接置于容纳槽内。
本实施例中，优选的，还包括金属防护层，该金属防护层处于基板的表面，且金属防护层与容纳槽处于对立面。
实施例2
本发明提供一种技术方案：一种先进四方扁平无引脚封装工艺，包括以下步骤：
步骤一：提供一层基板，该基板具有上下表面，且上下表面均为平面状，并在基板的上下表面处覆上薄膜，同时该基板包括至少一个容纳槽，该容纳槽具有周围部、中心部以及多个存在于周围部与中心部之间的多个内引脚部；
步骤二：将用于封装芯片的放置在容纳槽内，并在容纳槽的表面浇注树脂A，刮平，使得树脂A的厚度为0.2mm；
步骤三：将薄膜取出，将超出容纳槽外的树脂A进行清理；
步骤四：将芯片表面的焊盘与引线框架的管脚连接；
步骤五：将基板上再次铺设薄膜，该薄膜上开设有预留焊盘与引线框架贯穿的孔，随后在焊盘与引线框架处浇注树脂B进行密封，通过树脂A和树脂B的设置，可以在封装中，根据不同的电子元件进行相适配的封装，使得整体的封装效果更高，防护效果也得到有效的提升，能够根据不同的电子元件进行专门的防护，完善了现有封装中的不足；
步骤六：将薄膜撕除，将超出步骤五中孔外部的树脂进行清理；
步骤七：通过塑封胶体将整个基板进行塑封闭合。
本实施例中，优选的，步骤一与步骤五中的薄膜均为聚四氟乙烯薄膜，该薄膜朝向基板方向侧面处涂有具有粘性的胶水，该聚四氟乙烯薄膜的厚度为0.1mm。
本实施例中，优选的，步骤二中的树脂A为聚氯乙烯树脂，密度为1.4g/ML at。
本实施例中，优选的，步骤五中的树脂B为热固性树脂，该热固性树脂为三聚氰胺甲醛树脂、呋喃树脂、聚丁二烯树脂。
本实施例中，优选的，容纳槽的内壁为粗糙表面，粗糙度为0.12um。
本实施例中，优选的，引脚包括至少一种耐腐蚀金属制成，且该引脚的横截面呈多段弯曲状。
本实施例中，优选的，步骤二中的树脂A直接置于容纳槽内。
本实施例中，优选的，还包括金属防护层，该金属防护层处于基板的表面，且金属防护层与容纳槽处于对立面。
实施例3
本发明提供一种技术方案：一种先进四方扁平无引脚封装工艺，包括以下步骤：
步骤一：提供一层基板，该基板具有上下表面，且上下表面均为平面状，并在基板的上下表面处覆上薄膜，同时该基板包括至少一个容纳槽，该容纳槽具有周围部、中心部以及多个存在于周围部与中心部之间的多个内引脚部；
步骤二：将用于封装芯片的放置在容纳槽内，并在容纳槽的表面浇注树脂A，刮平，使得树脂A的厚度为0.4mm；
步骤三：将薄膜取出，将超出容纳槽外的树脂A进行清理；
步骤四：将芯片表面的焊盘与引线框架的管脚连接；
步骤五：将基板上再次铺设薄膜，该薄膜上开设有预留焊盘与引线框架贯穿的孔，随后在焊盘与引线框架处浇注树脂B进行密封，通过树脂A和树脂B的设置，可以在封装中，根据不同的电子元件进行相适配的封装，使得整体的封装效果更高，防护效果也得到有效的提升，能够根据不同的电子元件进行专门的防护，完善了现有封装中的不足；
步骤六：将薄膜撕除，将超出步骤五中孔外部的树脂进行清理；
步骤七：通过塑封胶体将整个基板进行塑封闭合。
本实施例中，优选的，步骤一与步骤五中的薄膜均为聚四氟乙烯薄膜，该薄膜朝向基板方向侧面处涂有具有粘性的胶水，该聚四氟乙烯薄膜的厚度为0.3mm。
本实施例中，优选的，步骤二中的树脂A为聚氯乙烯树脂，密度为1.4g/ML at。
本实施例中，优选的，步骤五中的树脂B为热固性树脂，该热固性树脂为三聚氰胺甲醛树脂、呋喃树脂、聚丁二烯树脂、有机硅树脂。
本实施例中，优选的，容纳槽的内壁为粗糙表面，粗糙度为0.149um。
本实施例中，优选的，引脚包括至少一种耐腐蚀金属制成，且该引脚的横截面呈多段弯曲状。
本实施例中，优选的，步骤二中的树脂A直接置于容纳槽内。
本实施例中，优选的，还包括金属防护层，该金属防护层处于基板的表面，且金属防护层与容纳槽处于对立面。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (8)
1.一种先进四方扁平无引脚封装工艺，其特征在于：包括以下步骤：
步骤一：提供一层基板，该基板具有上下表面，且上下表面均为平面状，并在基板的上下表面处覆上薄膜，同时该基板包括至少一个容纳槽，该容纳槽具有周围部、中心部以及多个存在于周围部与中心部之间的多个内引脚部；
步骤二：将用于封装芯片的放置在容纳槽内，并在容纳槽的表面浇注树脂A，刮平，使得树脂A的厚度为0.2～0.4mm；
步骤三：将薄膜取出，将超出容纳槽外的树脂A进行清理；
步骤四：将芯片表面的焊盘与引线框架的管脚连接；
步骤五：将基板上再次铺设薄膜，该薄膜上开设有预留焊盘与引线框架贯穿的孔，随后在焊盘与引线框架处浇注树脂B进行密封；
步骤六：将薄膜撕除，将超出步骤五中孔外部的树脂进行清理；
步骤七：通过塑封胶体将整个基板进行塑封闭合。
2.根据权利要求1所述的一种先进四方扁平无引脚封装工艺，其特征在于：所述步骤一与步骤五中的薄膜均为聚四氟乙烯薄膜，该薄膜朝向基板方向侧面处涂有具有粘性的胶水，该聚四氟乙烯薄膜的厚度为0.1～0.3mm。
3.根据权利要求1所述的一种先进四方扁平无引脚封装工艺，其特征在于：所述步骤二中的树脂A为聚氯乙烯树脂，密度为1.3～1.4g/ML at。
4.根据权利要求1所述的一种先进四方扁平无引脚封装工艺，其特征在于：所述步骤五中的树脂B为热固性树脂，该热固性树脂为三聚氰胺甲醛树脂、呋喃树脂、聚丁二烯树脂、有机硅树脂中的一种或多种。
5.根据权利要求1所述的一种先进四方扁平无引脚封装工艺，其特征在于：所述容纳槽的内壁为粗糙表面，粗糙度为0.12～0.149um。
6.根据权利要求1所述的一种先进四方扁平无引脚封装工艺，其特征在于：所述引脚包括至少一种耐腐蚀金属制成，且该引脚的横截面呈多段弯曲状。
7.根据权利要求3所述的一种先进四方扁平无引脚封装工艺，其特征在于：所述步骤二中的树脂A直接置于容纳槽内。
8.根据权利要求1所述的一种先进四方扁平无引脚封装工艺，其特征在于：还包括金属防护层，该金属防护层处于基板的表面，且金属防护层与容纳槽处于对立面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011628592.3A CN112786464A (zh) | 2020-12-31 | 2020-12-31 | 一种先进四方扁平无引脚封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011628592.3A CN112786464A (zh) | 2020-12-31 | 2020-12-31 | 一种先进四方扁平无引脚封装工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112786464A true CN112786464A (zh) | 2021-05-11 |
Family
ID=75754621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011628592.3A Pending CN112786464A (zh) | 2020-12-31 | 2020-12-31 | 一种先进四方扁平无引脚封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112786464A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613490A (ja) * | 1992-03-26 | 1994-01-21 | Sumitomo Electric Ind Ltd | 半導体装置 |
| CN101859713A (zh) * | 2009-04-10 | 2010-10-13 | 日月光半导体制造股份有限公司 | 先进四方扁平无引脚封装结构及其制造方法 |
| CN103985677A (zh) * | 2014-06-11 | 2014-08-13 | 扬州江新电子有限公司 | 超薄塑封半导体元器件框架、元器件及其制备方法 |
| JP2016031968A (ja) * | 2014-07-28 | 2016-03-07 | ローム株式会社 | 半導体装置 |
| JP2016143783A (ja) * | 2015-02-03 | 2016-08-08 | ローム株式会社 | 電子装置 |
| US20170011980A1 (en) * | 2015-07-09 | 2017-01-12 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US20170236772A1 (en) * | 2016-02-15 | 2017-08-17 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2017168578A (ja) * | 2016-03-15 | 2017-09-21 | Ｓｈマテリアル株式会社 | テープレスｑｆｎ用リードフレーム及びその製造方法並びに半導体装置の製造方法 |
-
2020
- 2020-12-31 CN CN202011628592.3A patent/CN112786464A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613490A (ja) * | 1992-03-26 | 1994-01-21 | Sumitomo Electric Ind Ltd | 半導体装置 |
| CN101859713A (zh) * | 2009-04-10 | 2010-10-13 | 日月光半导体制造股份有限公司 | 先进四方扁平无引脚封装结构及其制造方法 |
| CN103985677A (zh) * | 2014-06-11 | 2014-08-13 | 扬州江新电子有限公司 | 超薄塑封半导体元器件框架、元器件及其制备方法 |
| JP2016031968A (ja) * | 2014-07-28 | 2016-03-07 | ローム株式会社 | 半導体装置 |
| JP2016143783A (ja) * | 2015-02-03 | 2016-08-08 | ローム株式会社 | 電子装置 |
| US20170011980A1 (en) * | 2015-07-09 | 2017-01-12 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US20170236772A1 (en) * | 2016-02-15 | 2017-08-17 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2017168578A (ja) * | 2016-03-15 | 2017-09-21 | Ｓｈマテリアル株式会社 | テープレスｑｆｎ用リードフレーム及びその製造方法並びに半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386106B (zh) | 部分图案化的引线框以及在半导体封装中制造和使用其的方法 | |
| US8236612B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US11823911B2 (en) | Process of package-then-etch three-dimensional package structure electrically connected by plated copper pillars | |
| US20160148861A1 (en) | First-packaged and later-etched three-dimensional flip-chip system-in-package structure and processing method therefor | |
| US20230253213A1 (en) | Lead frame for improving adhesive fillets on semiconductor die corners | |
| TW201025464A (en) | Shrink package on board | |
| JP2015179737A (ja) | 半導体装置及びその製造方法 | |
| JP2017191895A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN109390237A (zh) | 侧面可焊接无引线封装 | |
| US20120119358A1 (en) | Semicondiuctor package substrate and method for manufacturing the same | |
| CN111987002A (zh) | 一种封装体成型方法 | |
| KR20040037575A (ko) | 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지 | |
| CN104347558B (zh) | 半导体封装件及其制造方法 | |
| CN112786464A (zh) | 一种先进四方扁平无引脚封装工艺 | |
| CN100533721C (zh) | 芯片封装结构及其制造方法 | |
| TWI703694B (zh) | 半導體裝置之製造方法 | |
| CN113745394A (zh) | 发光基板及其制备方法 | |
| CN102867791B (zh) | 多芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法 | |
| US20150187688A1 (en) | Method For Treating A Leadframe Surface And Device Having A Treated Leadframe Surface | |
| TWI387080B (zh) | 四方扁平無引腳之半導體封裝結構及封裝方法 | |
| WO2013037188A1 (en) | Pre-encapsulated islandless lead frame structures and manufacturing method | |
| CN102856290B (zh) | 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法 | |
| WO2023058487A1 (ja) | 電子装置 | |
| KR100401497B1 (ko) | 적층형 멀티 칩 패키지 및 그 제조방법 | |
| CN108831839B (zh) | 一种去除半导体塑封制程中所产生毛边的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |