CN112768363B - 曲面芯片贴装结构及其制备方法 - Google Patents

曲面芯片贴装结构及其制备方法 Download PDF

Info

Publication number
CN112768363B
CN112768363B CN202110375144.5A CN202110375144A CN112768363B CN 112768363 B CN112768363 B CN 112768363B CN 202110375144 A CN202110375144 A CN 202110375144A CN 112768363 B CN112768363 B CN 112768363B
Authority
CN
China
Prior art keywords
curved
curved surface
solder ball
mold
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110375144.5A
Other languages
English (en)
Other versions
CN112768363A (zh
Inventor
冯光建
高群
黄雷
顾毛毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202110375144.5A priority Critical patent/CN112768363B/zh
Publication of CN112768363A publication Critical patent/CN112768363A/zh
Application granted granted Critical
Publication of CN112768363B publication Critical patent/CN112768363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种曲面芯片贴装结构及其制备方法，制备包括：在曲面芯片上制备焊球，控制模具的柔性面具有第一曲面状态，将焊球焊接在柔性面上，熔融焊球并控制柔性面具有第二曲面状态，固化焊球，使得固化后焊球的顶部与柔性面的第二曲面状态相同。本发明通过引入柔性面的模具，在曲面芯片贴装过程中发生不同曲面状态的变化，使曲面芯片表面的熔融的焊球发生形状变换，使固化后焊球顶部形成需要的状态，使原本不平整的焊球重新熔融冷却后形成平滑平整的共面或根据终端的曲面形状重新固化形状。为曲面芯片、曲面玻璃等不平整电子器件解决贴片过程中脱焊的问题，使得曲面屏和曲面基板等曲面芯片结构适用各种形状的安装面，利于可穿戴电子产品发展。

Description

曲面芯片贴装结构及其制备方法
技术领域
本发明属于半导体技术领域，特别是涉及一种曲面芯片贴装结构及其制备方法。
背景技术
半导体组件的持续发展带动了可穿戴电子产品的普及，越来越多的芯片都可以通过柔性PCB板做到可穿戴终端中，但是，因为可穿戴终端需要考虑到人体的结构和人体运动的一些极限动作，在设计终端时往往会对芯片进行保护，以防止在使用过程中因为产品随着人体局部位置的弯曲出现焊点脱落等问题。
现在曲面屏和曲面基板也逐渐被设计到此类产品中，这些曲面膜都需要最终焊接到其他带有焊盘的平面上，有些更特殊的基板本身具有形变特征，表面设置焊球都不在一个平面上，不利于后续的焊接组装。
因此，如何提供一种曲面芯片贴装结构及其制备方法以解决现有的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种曲面芯片贴装结构及制备方法，用于解决现有技术中曲面芯片贴装在平面或特殊基板上存在焊接效果差易脱落等问题。
为实现上述目的及其他相关目的，本发明提供一种曲面芯片贴装结构的制备方法，所述制备方法包括如下步骤：
提供曲面芯片结构，所述曲面芯片结构具有相对的第一面和第二面，所述第一面上制备有若干个间隔排布的初始焊球结构；
提供模具，所述模具具有可变形的柔性面，且所述柔性面上制备有若干个模具焊盘；
控制所述模具的所述柔性面具有第一曲面状态，其中，所述第一曲面状态与所述曲面芯片结构的所述第一面具有相应的曲面状态；
将所述曲面芯片结构焊接在所述模具上，使所述初始焊球结构与所述模具焊盘互联；
对所述初始焊球结构进行加热处理，并控制所述模具的柔性面具有第二曲面状态；
对所述初始焊球结构进行固化处理，得到固化焊球结构，以使得所述固化焊球结构的顶部的形状与所述柔性面的所述第二曲面状态一致；
自所述固化焊球结构表面去除所述模具。
可选地，形成所述初始焊球结构的方法包括：在所述曲面芯片结构的第一面制作若干个间隔排布的芯片焊盘，通过植球及回流焊工艺在所述芯片焊盘上制作所述初始焊球结构。
可选地，所述模具的材质包括环氧树脂基板、柔性电路板、金属治工具及柔性玻璃中的任意一种。
可选地，所述模具焊盘的材质包括锡、铜、钛及银中的至少一种。
可选地，所述模具焊盘的厚度介于1-10μm之间。
可选地，所述模具外围还设置有固定装置，以将所述模具安装固定。
可选地，控制所述模具的所述柔性面具有第一曲面状态的方式包括基于外力施加进行控制；控制所述模具的所述柔性面具有第二曲面状态的方式包括基于外力施加进行控制。
可选地，所述第二曲面状态为平面，通过恢复所述模具形成所述第一曲面状态时的形变，得到所述平面。
可选地，去除所述模具的方式为去除所述模具与所述模具焊盘之间的粘附力，去除粘附力的方式包括：在所述模具与所述模具焊盘之前形成有隔离层，通过去除所述隔离层实现粘附力的去除。
另外，本发明还提供一种曲面芯片贴装结构，所述曲面芯片贴装结构优选采用本发明的制备方法制备得到，所述曲面芯片贴装结构包括：
曲面芯片结构，具有相对的第一面和第二面；
若干个间隔排布的固化焊球结构，位于所述第一面上；
其中，所述固化焊球结构远离所述曲面芯片结构的一面具有目标曲面状态，所述目标曲面状态与需要的终端曲面的曲面状态一致。
可选地，所述固化焊球结构与所述曲面芯片结构之间还形成有芯片焊盘。
可选地，所述固化焊球结构远离所述曲面芯片结构的一端还形成有焊盘芯片，所述焊盘芯片的厚度介于1-10μm之间。
可选地，所述目标曲面状态为平面。
如上所述，本发明的曲面芯片贴装结构及其制备方法，在曲面结构表面进行植球，通过具有柔性面的模具，在曲面芯片贴装过程中发生不同曲面状态的变化，对曲面结构表面的焊球进行形状变换，如进行加热处理，使不同的初始焊球结构顶部形成需要的状态，实现共面，使原本不平整的焊球重新熔融冷却后形成平滑平整的共面或者根据终端的曲面形状重新固化形状。该工艺能够为曲面芯片、曲面玻璃等不平整电子器件解决贴片过程中脱焊的问题，使得曲面屏和曲面基板等曲面芯片结构适用各种形状的安装面，利于可穿戴电子产品发展。
附图说明
图1显示为本发明曲面芯片贴装结构制备的工艺流程图。
图2-7显示为本发明曲面芯片贴装结构制备中各步骤得到的结构示意图。
元件标号说明
101-曲面芯片结构;101a-第一面;101b-第二面;102-芯片焊盘;103-初始焊球结构;104-固化焊球结构;201-模具;201a-柔性面;202-模具焊盘;203-固定装置;S1~S7-步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本发明中使用的“介于……之间”包括两个端点值。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种曲面芯片贴装结构的制备方法包括如下步骤：
S1，提供曲面芯片结构，所述曲面芯片结构具有相对的第一面和第二面，所述第一面上制备有若干个间隔排布的初始焊球结构；
S2，提供模具，所述模具具有可变形的柔性面，所述柔性面上制备有若干个模具焊盘；
S3，控制所述模具的所述柔性面具有第一曲面状态，其中，所述第一曲面状态与所述曲面芯片结构的所述第一面具有相应的曲面状态；
S4，将所述曲面芯片结构焊接在模具上，使所述初始焊球结构与所述模具焊盘互联；
S5，对所述初始焊球结构进行加热处理，并控制所述模具的柔性面具有第二曲面状态；
S6，对所述初始焊球结构进行固化处理，得到固化焊球结构，以使得所述固化焊球结构的顶部的形状与所述柔性面的所述第二曲面状态一致；
S7，自所述固化焊球结构表面去除所述模具。
下面将结合附图详细说明本发明的曲面芯片贴装结构的制备方法。需要说明的是，上述顺序并不严格代表本发明所保护的曲面芯片贴装结构的制备顺序，本领域技术人员可以依据实际工艺步骤进行改变，图1仅示出了一示例中的曲面芯片贴装结构的制备步骤。
首先，如图1中的S1及图2所示，进行步骤S1，提供曲面芯片结构101，所述曲面芯片结构101具有相对的第一面101a和第二面101b，所述第一面101a上制备有若干个间隔排布的初始焊球结构103。其中，在一示例中，第一面为凸面，所述第二面为与之相对的凹面。
具体的，所述曲面芯片结构101可以是现有使用曲面芯片，例如，可以是安装到可穿戴终端中的曲面芯片，如对于大尺寸的芯片，本身封装后有固定形状的翘曲，可以看做是曲面芯片。另外，还可以是现有使用的曲面屏和曲面基板等，例如，曲面屏为可穿戴电子产品的曲面玻璃屏幕，曲面基板则是PCB等跟曲面屏相配套的基板。
作为示例，所述制备方法还包括在所述曲面芯片结构101与所述初始焊球结构103之间形成芯片焊盘102的步骤，例如，可以是所述芯片焊盘102与所述初始焊球结构一一对应。
其中，在一示例中，具体形成方式可以是：在所述曲面芯片结构101的第一面101a制作若干个间隔排布的芯片焊盘102，通过植球及回流焊工艺在所述芯片焊盘102上制作所述初始焊球结构103，其中，所述初始焊球结构103可以现有封装工艺中的焊球，如锡焊料球。例如，在一具体示例中，可以采用现有工艺在曲面芯片表面制作焊盘，通过喷涂助焊剂，植球、回流焊工艺在曲面芯片焊盘表面制作焊球，然后去除助焊剂。
接着，如图1中的S2及图3所示，进行步骤S2，提供模具201，所述模具201具有可变形的柔性面201a，如，所述柔性面201a可以是所述模具201的自身的一个表面。另外，所述柔性面上制备有若干个模具焊盘202，可以是模具焊盘202与所述初始焊球结构一一对应。其中，可以采用现有的焊接等工艺在所述柔性面上制备所述模具焊盘。
作为示例，所述模具201的材质可以是环氧树脂基板、柔性电路板、金属治工具及柔性玻璃中的任意一种，以利于形成所述柔性面201a。
另外，作为示例，所述模具焊盘202的材质包括锡、铜、钛及银中的至少一种。可以是上述材料的任意一种构成的焊盘，也可以是上述两者或者以上构成的叠层结构。
作为示例，所述模具焊盘202的厚度介于1-10μm之间，如，可以是1.2μm、1.5μm、2μm、3μm、5μm、6μm、8μm、9μm。优选设置为较薄的焊盘模具，减少后续对初始焊球结构熔融、固化以及对后续与终端连接过程中的影响。
作为示例，所述模具201外围还设置有固定装置203，所述固定装置203将所述模具201安装固定在机器上，以进行本发明的后续工艺步骤。例如，固定装置203可以是包括两边的金属把手，上面有螺丝的装置，可以固定在设备的基座上。
接着，如图1中的S3及图4所示，进行步骤S3，控制所述模具201的所述柔性面201a具有第一曲面状态，所述第一曲面状态与所述曲面芯片结构101的所述第一面101a具有相应的曲面状态。其中，这里，具有相应的曲面状态可以理解为，如果曲面芯片结构的第一面为凸面，则所述模具的所述柔性面为凹面，二者在形成初始焊球结构的圆弧范围内共圆心，所述凸面与所述凹槽在各个对应的位置在过圆心的连线上具有相等的距离。有利于初始焊球结构在模具的柔性面上的贴装，利于初始焊球结构与模具焊盘的接触。
作为示例，控制所述模具的所述柔性面具有第一曲面状态的方式可以是，通过对所述模具201施加一定的外力，使其具有与弯曲芯片相同的弯曲程度，得到第一曲面状态。当然，对于不同的模具材料，可以采用现有其他方式使柔性面达到与曲面芯片结构一致的弯曲。
接着，如图1中的S4及图5所示，进行步骤S4，将所述曲面芯片结构101焊接在模具201上，使所述初始焊球结构103与所述模具焊盘202互联。其中，可以采用现有的方式将所述初始焊球结构103与所述模具焊盘202焊接实现互联。
在一示例中，设置为所有初始焊球结构的材质相同，且各个初始焊球结构的高度相同。
接着，如图1中的S5及图6所示，进行步骤S5，对所述初始焊球结构103进行熔融处理，如可以是加热处理，并控制所述模具201的柔性面201a具有第二曲面状态。
其中，可以是通过对所述模具施加一定的外力，使其具有另外一个曲面状态，这里，可以理解的是，第二曲面状态表示为另外一个柔性面的与第一曲面状态不同的状态，可以是平面，也可以是曲面。可以是任意与所述曲面芯片结构被固定安装的结构的形状相同的状态。
作为示例，对所述初始焊球结构103进行加热处理的方式可以是在210~300℃之间回流10~100秒，以达到理想的状态，当然，也可以是针对初始焊球结构设定的其他条件，可以使焊球融化后变成液态。另外，可以采用现有加热方式对初始焊球结构进行加热，如可以是将整体结构置于加热装置中实现对所述初始焊球结构的处理，以改变其状态。
在一示例中，控制所述模具201的所述柔性面201a具有第二曲面状态的方式包括基于外力施加进行控制，使其具有第二曲面状态。例如，当所述第二曲面状态为平面时，可以是撤销形成第一曲面状态的外力，是柔性面回复初始的平面状态。当然，还可以是通过改变外力，达到其他需要的第二曲面状态。其中，初始焊球结构融化后变成液态，改变模具的表面平整状态（第二曲面状态），焊球就会改变平面状态，然后焊球冷却，形成固定平面的结构，从而使得固化后的固化焊球结构的顶部共面，可以与需要的终端进行进一步连接。
作为示例，所述模具201的所述第二曲面状态为平面，通过恢复所述模具201形成所述第一曲面状态时的形变，得到所述平面，从而使得曲面芯片结构101的焊球适于平面结构。
接着，如图1中的S6及图6所示，进行步骤S6，对所述初始焊球结构103进行固化处理，得到固化焊球结构104，可以采用现有固化方式，以使得所述固化焊球结构104的顶部（固化焊球结构远离曲面芯片结构的一端）的形状与所述柔性面201a的第二曲面状态一致。
在一具体示例中，加热焊锡球，然后回复模具形变，使模具的柔性面变平滑，使芯片表面焊球固化后，焊球的顶部跟模具表面形状一致。
最后，如图1中的S7及图7所示，进行步骤S7，自所述固化焊球结构104表面去除所述模具201。在一示例中，可以是去除所述模具201与所述模具焊盘202之间的粘附力。
在一示例中，可以是形成模具焊盘202之间在所述柔性面上形成现有的隔离膜，然后，再在隔离膜上制备模具焊盘，当得到所述固化焊球结构之后，采用UV光照射或者加热，能够使其跟模具分离，然后清洗焊盘上面的隔离膜得到金属焊盘。
另外，如图7所示，并参见图1-6，本发明还提供一种曲面芯片贴装结构，所述曲面芯片贴装结构优选采用本实施例的上述制备方法得到，所述曲面芯片贴装结构包括：
曲面芯片结构101，具有相对的第一面101a和第二面102a；
若干个间隔排布的固化焊球结构104，位于所述第一面101a上；
其中，所述固化焊球结构104远离所述曲面芯片结构101的一面具有目标曲面状态，所述目标曲面状态与需要的终端曲面的曲面状态一致。其中，所述目标曲面状态可以为所有固化焊球结构104远离曲面芯片结构的顶部形成的一个共同的表面。
作为示例，所述固化焊球结构104与所述曲面芯片结构101之间还形成有芯片焊盘102。
作为示例，所述固化焊球结构104远离所述曲面芯片结构101的一端还形成有焊盘芯片，所述焊盘芯片的厚度介于1-10μm之间。
作为示例，所述目标曲面状态为平面。
综上所述，本发明的曲面芯片贴装结构及其制备方法，在曲面结构表面进行植球，通过具有柔性面的模具，在曲面芯片贴装过程中发生不同曲面状态的变化，对曲面结构表面的焊球进行形状变换，如进行加热处理，使不同的初始焊球结构顶部形成需要的状态，实现共面，使原本不平整的焊球重新熔融冷却后形成平滑平整的共面或者根据终端的曲面形状重新固化形状。该工艺能够为曲面芯片、曲面玻璃等不平整电子器件解决贴片过程中脱焊的问题，使得曲面屏和曲面基板等曲面芯片结构适用各种形状的安装面，利于可穿戴电子产品发展。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种曲面芯片贴装结构的制备方法，其特征在于，所述制备方法包括如下步骤：
提供曲面芯片结构，所述曲面芯片结构具有相对的第一面和第二面，所述第一面上制备有若干个间隔排布的初始焊球结构；
提供模具，所述模具具有可变形的柔性面，且所述柔性面上制备有若干个模具焊盘；
控制所述模具的所述柔性面具有第一曲面状态，其中，所述第一曲面状态与所述曲面芯片结构的所述第一面具有相应的曲面状态；
将所述曲面芯片结构焊接在所述模具上，使所述初始焊球结构与所述模具焊盘互联；
对所述初始焊球结构进行熔融处理，并控制所述模具的柔性面具有第二曲面状态；
对所述初始焊球结构进行固化处理，得到固化焊球结构，以使得所述固化焊球结构的顶部的形状与所述柔性面的所述第二曲面状态一致；
自所述固化焊球结构表面去除所述模具。
2.根据权利要求1所述的曲面芯片贴装结构的制备方法，其特征在于，形成所述初始焊球结构的方法包括：在所述曲面芯片结构的第一面制作若干个间隔排布的芯片焊盘，通过植球及回流焊工艺在所述芯片焊盘上制作所述初始焊球结构。
3.根据权利要求1所述的曲面芯片贴装结构的制备方法，其特征在于，所述模具的材质包括环氧树脂基板、柔性电路板、金属治工具及柔性玻璃中的任意一种。
4.根据权利要求1所述的曲面芯片贴装结构的制备方法，其特征在于，所述模具焊盘的材质包括锡、铜、钛及银中的至少一种；和/或，所述模具焊盘的厚度介于1-10μm之间。
5.根据权利要求1所述的曲面芯片贴装结构的制备方法，其特征在于，所述模具外围还设置有固定装置，以将所述模具安装固定。
6.根据权利要求1所述的曲面芯片贴装结构的制备方法，其特征在于，控制所述模具的所述柔性面具有第一曲面状态的方式包括基于外力施加进行控制；控制所述模具的所述柔性面具有第二曲面状态的方式包括基于外力施加进行控制。
7.根据权利要求1所述的曲面芯片贴装结构的制备方法，其特征在于，所述第二曲面状态为平面，通过恢复所述模具形成所述第一曲面状态时的形变，得到所述平面。
8.根据权利要求1-7中任意一项所述的曲面芯片贴装结构的制备方法，其特征在于，去除所述模具的方式为去除所述模具与所述模具焊盘之间的粘附力，去除粘附力的方式包括：在所述模具与所述模具焊盘之前形成有隔离层，通过去除所述隔离层实现粘附力的去除。
CN202110375144.5A 2021-04-08 2021-04-08 曲面芯片贴装结构及其制备方法 Active CN112768363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110375144.5A CN112768363B (zh) 2021-04-08 2021-04-08 曲面芯片贴装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110375144.5A CN112768363B (zh) 2021-04-08 2021-04-08 曲面芯片贴装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112768363A CN112768363A (zh) 2021-05-07
CN112768363B true CN112768363B (zh) 2021-06-22

Family

ID=75691248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110375144.5A Active CN112768363B (zh) 2021-04-08 2021-04-08 曲面芯片贴装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112768363B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000038063A (ko) * 1998-12-03 2000-07-05 마이클 디. 오브라이언 반도체 패키지의 제조방법
JP2005340393A (ja) * 2004-05-25 2005-12-08 Olympus Corp 小型実装モジュール及びその製造方法
JP2012119387A (ja) * 2010-11-29 2012-06-21 Fujikura Ltd 半導体装置及びその製造方法並びに電子装置
US20120309187A1 (en) * 2011-05-30 2012-12-06 International Business Machines Corporation Conformal Coining of Solder Joints in Electronic Packages
JP5923725B2 (ja) * 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体

Also Published As

Publication number Publication date
CN112768363A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
KR100257420B1 (ko) 결합 재료 범프에 의해 상호접속되는 시스템
US5133495A (en) Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US6221691B1 (en) Method and system for attaching semiconductor dice to substrates
CN107785690B (zh) 结合组件
KR101174056B1 (ko) 반도체 장치 및 그 제조 방법
US7985621B2 (en) Method and apparatus for making semiconductor packages
US5352629A (en) Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules
EP1894239B1 (en) Flip chip die assembly using thin flexible substrates
JP2000223819A (ja) 電子モジュ―ル製造方法、基板間接合方法、円錐形状半田形成方法、及び基板
JPH03166739A (ja) 半田付け方法
KR20010012758A (ko) 패턴화된 솔더 범프 어레이의 제조 방법
US6808958B2 (en) Methods of bonding microelectronic elements
US10568245B2 (en) Electronic-component mounting apparatus
US6974765B2 (en) Encapsulation of pin solder for maintaining accuracy in pin position
CN112768363B (zh) 曲面芯片贴装结构及其制备方法
US20030202332A1 (en) Second level packaging interconnection method with improved thermal and reliability performance
US20030205799A1 (en) Method and device for assembly of ball grid array packages
KR102535108B1 (ko) 레이저 접합 방법
WO2021131905A1 (ja) はんだバンプ形成用部材、はんだバンプ形成用部材の製造方法、及びはんだバンプ付き電極基板の製造方法
WO2023246418A1 (zh) 电路板组件、电子设备及电路板组件的制作方法
WO2022172927A1 (ja) はんだバンプ付き部材の製造方法、はんだバンプ付き部材、及びはんだバンプ形成用部材
TW478121B (en) Soft packaging structure and method for making the same
JP3703960B2 (ja) 半導体装置
JP2007214332A (ja) 半導体実装モジュールと、この半導体実装モジュールの製造方法
KR100445296B1 (ko) 플립 칩 온 필름 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant