CN112740419A - 半导体器件结构及其制造方法 - Google Patents

半导体器件结构及其制造方法 Download PDF

Info

Publication number
CN112740419A
CN112740419A CN202080005211.8A CN202080005211A CN112740419A CN 112740419 A CN112740419 A CN 112740419A CN 202080005211 A CN202080005211 A CN 202080005211A CN 112740419 A CN112740419 A CN 112740419A
Authority
CN
China
Prior art keywords
dielectric layer
layer
nitride semiconductor
semiconductor device
device structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080005211.8A
Other languages
English (en)
Inventor
马俊辉
张玉龙
张铭宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Publication of CN112740419A publication Critical patent/CN112740419A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本揭露提供了半导体器件结构和制造所述半导体器件结构的方法。所述半导体器件结构包含衬底、第一氮化物半导体层、第二氮化物半导体层、第一介电层和第二介电层。所述第一氮化物半导体层安置在所述衬底上。所述第二氮化物半导体层安置在所述第一氮化物半导体层上，且具有比所述第一氮化物半导体层的带隙更大的带隙。所述第一介电层安置在所述第二氮化物半导体层上。所述第二介电层安置在所述第一介电层上。所述第二介电层包含第一部分和通过沟槽与所述第一部分分离的第二部分，其中所述沟槽终止在所述第一介电层的上表面处。

Description

半导体器件结构及其制造方法
技术领域
本公开涉及一种半导体器件结构和一种用于制造所述半导体器件结构的方法。
背景技术
包含直接带隙半导体的组件，例如，包含III-V族材料或III-V族化合物(类别：III-V化合物)的半导体组件，可以在多种条件下或在多种环境中(例如，在不同电压和频率下)操作或工作。
半导体组件可以包含异质结双极晶体管(heterojunction bipolar transistor，HBT)、异质结场效应晶体管(heterojunction field effect transistor，HFET)、高电子迁移率晶体管(high-electron-mobility transistor，HEMT)、调制掺杂场效应晶体管(modulation-doped field effect transistor，MODFET)等。
发明内容
根据本公开的一些实施例，一种半导体器件结构包含衬底、第一氮化物半导体层、第二氮化物半导体层、第一介电层和第二介电层。所述第一氮化物半导体层安置在所述衬底上。所述第二氮化物半导体层安置在所述第一氮化物半导体层上，且具有比所述第一氮化物半导体层的带隙更大的带隙。所述第一介电层安置在所述第二氮化物半导体层上。所述第二介电层安置在所述第一介电层上。所述第二介电层包含第一部分和通过沟槽与所述第一部分分离的第二部分，其中所述沟槽在所述第一介电层的上表面处终止。
根据本公开的一些实施例，一种半导体器件结构包含衬底、第一氮化物半导体层、第二氮化物半导体层、第一介电层和第二介电层。所述第一氮化物半导体层安置在所述衬底上。所述第二氮化物半导体层安置在所述第一氮化物半导体层上，且具有比所述第一氮化物半导体层的带隙更大的带隙。所述第一介电层安置在所述第二氮化物半导体层上。所述第二介电层安置在所述第一氮化物半导体层上。所述第二介电层包含第一部分和与所述第一部分分离的第二部分。所述第二部分比所述第一部分更靠近所述衬底的边缘，且所述第二介电层的所述第二部分延伸到所述第一介电层的侧壁。
根据本公开的一些实施例，一种制造半导体器件结构的方法包含：提供衬底；在所述衬底上形成第一氮化物半导体层；在所述第一氮化物半导体层上形成第二氮化物半导体层，其中所述第二氮化物半导体层具有比所述第一氮化物半导体层的带隙更大的带隙；在所述第二氮化物半导体层上形成第一介电层；去除所述第一氮化物半导体层、所述第二氮化物半导体层和所述第一介电层的一部分以在所述衬底上定义凹槽；在所述第一介电层和所述衬底的上表面上形成第二介电层；以及对所述凹槽执行单切技术以切割所述第二介电层和所述衬底。
附图说明
当结合附图阅读时，根据以下具体实施方式会易于理解本公开的各方面。应注意，各种特征可能未按比例绘制。实际上，为了清楚地论述，可能任意增大或减小了各个特征的尺寸。
图1是根据本公开的一些实施例的半导体器件结构的横截面图。
图2是图1的半导体器件结构的局部放大视图。
图3是根据本公开的一些实施例的半导体器件结构的横截面图。
图4是根据本公开的一些实施例的半导体器件结构的横截面图。
图5是根据本公开的一些实施例的半导体器件结构的横截面图。
图6是根据本公开的一些实施例的在制造半导体器件结构的中间阶段中的结构的横截面图。
图6A、图6B、图6C、图6D、图6E、图6F、图6G、图6H、图6I和图6J示出了根据本公开的一些实施例的在图6所示的阶段之后的用于制造半导体器件结构的方法的各个阶段。
图7A，图7B，图7C、图7D和图7E示出了用于制造比较实例的半导体器件结构的方法的各个阶段。
在整个图式和具体实施方式中使用共同的参考标号来指示相同或类似组件。根据以下结合附图作出的详细描述，本公开将会变得更显而易见。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述了组件和布置的具体实例。当然，这些仅是实例且并不希望是限制性的。在本公开中，在以下描述中，参考第一特征在第二特征上方或上的形成或安置可以包含第一特征和第二特征直接接触地形成或安置的实施例，且还可以包含额外特征可形成或安置在第一特征与第二特征之间使得第一特征和第二特征可不直接接触的实施例。另外，本公开内容可以在各种实例中重复参考标号和/或字母。此重复出于简化和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。
下文详细论述了本公开的实施例。然而，应了解，本公开提供了可以在广泛多种特定上下文中体现的许多适用的概念。所论述的具体实施例仅仅是说明性的且并不限制本公开的范围。
图1是根据本公开的一些实施例的半导体器件结构1a的横截面图。半导体器件结构1a可以包含衬底10、氮化物半导体层21、氮化物半导体层22、氮化物半导体层30、栅极结构41、电极42、电极43、介电层50、导电层61、导电层62和介电层70。
衬底10可以包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底10可以包含但不限于蓝宝石、绝缘体上硅(silicon oninsulator，SOI)，或其它合适的材料。
缓冲层(未示出)可以安置在衬底10上。缓冲层可以经配置以减少由于衬底10与氮化物半导体层21之间的位错而导致的缺陷。缓冲层可以包含但不限于氮化物，例如AlN、AlGaN等等。
氮化物半导体层21(或沟道层)可以安置在所述缓冲层上。氮化物半导体层21可以包含III-V族层。氮化物半导体层21可以包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中a+b≦1。III族氮化物进一步包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。氮化物半导体层21可以包含氮化镓(GaN)层。GaN的带隙为约3.4eV。氮化物半导体层21的厚度可以在但不限于约0.1μm到约1μm的范围内。
氮化物半导体层22(或势垒层)可以安置在氮化物半导体层21上。氮化物半导体层22可以包含III-V族层。氮化物半导体层22可以包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中a+b≦1。III族氮化物可以进一步包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。氮化物半导体层22可以具有比氮化物半导体层21的带隙更大的带隙。氮化物半导体层22可以包含氮化铝镓(AlGaN)层。AlGaN的带隙为约4.0eV。氮化物半导体层22的厚度可以在但不限于约10nm到约100nm的范围内。
异质结形成于氮化物半导体层22与氮化物半导体层21之间，且异质结的极化在氮化物半导体层21中形成二维电子气(2DEG)区。
氮化物半导体层30(或耗尽层)可以安置在氮化物半导体层22上。氮化物半导体层30可以与氮化物半导体层22直接接触。氮化物半导体层30可以掺杂有杂质。氮化物半导体层30可以包含p型掺杂剂。经过审慎考虑，氮化物半导体层30可以包含p掺杂GaN层、p掺杂AlGaN层、p掺杂AlN层或其它合适的III-V族层。p型掺杂剂可以包含镁(Mg)、铍(Be)、锌(Zn)和镉(Cd)。
氮化物半导体层30可以经配置以控制氮化物半导体层21中的2DEG的浓度。氮化物半导体层30可以用于耗尽氮化物半导体层30正下方的2DEG。
栅极结构41可以安置在氮化物半导体层30上。栅极结构41可以覆盖氮化物半导体层30的一部分。栅极结构41可以安置在电极42与电极43之间。栅极结构41可以包含栅极金属。栅极金属可以包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(例如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(例如铝铜合金(Al-Cu))或其它合适的材料。尽管在图1中，氮化物半导体层30的上表面由栅极结构41完全覆盖，但在本公开的其它实施例中，由于设计要求，氮化物半导体层30的上表面的一部分可以从栅极结构41暴露。
电极42(或源极电极)可以安置在氮化物半导体层22上。电极42可以与氮化物半导体层22接触。电极42可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂的半导体材料(例如，掺杂的结晶硅)或其它合适的导电材料，例如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。电极42可以包含多层结构。例如，电极42可以包含具有不同材料的两层结构。电极42可以包含三层结构，所述三层结构中的两个邻近层由不同材料制成。电极42可以电连接到接地。电极42可以电连接到虚拟接地。电极42可以电连接到实际接地。
电极43(或漏极电极)可以安置在氮化物半导体层22上。电极43可以与氮化物半导体层22接触。电极43可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂的半导体材料(例如，掺杂的结晶硅)或其它合适的导电材料，例如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN，或其它合适的材料。电极43可以具有与电极42的结构类似或相同的结构。尽管在图1中，电极42和电极43分别安置在栅极结构41的两个相对侧上，但在本公开的其它实施例中，由于设计要求，电极42、电极43和栅极结构41可以具有不同的配置。
介电层50(或层间介电层，interlayer-dielectric，ILD)可以安置在氮化物半导体层22上。介电层50可以包含氧化物层，例如氧化硅。介电层50可以包含其它合适的材料。介电层50可以包含没有边界的多个层。介电层50可以包含有模糊边界的多个层。介电层50的厚度可以在约3.5μm到约6.5μm的范围内。
导电层61(或第一金属层(M1))可以嵌入在介电层50中。导电层61可以具有彼此电隔离的多个段。导电层61可以电连接到电极42。导电层61可以电连接到电极43。导电层61可以包含铜或其它合适的材料。
导电层62(或第二金属层(M2))可以安置在介电层50上。导电层62可以安置在介电层50的上表面上。导电层62可以电连接到导电层61。导电层62可以具有彼此电隔离的多个段。导电层62可以电连接到电极42。导电层62可以电连接到电极43。导电层62可以包含铜或其它合适的材料。
介电层70可以安置在介电层50上。介电层70可以覆盖导电层62。介电层70可以经配置以保护导电层62免受损坏。介电层70的材料可以不同于介电层50的材料。介电层70可以包含氮化物，例如氮化硅。介电层70可以包含其它合适的材料。介电层70的厚度可以在约0.6μm到约0.8μm的范围内。
图2是图1的区R1的局部放大视图。如图2所示，介电层70可以包含部分71和部分72。部分71可以覆盖导电层62。部分71可以与介电层50接触。部分71可以与介电层50的表面50u1(或上表面)接触。如图1和2所示，部分71可以覆盖电极42；部分71可以覆盖电极43；部分71可以覆盖栅极结构41。
部分72可以通过沟槽V1与部分71分离。如图1和2所示，部分72可以环绕部分71。部分72可以沿竖直方向(vertical direction)与导电层62不重叠，所述竖直方向可以与氮化物半导体层21和氮化物半导体层22之间的界面正交；部分72可以沿竖直方向与电极42不重叠；部分72可以沿竖直方向与电极43不重叠；部分72可以沿竖直方向与栅极结构41不重叠。
部分72可以比部分71更靠近衬底10的边缘。在横截面视图中，部分72可以具有Z形轮廓。部分72可以在介电层50上具有拐角(corner)。部分72可以在介电层50的表面50u1上具有拐角。部分72可以在衬底10上具有拐角。部分72可以从介电层50延伸到衬底10。部分72可以穿过氮化物半导体层22和氮化物半导体层21从介电层50延伸到衬底10。部分72可以穿过氮化物半导体层22和氮化物半导体层21从介电层50连续地延伸到衬底10。
部分72可以与介电层50的表面50u1接触。部分72可以安置在介电层50的侧壁50s1上。部分72可以与介电层50的侧壁50s1接触。部分72可以安置在氮化物半导体层22的侧壁22s1上。部分72可以与氮化物半导体层22的侧壁22s1接触。部分72可以安置在氮化物半导体层21的侧壁21s1上。部分72可以与氮化物半导体层21的侧壁21s1接触。部分72可以与衬底10的侧壁10s2接触。侧壁50s1、22s1、21s1和10s2可以是大体上彼此共面的。部分72可以安置在衬底10的表面10u(或上表面)上。部分72可以覆盖衬底10的表面10u。部分72可以与衬底10的表面10u接触。部分72可以包含表面72s1(或侧表面)和表面72s2(或侧表面)。表面72s1可以不与表面72s2共面。表面72s2可以与衬底10的表面10s1(或侧表面)大体上共面。
沟槽V1可以位于衬底10的边缘与导电层62之间。沟槽V1可以穿过介电层70。沟槽V1可以穿过介电层50的一部分。沟槽V1可以暴露介电层50的一部分。沟槽V1可以从介电层70暴露介电层50的一部分。沟槽V1可以在介电层50的表面50u2(或上表面)处终止。表面50u2可以低于表面50u1。
在此实施例中，衬底10的表面10u由介电层70覆盖。介电层70可以保护衬底10免受由于放电击穿而导致的损坏，这将在稍后进行描述。
图3是根据本公开的一些实施例的半导体器件结构1b的横截面图。半导体器件结构1b可以具有与图2中的半导体器件结构1a类似的结构，不同之处在于部分72的轮廓。
部分72可以包含L形轮廓。部分72可以从表面50u1延伸到衬底10的表面10u。部分72可以在氮化物半导体层21的表面10u处终止。部分72可以具有沿从介电层50到衬底10的方向逐渐变小的一部分。部分72在介电层50的表面50u1上的厚度可以与在介电层50的侧壁50s1上的厚度不同。部分72沿竖直方向的长度可以大于沿水平方向的长度。部分72可以在介电层50的表面50u1上具有拐角。侧壁72s3可以与衬底10的表面10s1大体上共面。
图4是根据本公开的一些实施例的半导体器件结构1c的横截面图。半导体器件结构1c可以具有与图2中的半导体器件结构1a类似的结构，不同之处在于部分72的轮廓。
部分72可以包含L形轮廓。部分72可以从表面50u1延伸到介电层50的侧壁50s1。部分72可以在介电层50的侧壁50s1处终止。表面72s4可以与介电层50的侧壁50s1共面。表面72s4可以与氮化物半导体层22的侧壁22s1共面。表面72s4可以与氮化物半导体层21的侧壁21s1共面。表面72s4可以与衬底10的表面10s1共面。部分72沿竖直方向的长度可以小于沿水平方向的长度。尽管图4示出了部分72在介电层50的侧壁50s1处终止，但经过审慎考虑，部分72可以在氮化物半导体层21的侧壁21s1处终止。尽管图4示出了部分72在介电层50的侧壁50s1处终止，但经过审慎考虑，部分72可以在氮化物半导体层22的侧壁22s1处终止。
图5是根据本公开的一些实施例的半导体器件结构1d的横截面图。半导体器件结构1d可以具有与半导体器件结构1b类似的结构，不同之处在于，半导体器件结构1d可以进一步包含密封剂80。
密封剂80可以安置在介电层70上。密封剂80可以穿过介电层70。密封剂80可以穿过介电层50的一部分。密封剂80可以将部分71与部分72分离。密封剂80可以具有延伸部80p。延伸部80p可以填充沟槽V1。密封剂80可以与介电层50接触。密封剂80可以与介电层50的表面50u2接触。密封剂80可以与部分71的侧表面接触。密封剂80可以与部分72的侧表面接触。密封剂80可以包含绝缘材料或电介质材料。密封剂80可以由模制材料制成，所述模制材料可以包含例如基于酚醛清漆的树脂、基于环氧的树脂、基于硅酮的树脂或其它另外合适的密封剂。还可以包含合适的填充剂，例如粉末SiO2。
本公开的半导体器件结构1a-1d可以应用于但不限于HEMT器件，尤其应用于低电压HEMT器件、高电压HEMT器件和射频(radio frequency，RF)HEMT器件。
图6是根据本公开的一些实施例的在制造半导体器件结构的中间阶段中的结构的横截面图。
可以提供衬底10。氮化物半导体层21、氮化物半导体层22、氮化物半导体层30、栅极结构41、电极42、电极43、介电层50、导电层61和导电层62可以形成于衬底10上。
图6A、图6B、图6C、图6D、图6E、图6F、图6G、图6H、图6I和图6J示出了用于制造半导体器件结构的方法的各个阶段。
参考图6A，图6A示出了图6的区R2。导电层62和导电层62'可以形成于介电层50上。执行单切技术后，导电层62'和导电层62可以包含在不同半导体器件结构中。单切区(图6A中未示出)可以在后续阶段形成于导电层62与导电层62'之间。
参考图6B，光刻胶91可以形成于介电层50上。光刻胶91可以覆盖导电层62和导电层62'。介电层50的一部分可以从光刻胶91暴露。
参考图6C，可以执行蚀刻技术。可以去除从光刻胶91暴露的介电层50的一部分，以形成凹槽C1。可以暴露氮化物半导体层22。可以去除光刻胶91的一部分。光刻胶91的其余部分可以覆盖介电层50。光刻胶91的其余部分可以覆盖导电层62和导电层62'。
参考图6D，可以形成光刻胶92。光刻胶92可以覆盖光刻胶91的其余部分。光刻胶92可以填充凹槽C1。
参考图6E，可以执行蚀刻技术。可以去除光刻胶92的一部分，以形成凹槽C1。可以暴露氮化物半导体层22。
参考图6F，可以继续进行图6E中的蚀刻技术。可以去除光刻胶91。可以去除光刻胶92。可以去除氮化物半导体层22的一部分。可以去除氮化物半导体层21的一部分。可以去除衬底10的一部分。可以暴露衬底10的表面10u。可以形成凹槽C2。凹槽C2可以由衬底10、氮化物半导体层21、氮化物半导体层22和介电层50定义。
参考图6G，可以形成介电层70。介电层70可以覆盖导电层62和导电层62'。介电层70可以覆盖介电层50的表面50u1。介电层70可以共形地形成于凹槽C2中。衬底10的表面10u可以由介电层70覆盖。
参考图6H，可以形成光刻胶93。光刻胶93可以覆盖介电层70。光刻胶93可以填充凹槽C2。
参考图6I，可以执行蚀刻技术。光刻胶93可被移除。可以去除介电层70和介电层50的一部分，使得可以形成部分71和部分72。部分72与部分71可以从沟槽V1分离。沟槽V1可以穿过介电层70，使得介电层50的一部分可以暴露。部分72可以形成于凹槽C2内。
参考图6J，可以执行单切技术以产生与图1中所描述和示出的半导体器件结构1a相同或类似的多个半导体器件结构。凹槽C2可以作为刀锯(saw)进行切割的单切区。当介电层70由氮化物制成时，由于氮化物的物理性质相对较脆弱，因此单切技术可能会在介电层70内形成裂纹。裂纹可以从形成在刀锯进行切割的区之处，并且延伸到导电层62上方，且可更延伸至栅极结构41、电极42和电极43上方，从而降低半导体器件结构的可靠性。在比较实例中，为了防止裂纹延伸到导电层62，在进行单切技术之前，去除位于凹槽C2中的介电层70，使得刀锯能在不切割介电层70的情况下切割衬底10。为了去除凹槽C2内的介电层70，应定义暴露凹槽C2内的介电层70并覆盖凹槽C2外部的介电层70的光刻胶图案。因为凹槽C2的深度相对较深，所以填充凹槽C2的光刻胶具有相对较厚的厚度。因此，可能需要进行两次或更多次曝光技术(exposure)来去除凹槽C2内的光刻胶。因此，成本和周期(cycle time)时间增加。
在此实施例中，可以保留凹槽C2内的介电层70。在此实施例中，形成沟槽V1。介电层70通过沟槽V1分成部分71和部分72。执行单切技术后，裂纹可以形成于部分72内，且终止于更靠近沟槽V1的一侧。部分71可以不受裂纹损坏，进而改善半导体器件结构的可靠性。此外，仅需要一个蚀刻技术步骤来定义用于形成沟槽V1的光刻胶图案。因此，改善了用于制造半导体器件结构的成本和周期时间。
执行例如击穿电压测试(breakdown voltage test)的电气测试，然后执行单切技术。在执行电气测试时，例如650V的相对较大的电压会施加在漏极电极上。在测试期间，漏极电极与衬底之间可能会发生放电击穿(discharge breakdown)，从而降低半导体器件结构的可靠性。在此实施例中，在测试期间，衬底10的表面10u由介电层70覆盖。介电层70可以保护衬底10免受放电击穿导致的损坏，进而改善半导体器件结构的可靠性。
经过审慎考虑，在图6I中，如果刀锯切割凹槽C2外部的结构，则可以形成与如参考图3所说明和描述的半导体器件1b相同或类似的半导体器件。
经过审慎考虑，在图6I中，如果刀锯切割凹槽C2外部的结构，则可以形成与如参考图4所说明和描述的半导体器件1c相同或类似的半导体器件。
经过审慎考虑，在图6I中，如果刀锯切割凹槽C2外部的结构且密封剂形成于介电层70上，则可以形成与如参考图5所说明和描述的半导体器件1d相同或类似的半导体器件。
图7A，图7B，图7C、图7D和图7E示出了用于制造比较实例的半导体器件结构的方法的各个阶段。图7A之前的工艺可以与图6A到图6G的工艺相同或类似，且此处不再重复。
参考图7A，光刻胶94可以形成于介电层70上且填充凹槽C2。
参考图7B，可以执行曝光技术以去除光刻胶94的一部分。凹槽C2外部的光刻胶94保留且覆盖介电层70。由于介电层50的厚度可以相对较厚(例如，3.5μm)，因此凹槽C2内的光刻胶94具有相对较厚的厚度。因此，在执行一次曝光技术之后，光刻胶94的一部分保留在凹槽内。
参考图7C，可以执行额外的曝光技术以去除凹槽C2内的光刻胶94，使得去除凹槽C2外部的光刻胶94的一部分。
参考图7D，可以执行蚀刻技术以去除凹槽C2内的光刻胶94。执行蚀刻技术后，可以暴露衬底10的表面10u。
参考图7E，可以执行单切技术以形成半导体器件结构2。在此比较实例中，为了防止刀锯切割介电层70，在进行单切技术之前就去除单切区内的介电层70。然而，在比较实例中，需要至少两次曝光技术。此外，衬底10的表面10u暴露，这可能会在电气测试期间引起放电击穿。
如本文中所使用，可以在本文中为易于描述而使用例如“下方”、“下面”、“下部”、“上方”、“上部”、“下部”、“左侧”、“右侧”等空间相对术语来描述如图中所说明的一个元素或特征与另一元素或特征的关系。除图式中所描绘的定向之外，空间相对术语意图涵盖器件在使用或操作时的不同定向。设备可以其它方式定向(将密封剂旋转80度或处于其它定向)，且本文中所使用的空间相对描述词同样可以相应地进行解释。应理解，当元件被称作“连接到”或“耦合到”另一元件时，其可以直接连接或耦合到所述另一元件，或可以存在介入元件。
如本文中所使用，术语“大约”、“大体上”、“大体”和“约”用于描述和考虑较小的变化。当与事件或情况结合使用时，术语可以指情况的事件精确地发生的例子以及事件或情况极近似地发生的例子。如本文中相对于给定值或范围所使用的，术语“约”通常是指在给定值或范围的衬底的±10％、±5％、±1％或±0.5％内。范围可以在本文中表示为从一个端点到另一端点或在两个端点之间。除非另外指定，否则本文中所公开的所有范围都包含端点。术语“大体上共面”可以指在数微米(μm)内沿同一平面定位的两个表面，例如在10μm内、5μm内、1μm内或0.5μm内沿同一平面定位的两个表面。当将数值或特性称作“大体上”相同时，术语可以指处于所述值的平均值的衬底的±10％、±5％、±1％或±0.5％内的值。
前文概述了本公开的若干实施例和细节方面的特征。本公开中所描述的实施例可以易于用作设计或修改用于实行本文中所引入的实施例的相同或类似目的和/或实现所述实施例的相同或类似优点的其它工艺和结构的基础。此类等效构造不脱离本公开的精神和范围且可以在不脱离本公开的精神和范围的情况下作出各种改变、替代和更改。

Claims (20)

1.一种半导体器件结构，包括：
衬底；
第一氮化物半导体层，其安置在所述衬底上；
第二氮化物半导体层，其安置在所述第一氮化物半导体层上且具有比所述第一氮化物半导体层的带隙更大的带隙；
第一介电层，其安置在所述第二氮化物半导体层上；以及
第二介电层，其安置在所述第一介电层上；
其中所述第二介电层包括第一部分和通过沟槽与所述第一部分分离的第二部分，其中所述沟槽终止在所述第一介电层的第一上表面处。
2.根据权利要求1所述的半导体器件结构，其中所述第二介电层的所述第二部分环绕所述第二介电层的所述第一部分。
3.根据权利要求1所述的半导体器件结构，其中所述第一介电层通过所述沟槽从所述第二介电层暴露。
4.根据权利要求3所述的半导体器件结构，其中所述沟槽穿过所述第一介电层的一部分。
5.根据权利要求1所述的半导体器件结构，其中在横截面视图中，所述第二介电层的所述第二部分从所述第一介电层的第二上表面延伸到所述第一介电层的侧壁。
6.根据权利要求1所述的半导体器件结构，其中在横截面视图中，所述第二介电层的所述第二部分从所述第一介电层的第二上表面延伸到所述第一氮化物半导体层的侧壁。
7.根据权利要求1所述的半导体器件结构，其中在横截面视图中，所述第二介电层的所述第二部分从所述第一介电层的第二上表面延伸到所述衬底的上表面。
8.根据权利要求1所述的半导体器件结构，其中在横截面视图中，所述第二介电层的所述第二部分为L形，并且在所述第一介电层上包括拐角。
9.根据权利要求1所述的半导体器件结构，其中在横截面视图中，所述第二介电层的所述第二部分为Z形，并且在所述第一介电层上包括第一拐角且在所述衬底上包括第二拐角。
10.根据权利要求1所述的半导体器件结构，进一步包括：
安置在所述第一介电层上的导电层，其中所述导电层由所述第二介电层的所述第一部分覆盖。
11.根据权利要求1所述的半导体器件结构，其中所述第二介电层的厚度在约0.6μm到约0.8μm的范围内，并且所述第一介电层的厚度在约3.5μm到约6.5μm的范围内。
12.一种半导体器件结构，包括：
衬底；
第一氮化物半导体层，其安置在所述衬底上；
第二氮化物半导体层，其安置在所述第一氮化物半导体层上且具有比所述第一氮化物半导体层的带隙更大的带隙；
第一介电层，其安置在所述第二氮化物半导体层上；以及
第二介电层，其安置在所述第一氮化物半导体层上，其中所述第二介电层包括第一部分和与所述第一部分分离的第二部分，所述第二部分比所述第一部分更靠近所述衬底的边缘，并且所述第二介电层的所述第二部分延伸到所述第一介电层的侧壁。
13.根据权利要求12所述的半导体器件结构，其中所述第二介电层包括与所述衬底的表面共面的表面。
14.根据权利要求12所述的半导体器件结构，其中所述第二介电层包括氮化硅。
15.根据权利要求12所述的半导体器件结构，进一步包括：
沟槽，其将所述第二介电层的所述第一部分与所述第二部分分离，其中所述沟槽使所述第一介电层的一部分从所述第二介电层暴露。
16.根据权利要求12所述的半导体器件结构，其中所述第二介电层的所述第二部分环绕所述第二介电层的所述第一部分。
17.根据权利要求12所述的半导体器件结构，其中在横截面视图中，所述第二介电层的所述第二部分的一部分安置在所述第一介电层的侧壁上。
18.根据权利要求12所述的半导体器件结构，其中在横截面视图中，所述第二介电层的所述第二部分的一部分安置在所述第一氮化物半导体层的侧壁上。
19.一种制造半导体器件结构的方法，包括：
提供衬底；
在所述衬底上形成第一氮化物半导体层；
在所述第一氮化物半导体层上形成第二氮化物半导体层，其中所述第二氮化物半导体层具有比所述第一氮化物半导体层的带隙更大的带隙；
在所述第二氮化物半导体层上形成第一介电层；
去除所述第一氮化物半导体层、所述第二氮化物半导体层和所述第一介电层的一部分以在所述衬底上定义凹槽；
在所述第一介电层和所述衬底的上表面上形成第二介电层；以及
对所述凹槽执行单切技术以切割所述第二介电层和所述衬底。
20.根据权利要求19所述的方法，进一步包括：
在执行所述单切技术之前，去除所述第二介电层的一部分以形成沟槽，所述沟槽位于所述衬底的单切区之外的区。
CN202080005211.8A 2020-12-02 2020-12-02 半导体器件结构及其制造方法 Pending CN112740419A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/133291 WO2022116036A1 (en) 2020-12-02 2020-12-02 Semiconductor device structures and methods of manufacturing thereof

Publications (1)

Publication Number Publication Date
CN112740419A true CN112740419A (zh) 2021-04-30

Family

ID=75609571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080005211.8A Pending CN112740419A (zh) 2020-12-02 2020-12-02 半导体器件结构及其制造方法

Country Status (3)

Country Link
US (1) US20220376097A1 (zh)
CN (1) CN112740419A (zh)
WO (1) WO2022116036A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024040513A1 (en) * 2022-08-25 2024-02-29 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120220103A1 (en) * 2007-03-22 2012-08-30 Fujitsu Semiconductor Limited Semiconductor device and method of producing semiconductor device
US20170256638A1 (en) * 2016-03-03 2017-09-07 Gan Systems Inc. GaN-on-Si SEMICONDUCTOR DEVICE STRUCTURES FOR HIGH CURRENT/ HIGH VOLTAGE LATERAL GaN TRANSISTORS AND METHODS OF FABRICATION THEREOF
US20180012770A1 (en) * 2016-03-03 2018-01-11 Gan Systems Inc. GaN-on-Si SEMICONDUCTOR DEVICE STRUCTURES FOR HIGH CURRENT/ HIGH VOLTAGE LATERAL GaN TRANSISTORS AND METHODS OF FABRICATION THEREOF

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
US8809120B2 (en) * 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
US9711463B2 (en) * 2015-01-14 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for power transistors
KR20180065700A (ko) * 2016-12-08 2018-06-18 삼성전자주식회사 발광 소자
US10312207B2 (en) * 2017-07-14 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation scheme for pad openings and trenches
CN109103098B (zh) * 2018-04-04 2021-04-30 北京大学 一种氮化镓绝缘栅高电子迁移率晶体管及其制作方法
JP7300840B2 (ja) * 2019-02-04 2023-06-30 ローム株式会社 窒化物半導体装置の製造方法
CN111656517A (zh) * 2020-04-10 2020-09-11 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
CN114586175B (zh) * 2020-09-30 2023-04-18 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120220103A1 (en) * 2007-03-22 2012-08-30 Fujitsu Semiconductor Limited Semiconductor device and method of producing semiconductor device
US20170256638A1 (en) * 2016-03-03 2017-09-07 Gan Systems Inc. GaN-on-Si SEMICONDUCTOR DEVICE STRUCTURES FOR HIGH CURRENT/ HIGH VOLTAGE LATERAL GaN TRANSISTORS AND METHODS OF FABRICATION THEREOF
US20180012770A1 (en) * 2016-03-03 2018-01-11 Gan Systems Inc. GaN-on-Si SEMICONDUCTOR DEVICE STRUCTURES FOR HIGH CURRENT/ HIGH VOLTAGE LATERAL GaN TRANSISTORS AND METHODS OF FABRICATION THEREOF

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024040513A1 (en) * 2022-08-25 2024-02-29 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20220376097A1 (en) 2022-11-24
WO2022116036A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
CN113016074B (zh) 半导体器件
US10418459B2 (en) High electron mobility transistor including surface plasma treatment region
US11563097B2 (en) High electron mobility transistor and fabrication method thereof
US11600708B2 (en) Semiconductor device and manufacturing method thereof
CN110071173B (zh) 半导体装置及其制造方法
CN112204751B (zh) 半导体装置结构和其制造方法
US11742397B2 (en) Semiconductor device and manufacturing method thereof
CN113889530A (zh) 半导体装置
CN114127955A (zh) 半导体装置及其制造方法
WO2024104074A1 (zh) 一种半导体装置及其形成方法
WO2022087869A1 (en) Semiconductor device and fabrication method thereof
CN112753105B (zh) 半导体器件结构及其制造方法
WO2022116036A1 (en) Semiconductor device structures and methods of manufacturing thereof
CN114975614A (zh) 高电子迁移率晶体管及其制作方法
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN111613666B (zh) 半导体组件及其制造方法
US12021121B2 (en) Semiconductor device structures and methods of manufacturing the same
WO2024040513A1 (en) Semiconductor device and method for manufacturing the same
CN113924655B (zh) 半导体器件及其制造方法
US20240222423A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN113906571B (zh) 半导体器件及其制造方法
CN117410330A (zh) 一种半导体装置及其形成方法
CN118266084A (zh) 氮化物基半导体器件及其制造方法
CN115440811A (zh) 半导体器件及其制造方法
CN115663025A (zh) 氮化物基半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination