CN112689886A - 一种衬底加工方法及半导体器件制造方法 - Google Patents

一种衬底加工方法及半导体器件制造方法 Download PDF

Info

Publication number
CN112689886A
CN112689886A CN202080004967.0A CN202080004967A CN112689886A CN 112689886 A CN112689886 A CN 112689886A CN 202080004967 A CN202080004967 A CN 202080004967A CN 112689886 A CN112689886 A CN 112689886A
Authority
CN
China
Prior art keywords
substrate
surface treatment
semiconductor layer
agent
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080004967.0A
Other languages
English (en)
Other versions
CN112689886B (zh
Inventor
李瑞评
曾柏翔
张佳浩
刘增伟
陈铭欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jingan Optoelectronics Co Ltd
Original Assignee
Fujian Jingan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jingan Optoelectronics Co Ltd filed Critical Fujian Jingan Optoelectronics Co Ltd
Priority claimed from PCT/CN2020/101293 external-priority patent/WO2021253542A1/zh
Publication of CN112689886A publication Critical patent/CN112689886A/zh
Application granted granted Critical
Publication of CN112689886B publication Critical patent/CN112689886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种衬底加工方法以及半导体器件制造方法，衬底加工过程中，自晶棒切割得到多个衬底之后，对衬底的表面进行处理，可以是衬底的单面或者双面，然后对衬底进行退火。在退火过程中，在催化剂的作用下，表面处理剂中的软化剂与衬底发生反应，形成一层较软材料的改性层，该改性层为疏松结构，起到软化衬底的作用，降低了衬底表面的硬度。在后续的研磨及抛光过程中，能够显著提高研磨和抛光效率，降低衬底的加工难度。通过调整退火工序的温度及时间，控制表面处理剂与衬底的反应程度，控制被软化的衬底的厚度，进而降低后续机械加工的难度，提高衬底的加工质量。

Description

一种衬底加工方法及半导体器件制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种衬底加工方法及半导体器件制造方法。
背景技术
在半导体器件的制造过程中，通常需要借助生长衬底进行外延层的生长，因此衬底的加工及制造尤其重要。通常，衬底主要加工过程包括：长晶、切割、研磨、退火和抛光等。衬底的硬度是影响衬底加工质量的一个显著因素。目前用于半导体器件制备的衬底的材料大多莫氏硬度较大，例如蓝宝石，其莫氏硬度达9。高硬度的材料导致衬底加工存在困难，例如衬底的切割、研磨难度大并且耗时长，并且对机台的损伤较大，隐形中增加了衬底加工成本。另外，衬底硬度过高直接影响最终衬底的品质，造成衬底品质差，进而影响后续半导体器件的性能。
基于上述问题及缺陷，有必要提供一种衬底加工方法，以降低衬底的加工难度，提高衬底品质。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种衬底加工方法及半导体器件制造方法。本发明中在对衬底进行退火之前，首先对衬底进行单面或双面表面处理，使得衬底在退火过程中与表面处理剂发生反应而被软化，由此降低衬底的加工难度，由此提高衬底的加工质量，提高衬底的品质，同时也能够提高衬底加工效率，。
为实现上述目的及其它相关目的，本发明的一实施例提供了一种衬底加工方法，该方法包括以下步骤：
对长晶形成的晶棒进行切割，得到多个衬底，每一个所述衬底均包括第一表面和第二表面；
对所述衬底进行表面处理；
对表面处理后的所述衬底进行退火，使所述衬底与所述表面处理剂反应，以在所述衬底表面形成改性层；
对退火后的所述衬底进行研磨。
可选地，对所述衬底进行表面处理包括：
在所述衬底的第一表面和/或第二表面涂覆表面处理剂；
将涂覆有表面处理剂的所述衬底依次堆叠放置；
经所述衬底在100℃～200℃的温度下烘烤0～2h。
可选地，对所述衬底进行表面处理之前，还包括以下步骤：
提供软化剂、催化剂以及防粘剂；
将所述软化剂、催化剂以及防粘剂混合均匀得到表面处理剂。
可选地，对表面处理后的所述衬底进行退火还包括以下步骤：
将涂覆有表面处理剂的所述衬底放入加热炉；
在30℃～3000℃的温度范围内对所述衬底进行退火，退火时间为0.1h～30天。
可选地，对表面处理后的所述衬底进行退火还包括以下步骤：
升温：以0.5～200℃/min的升温速率，将加热炉升温至100℃～2000℃；
保温：在100～2000℃的温度范围内，保温0.1h～500h；
降温：以0.5～200℃/min的降温速率将加热炉降温至室温。
可选地，所述改性层的厚度为所述衬底厚度的0～100％。
可选地，该衬底加工方法还包括以下步骤：
对研磨后的所述衬底进行清洗；
对清洗后的所述衬底进行铜抛和抛光。
本发明的又一实施例提供了一种半导体器件制备方法，该方法包括以下步骤：
提供衬底，采用本发明所述的衬底加工方法对所述衬底进行加工；
在所述衬底的第一表面和/或第二表面形成至少一层半导体层；
对所述半导体层进行蚀刻。
可选地，在所述衬底的所述第一表面和/或所述第二表面形成至少一层半导体层还包括以下步骤：
在所述衬底上形成第一半导体层；
在所述第一半导体层上方形成有源层；
在所述有源层上方形成与所述第一半导体层的导电性相反的第二半导体层。
可选地，该半导体器件制造方法还包括：
分别形成与所述第一半导体层和所述第二半导体层连通的第一电极和第二电极。
如上所述，本发明提供的衬底加工方法以及半导体器件制造方法，至少具备如下有益技术效果：
本发明的方法中，衬底加工过程中，自晶棒切割得到多个衬底之后，对衬底进行表面处理，可以对衬底的单面或者双面进行表面处理，然后对衬底进行退火。该表面处理剂包括软化剂、催化剂以及防粘剂，在退火过程中，在催化剂的作用下，表面处理剂中的软化剂与衬底发生反应，在衬底表面形成改性层，该改性层为疏松结构，能够起到软化衬底的作用，降低了衬底表面的强度。经表面处理及退火后的衬底在后续的研磨及铜抛、抛光过程中，能够显著提高研磨和抛光效率，降低衬底的加工难度。例如，对于蓝宝石衬底，经上述表面处理及退火后，研磨时衬底移除率可达6.20μm/min，抛光移除率可达15.67μm/h。衬底移除率大幅提高，有利于提高生产效率、降低成本。
本发明的方法中，通过调整退火工序的温度及时间，可以控制表面处理剂与衬底的反应程度，即控制被软化的衬底(改性层)的厚度，由于软化后的衬底的研磨及抛光效率更高，因此有利于降低后续研磨和抛光的难度，提高加工效率，并且可以提高衬底的加工质量。
另外，由于改性层与衬底的晶格和热力学性质的差别，可以调整衬底的晶格参数及外延生长的热应力，使衬底与外延层更加匹配，降低晶格失配率及热失配率，有利于提高外延质量。同时还可以根据外延层的性质，选择合适的表面处理剂，使得在衬底表面形成的改性层的性质更加接近外延层的性质。在研磨和抛光过程中，控制去除的衬底的厚度小于改性层的厚度，保证在衬底表面存在一改性层薄层，从而有效调整衬底的性质，更加匹配外延的需求。
附图说明
图1显示为本发明一实施例提供的衬底加工方法的流程图。
图2显示为自晶棒线切得到的衬底的示意图。
图3显示为一可选实施例中对衬底进行表面处理时衬底的堆叠方式。
图4显示为另一可选实施例中对衬底进行表面处理时衬底的堆叠方式。
图5显示为衬底与表面处理剂发生反应形成改性层的结构示意图。
图6a显示为进行退火处理前的衬底的示意图。
图6b显示为经退火处理之后的衬底的示意图。
图7显示为经表面处理的本发明的衬底与未经表面处理的对照组衬底在研磨过程中移除率随时间变化的对比图。
图8显示为经表面处理的本发明的衬底与未经表面处理的对照组衬底在抛光过程中移除率随时间变化的对比图。
图9显示为未经表面处理的衬底的图形化后的表面图形的示意图。
图10显示为本发明中经表面处理后的衬底的图形化后的表面图形的示意图。
图11显示为本发明另一实施例提供的半导体器件制造方法的流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。
衬底的制备是半导体器件制造过程中非常重要的一个环节，衬底的质量或品质直接影响着器件的性能。衬底加工一般需要经过长晶、切割、研磨、退火、抛光、清洗等一系列复杂的过程。大多数的衬底材料的莫氏硬度较大，例如蓝宝石衬底，其莫氏硬度为9，导致其研磨、抛光等加工过程较为困难，加工耗时长，衬底的加工品质较差，并且物料损耗也很大，机台的折旧很快，这就造成衬底的加工成本大大增加。
为了降低衬底加工难度，提高加工效率，降低衬底加工成本，同时保证甚至提高衬底的加工品质，本发明提供一种衬底加工方法及半导体器件制备方法。
如图1所示，在本发明的一实施例中，本发明的衬底加工方法包括如下步骤：
S01：对长晶形成的晶棒进行切割，得到多个衬底，每一个所述衬底均包括第一表面和第二表面；
本实施例中，上述衬底可以是用于半导体器件制造的任意衬底，例如，可以是玻璃、化合物半导体、金属以及合金、氧化物、氮化物、三五族化合物、二六族化合物、第四主族单质及化合物、卤化物、硅酸盐、碳酸盐等。如图2所示，本实施例中的衬底100具有第一表面101和第二表面102。
以蓝宝石衬底为例，其长晶过程通常为，首先将原料三氧化二铝至于坩埚中，对坩埚及其中的三氧化二铝进行加热，温度加热到2000℃以上，使得三氧化二铝熔化为熔融状态的熔体；然后进行引晶，将熔体液面温度稳定在2050℃～2060℃之间，从液面正上方放入蓝宝石籽晶，并使籽晶与溶体液面接触；然后放肩：缓慢提拉籽晶，晶体重量均匀增加，使晶体直径增大至预定直径；等径生长：匀速提拉晶体，并使其以相等的直径生长；切离：晶体直径缩小，直到形成尖点而与熔液完全脱离，并对脱离溶液后的晶体进行降温，至此得到蓝宝石晶体。对长晶得到的蓝宝石晶体，在线切割机上进行多线切割，得到蓝宝石衬底。
S02：对所述衬底进行表面处理；
在本实施例中，可以对衬底采取单面表面处理的方式，也可以采用双面表面处理的方式。主要包括在衬底100的第一表面101和/或第二表面102上涂覆表面处理剂。该处理剂包括软化剂：铝酸盐、硅酸盐、碳酸盐、氢氧化物、氧化物或卤化物等，催化剂：还原性材料(碳、硅、硫化物、金属单质、碘化物、二价铁盐等低价化合物)、氧化性材料(高锰酸钾、重铬酸盐、氯酸盐、硝酸盐、三价铁盐、二价铜盐等高价态化合物)、酸、碱或离子盐，防粘剂：氧化物等。将上述软化剂、催化剂及防粘剂均匀混合后涂覆在衬底的表面，表面处理剂的厚度可以根据后续衬底研磨和抛光过程中衬底移除率的要求以及退火参数来确定。
在本实施例的一可选实施例中，如图3所示，示出了对衬底进行单面处理的衬底堆放方式。以对衬底100的第一表面102进行表面处理为例，首先在第一衬底100的第一表面101上涂覆表面处理剂200，然后在表面处理剂200上方堆叠放置第二衬底100，并且该第二衬底100的第一表面101与表面处理剂200接触；然后在第二衬底100上方放置第三衬底100，此时第三衬底100的第二表面102与第二衬底100的第二表面102接触；然后在第三衬底100的第一表面100上涂覆表面处理剂200。如此依次堆叠衬底和表面处理剂，形成图3所示的“衬底-表面处理剂-衬底”这样的层叠结构。
在本发明的另一可选实施例中，如图4所示，示出了对衬底进行双面表面处理的衬底堆放方式。首先，在第一衬底100的第一表面101和第二表面102上分别涂覆表面处理剂200，然后在第一表面101上方的表面处理剂200上放置第二衬底100，使得第二衬底的第一表面101(或者第二表面102)与表面处理剂200接触，然后在第二衬底100的第二表面102(或者第一表面101)上涂覆表面处理剂200；如此依次循环放置衬底、涂覆表面处理剂，形成图4所示的“表面处理剂-衬底-表面处理剂”这样的层叠结构。
如图3或图4所示，将衬底表面涂覆表面处理剂之后，对上述堆叠结构进行烘烤，例如在100℃～200℃的温度范围内，烘烤0～2h。在此烘烤过程中，表面处理剂几乎不与衬底发生反应，或者反应程度非常小。但是在此过程中，表面处理剂被初步烘干，使得其与衬底能够紧密贴合在一起，便于后续退火过程中与衬底反应。
S02：对表面处理后的所述衬底进退火，使所述衬底与所述表面处理剂反应，以在所述衬底表面形成改性层；
经上述表面处理后，将堆叠放置的带有表面处理剂的衬底放入加热炉中，进行退火工序。在本实施例中，退火温度介于30℃～3000℃，退火时间大约为0.1小时～30天。
在可选实施例中，退火过程主要包括：升温阶段，在此阶段，以0.5～200℃/min的升温速率，将加热炉升温至100℃～2000℃。保温阶段：在100℃～2000℃的温度范围内，保温0.1小时～500小时；降温阶段：以0.5～200℃/min的降温速率进行降温，直至加热炉降温至室温。在更加优选的实施例中，以1～20℃/min的升温速率将加热炉升温至1300～1800℃，在1300～1800℃下保温1～100小时，然后以1～20℃/min的降温速率降温室温。
在上述保温阶段，表面处理剂与衬底充分反应。本实施例中，表面处理剂中的软化剂以碳酸钙为例，在保温阶段，碳酸钙发生分解反应：
CaCO3→CaO+CO2↑
上述分解反应的反应产物CaO的反应活性较高，在高温条件下，会与衬底反应，以蓝宝石衬底为例，发生如下反应：
CaO+Al2O3→xCaO·yAl2O3
上述反应式中x、y的取值均大于零，并且不同的x、y取值组合代表着不同的反应产物，在本实施例所述的保温阶段的高温条件下，会存在多个反应产物。
在退火过程中，表面处理剂中的软化剂在催化剂的作用下，自衬底表面开始反应，如图5形成改性层103，随着时间的推移，软化剂不断向衬底内部扩散，逐步与衬底发生反应，改性层103的厚度不断增加，通过控制保温温度及保温时间，可以控制改性层103的厚度，例如根据后续研磨、抛光过程中衬底移除率的要求，可以将改性层103的厚度控制在衬底厚度的0～100％范围内。
相比于蓝宝石衬底本身，包含上述反应产物的改性层103的莫氏硬度大约为6～7，相对较低。另外，如图6a和图6b所示，未经表面处理及退火的衬底表面结构致密光滑，经上述表面处理及退火之后，衬底表面变得粗糙疏松，这样的疏松结构相对致密光滑的结构更加易于移除。同时，由于改性层与蓝宝石衬底的晶格和热力学性质的差别，可以调整蓝宝石衬底的晶格参数和外延生长的热应力，使得蓝宝石衬底与外延层更加匹配，降低晶格失配率及热失配率，有利于提高外延质量。
S03：对退火后的所述衬底进行研磨。
退火结束后，对衬底进行研磨。为了验证经上述表面处理及退火后的衬底的研磨的移除率，本实施例中，对经上述处理的衬底以及未经处理的对照组衬底以相同的研磨工艺条件进行研磨，研磨时间等参数也相同。
如图7所示，示出了在相同的研磨时间内，不同研磨阶段两组衬底的移除率、以及研磨结束后两组衬底的总的移除率。由图7可以看出，相对未经表面处理的对照组衬底，经本发明的上述处理后的衬底在研磨过程中，衬底移除率显著提高，例如在研磨的前5分钟，本发明的表面处理后的衬底的移除率达到7.52μm/min，而未经处理的对照组衬底的移除率仅为4.37μm/min；在研磨第5分钟至第10分钟过程中，本发明的表面处理后的衬底的移除率由7.52μm/min降至5.0μm/min，而未经处理的对照组衬底的移除率由4.37μm/min降至2.90μm/min；第10分钟至第12分钟，本发明的表面处理后的衬底的移除率保持为5.0μm/min，而未经处理的对照组衬底的移除率保持为2.90μm/min。整个研磨阶段，本发明的表面处理后的衬底的总移除率高达6.20μm/min，而未经处理的对照组衬底的移除率仅为3.60μm/min。由此可见，经本发明的表面处理后的衬底在退火之后的研磨过程中，衬底移除率显著提高，即，本发明的上述处理过程显著降低了衬底的加工难度，这就有利于节约研磨时间，提高生产效率。
在本实施例的一可选实施例中，经上述研磨之后，还包括对衬底进行清洗，以除去研磨之后衬底表面留存的杂质。然后对衬底进行抛光，本实施例中，同样对经上述处理的衬底以及未经处理的对照组衬底同时以相同的抛光工艺条件进行抛光，抛光时间等参数也相同。
如图8所示，示出了在相同的抛光时间内，不同抛光阶段两组衬底的移除率、以及抛光结束后两组衬底的总的移除率。由图8可以看出，相对未经表面处理的衬底，经本发明的表面处理后的衬底在抛光过程中，衬底移除率显著提高，例如在研磨的前0.25小时，本发明的表面处理后的衬底的移除率达到48μm/h，而未经处理的对照组衬底的移除率仅为20μm/h；在研磨第0.25小时至第1.5小时过程中，本发明的表面处理后的衬底的移除率由48μm/h降至17.14μm/h，而未经处理的对照组衬底的移除率由20μm/h降至14μm/h；第1.5h至第2.5h、第3h过程中，本发明的表面处理后的衬底与对照组衬底的移除率基本相同。整个抛光阶段，本发明的表面处理后的衬底的总移除率达15.67μm/h，而未经处理的对照组衬底的移除率为12.33μm/h。由此可见，经本发明的表面处理后的衬底在退火之后的抛光过程中，衬底移除率同样显著提高，即，衬底的加工难度显著降低，这有利于节约抛光时间，提高生产效率。
由上述可见，经上述表面处理及退火之后的衬底在研磨和抛光过程中的衬底移除率均有明显提高，衬底的加工难度显著降低，有利于节约衬底的加工时间，提高生产效率。同时还可以根据外延层的性质，选择合适的表面处理剂，使得在衬底表面形成的改性层的性质更加接近外延层的性质。在研磨和抛光过程中，控制去除的衬底的厚度小于改性层的厚度，保证在衬底表面存在一改性层薄层，从而有效调整衬底的性质，更加匹配外延的需求。
本实施例的另一可选实施例中，如图9所示，以图案化蓝宝石衬底(patternsapphire substrate，PPS)为例，对经上述表面处理和退火后的衬底进行图案化，以利于后续外延层的形成。衬底100的表面形成凸起结构300。如图10所示，自衬底的厚度方向可见，衬底的表面仍然存在很薄的表面改性层103，凸起结构300及改性层103中均有Ca2+离子残留，存留的Ca2+离子相对未经表面处理的对照组衬底高出25％。由于Ca2+离子的半径比Al3+半径大，因此Ca2+离子的渗入可以调节蓝宝石衬底的晶格参数，使蓝宝石衬底与外延层更加匹配，降低晶格失配率，有利于提高外延质量。另外，实验证实，存留的改性层103及凸起结构300的总厚度基本介于3μm～30μm范围内，该厚度范围不会影响后续外延层的形成，也不会影响外延层的质量。
本发明的另一实施例中，提供一种半导体器件制造方法，如图11所示，该方法包括如下步骤：
S001：提供衬底，采用本发明上述实施例所述的衬底加工方法对所述衬底进行加工；
如上面实施例所述，对衬底的第一表面和/或第二表面进行表面处理，并对表面处理后的衬底进行退火，对退火后的衬底进行研磨。同样还包括，对研磨后的衬底进行清洗以及铜抛和抛光等过程。上述工艺过程可参照上述实施例所述，在此不再赘述。
上述衬底同样可以是任意适用于半导体制造的衬底，例如，可以是玻璃、化合物半导体和绝缘体、金属以及合金、氧化物、氮化物、三五族化合物、二六族化合物、第四主族单质及化合物、卤化物、钙钛矿型材料、硅酸盐、碳酸盐、铝酸盐等。
S002：在所述衬底的第一表面和/或第二表面形成至少一层半导体层；
在本实施例中，以在蓝宝上衬底上形成半导体层为例，形成上述至少一层半导体层包括：首先在衬底上形成第一半导体层，然后在第一半导体层上方形成有源层，之后在上述有源层上方形成第二半导体层，该第二半导体层的导电性与第一半导体层的导电性相反。另外还包括分别形成与第一半导体层和第二半导体层连通的第一电极和第二电极。
S003：对所述半导体层进行蚀刻。
该第一半导体层可以是N型半导体层，第二半导体层则为P型半导体层；第一半导体层可以是P型半导体层，第二半导体层则为N型半导体层，上述有源层可以是多重量子阱。对上述至少一层半导体层进行蚀刻，在上述至少一层半导体层中形成半导体发光结构。
本发明的上述半导体器件制备方法中，同样采用本发明上述的衬底加工方法对衬底进行加工，同样能够节约半导体器件的制造时间，同时提高半导体器件的良率。
如上所述，本发明提供的衬底加工方法以及半导体器件制造方法，至少具备如下有益技术效果：
本发明的方法中，衬底加工过程中，自晶棒切割得到多个衬底之后，对衬底进行表面处理，可以对衬底的单面或者双面进行表面处理，然后对衬底进行退火。该表面处理剂包括软化剂、催化剂以及防粘剂，在退火过程中，在催化剂的作用下，表面处理剂中的软化剂与衬底发生反应，在衬底表面形成改性层，该改性层为疏松结构，能够起到软化衬底的作用，降低了衬底表面的强度。经表面处理及退火后的衬底在后续的研磨及铜抛、抛光过程中，能够显著提高研磨和抛光效率，降低衬底的加工难度。例如，对于蓝宝石衬底，经上述表面处理及退火后，研磨时衬底移除率可达6.20μm/min，抛光移除率可达15.67μm/h。衬底移除率大幅提高，有利于提高生产效率、降低成本。
本发明的方法中，通过调整退火工序的温度及时间，可以控制表面处理剂与衬底的反应程度，即控制被软化的衬底(改性层)的厚度，由于软化后的衬底的研磨及抛光效率更高，因此有利于降低衬底的加工难度，提高加工效率，同时提高衬底的加工质量。
另外，由于改性层与衬底的晶格和热力学性质的差别，可以调整衬底的晶格参数及外延生长的热应力，使衬底与外延层更加匹配，降低晶格失配率及热失配率，有利于提高外延质量。同时还可以根据外延层的性质，选择合适的表面处理剂，使得在衬底表面形成的改性层的性质更加接近外延层的性质。在研磨和抛光过程中，控制去除的衬底的厚度小于改性层的厚度，保证在衬底表面存在一改性层薄层，从而有效调整衬底的性质，更加匹配外延的需求。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种衬底加工方法，其特征在于，包括如下步骤：
对长晶形成的晶棒进行切割，得到多个衬底，每一个所述衬底均包括第一表面和第二表面；
对所述衬底进行表面处理；
对表面处理后的所述衬底进行退火，使所述衬底与所述表面处理剂反应，以在所述衬底表面形成改性层；
对退火后的所述衬底进行研磨。
2.根据权利要求1所述的衬底加工方法，其特征在于，对所述衬底进行表面处理包括：
在所述衬底的第一表面和/或第二表面涂覆表面处理剂；
将涂覆有表面处理剂的所述衬底依次堆叠放置；
经所述衬底在100℃～200℃的温度下烘烤0～2h。
3.根据权利要求1所述的衬底加工方法，其特征在于，对所述衬底进行表面处理之前，还包括以下步骤：
提供软化剂、催化剂以及防粘剂；
将所述软化剂、催化剂以及防粘剂混合均匀得到表面处理剂。
4.根据权利要求1述的衬底加工方法，其特征在于，对表面处理后的所述衬底进行退火还包括以下步骤：
将涂覆有表面处理剂的所述衬底放入加热炉；
在30℃～3000℃的温度范围内对所述衬底进行退火，退火时间为0.1h～30天。
5.根据权利要求4所述的衬底加工方法，其特征在于，对表面处理后的所述衬底进行退火还包括以下步骤：
升温：以0.5～200℃/min的升温速率，将加热炉升温至100℃～2000℃；
保温：在100～2000℃的温度范围内，保温0.1h～500h；
降温：以0.5～200℃/min的降温速率将加热炉降温至室温。
6.根据权利要求1或5所述的衬底加工方法，其特征在于，所述改性层的厚度为所述衬底厚度的0～100％。
7.根据权利要求1所述的衬底加工方法，其特征在于，还包括以下步骤：
对研磨后的所述衬底进行清洗；
对清洗后的所述衬底进行铜抛和抛光。
8.一种半导体器件制造方法，其特征在于，包括以下步骤：
提供衬底，采用权利要求1-7中任意一项所述的衬底加工方法对所述衬底进行加工；
在所述衬底的第一表面和/或第二表面形成至少一层半导体层；
对所述半导体层进行蚀刻。
9.根据权利要求8所述的半导体器件制造方法，其特征在于，在所述衬底的所述第一表面和/或所述第二表面形成至少一层半导体层还包括以下步骤：
在所述衬底上形成第一半导体层；
在所述第一半导体层上方形成有源层；
在所述有源层上方形成与所述第一半导体层的导电性相反的第二半导体层。
10.根据权利要求9所述的半导体器件制造方法，其特征在于，还包括：
分别形成与所述第一半导体层和所述第二半导体层连通的第一电极和第二电极。
CN202080004967.0A 2020-06-16 2020-07-10 一种衬底加工方法及半导体器件制造方法 Active CN112689886B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010547979 2020-06-16
CN202010547979X 2020-06-16
PCT/CN2020/101293 WO2021253542A1 (zh) 2020-06-16 2020-07-10 一种衬底加工方法及半导体器件制造方法

Publications (2)

Publication Number Publication Date
CN112689886A true CN112689886A (zh) 2021-04-20
CN112689886B CN112689886B (zh) 2022-11-18

Family

ID=75457722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080004967.0A Active CN112689886B (zh) 2020-06-16 2020-07-10 一种衬底加工方法及半导体器件制造方法

Country Status (2)

Country Link
US (1) US20220028698A1 (zh)
CN (1) CN112689886B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115246091A (zh) * 2021-04-26 2022-10-28 福建晶安光电有限公司 一种衬底加工方法及半导体器件制造方法
CN115341282A (zh) * 2022-09-15 2022-11-15 福建晶安光电有限公司 一种衬底改性处理方法及半导体发光器件的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177543A (ja) * 2009-01-30 2010-08-12 Ebara Corp 基板処理方法及び基板処理装置
JP2010258305A (ja) * 2009-04-27 2010-11-11 Toshiba Corp 半導体装置の製造方法
CN102130037A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
US20120034437A1 (en) * 2010-08-06 2012-02-09 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
CN104562116A (zh) * 2014-12-26 2015-04-29 合肥奥福表面处理科技有限公司 一种对pet基材进行电镀前预处理的方法
CN105655240A (zh) * 2016-04-05 2016-06-08 福建晶安光电有限公司 一种蓝宝石晶片的加工方法
JP2016167618A (ja) * 2016-04-26 2016-09-15 株式会社東京精密 ウェハ割断方法及びウェハ割断装置
TW201737333A (zh) * 2016-02-01 2017-10-16 迪思科股份有限公司 處理基板的方法
CN110744732A (zh) * 2019-09-03 2020-02-04 福建晶安光电有限公司 一种高性能衬底的制作工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010615A (ja) * 2008-06-30 2010-01-14 Sumco Corp 固体撮像素子用シリコン基板およびその製造方法
MY160091A (en) * 2010-06-09 2017-02-28 Basf Se Aqueous alkaline etching and cleaning composition and method for treating the surface of silicon substrates
DE102011050136A1 (de) * 2010-09-03 2012-03-08 Schott Solar Ag Verfahren zum nasschemischen Ätzen einer Siliziumschicht
WO2014070795A1 (en) * 2012-10-31 2014-05-08 Silicium Energy, Inc. Methods for forming thermoelectric elements
US10249489B2 (en) * 2016-11-02 2019-04-02 Versum Materials Us, Llc Use of silyl bridged alkyl compounds for dense OSG films
CN108666232B (zh) * 2017-03-28 2021-11-12 雷仲礼 基板处理系统、基板翻转装置和方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177543A (ja) * 2009-01-30 2010-08-12 Ebara Corp 基板処理方法及び基板処理装置
JP2010258305A (ja) * 2009-04-27 2010-11-11 Toshiba Corp 半導体装置の製造方法
US20120034437A1 (en) * 2010-08-06 2012-02-09 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
CN102130037A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN104562116A (zh) * 2014-12-26 2015-04-29 合肥奥福表面处理科技有限公司 一种对pet基材进行电镀前预处理的方法
TW201737333A (zh) * 2016-02-01 2017-10-16 迪思科股份有限公司 處理基板的方法
CN105655240A (zh) * 2016-04-05 2016-06-08 福建晶安光电有限公司 一种蓝宝石晶片的加工方法
JP2016167618A (ja) * 2016-04-26 2016-09-15 株式会社東京精密 ウェハ割断方法及びウェハ割断装置
CN110744732A (zh) * 2019-09-03 2020-02-04 福建晶安光电有限公司 一种高性能衬底的制作工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115246091A (zh) * 2021-04-26 2022-10-28 福建晶安光电有限公司 一种衬底加工方法及半导体器件制造方法
CN115341282A (zh) * 2022-09-15 2022-11-15 福建晶安光电有限公司 一种衬底改性处理方法及半导体发光器件的制造方法

Also Published As

Publication number Publication date
CN112689886B (zh) 2022-11-18
US20220028698A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
CN112689886B (zh) 一种衬底加工方法及半导体器件制造方法
KR101989255B1 (ko) 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법
CN107533959A (zh) 外延硅晶片的制造方法
US7615470B2 (en) Method of manufacturing gallium nitride semiconductor
JP2022552024A (ja) ＳｃＡｌＭｇＯ４基板に基づく窒化ガリウム単結晶及びその製造方法
EP1391921A1 (en) METHOD FOR PREPARING NITROGEN−DOPED AND ANNEALED WAFER AND NITROGEN−DOPED AND ANNEALED WAFER
WO2005014898A1 (ja) ウエーハの製造方法
CN107532325A (zh) 硅外延晶圆及其制造方法
US4193783A (en) Method of treating a silicon single crystal ingot
WO2015012403A1 (ja) ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法
TWI774380B (zh) 基材的加工方法及半導體元件的製造方法
JPH10324597A (ja) ＬｉＧａＯ２ 単結晶体，単結晶基板，およびそれらの製造方法
JP2009057260A (ja) Ｉｉｉ族窒化物単結晶の製造方法及びｉｉｉ族窒化物単結晶基板の製造方法
CN107230737A (zh) Iii族氮化物基板以及iii族氮化物结晶的制造方法
JP6241831B2 (ja) Ｉｉｉ族窒化物結晶の製造方法、およびｒａｍｏ４含有基板
CN115246091A (zh) 一种衬底加工方法及半导体器件制造方法
JP2002161000A (ja) 窒化ガリウム単結晶の製造方法
CN115763220A (zh) 一种衬底加工方法及半导体器件制造方法
WO2022202767A1 (ja) Ｇａ２Ｏ３系単結晶基板と、Ｇａ２Ｏ３系単結晶基板の製造方法
CN106048732A (zh) 硅晶片的制造方法
JP6268505B2 (ja) Ｉｉｉ族窒化物基板およびｉｉｉ族窒化物結晶の製造方法
JP3683714B2 (ja) 成膜用基板及び電子デバイス
JP5032319B2 (ja) ＺｎＴｅ単結晶基板の熱処理方法およびＺｎＴｅ単結晶基板
CN114752992A (zh) 一种pzn-基三元高性能单晶的制备方法
JP2005064256A (ja) エピタキシャルウエーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant