CN112651205B - 印刷电路板插件焊盘和插件封装的生成方法、系统和装置 - Google Patents
印刷电路板插件焊盘和插件封装的生成方法、系统和装置 Download PDFInfo
- Publication number
- CN112651205B CN112651205B CN202011479914.2A CN202011479914A CN112651205B CN 112651205 B CN112651205 B CN 112651205B CN 202011479914 A CN202011479914 A CN 202011479914A CN 112651205 B CN112651205 B CN 112651205B
- Authority
- CN
- China
- Prior art keywords
- pad
- layer
- plug
- pads
- copper sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明公开了一种印刷电路板插件焊盘和插件封装的生成方法、系统、装置及存储介质;本发明所述印刷电路板插件焊盘的生成方法能减少输出贴片钢网时单独去处理插件焊盘钢网的麻烦,能够解决传统方法要手动去一个一个添加钢网,容易导致漏开或错位的问题;同时能避免漏出钢网的情况,此外,还能增加焊盘底层焊锡量,能通过焊盘面积的增加,形成锡膏导流,避免短路情况;本发明所述印刷电路板插件封装的生成方法能增加锡膏流入插孔的量,从而保证焊接质量,增加焊接牢靠度和过电流能力,能够解决传统插件封装生成方法容易出现虚焊、假焊、上锡不足等问题。本发明可广泛应用于印刷电路板生成技术领域。
Description
技术领域
本发明涉及印刷电路板设计技术领域,尤其是一种印刷电路板插件焊盘和插件封装的生成方法、系统、装置及存储介质。
背景技术
在PCB生成领域,有很多的元器件是插件的,且现如今,为了节省PCB贴片时间和减少受高温次数,很多的插件元件都是采用表贴的方式,这就要求插件元件焊盘也需要开钢网。众所周知,PADS设计软件在PCB生成领域是主流的设计软件,但PADS设计软件针对插件焊盘默认是不输出钢网的,哪怕在钢网层添加了焊盘,也是在输出GERBER时不会输出插孔钢网的,这就导致很多麻烦,需要手动去一个一个添加钢网,容易导致漏开或错位现象;而传统的插件封装设计通常是根据封装管脚大小,每个管脚尺寸放大比例都一样,在很多情况下,容易出现虚焊、假焊、上锡不足等问题。
术语解释:
PCB:Printed Circuit Board的简称,中文名称为印制电路板;
PADS:一款制作PCB板的软件,PADS包括PADS Logic、PADS Layout和PADS Router;
GERBER:一种计算机文件格式,是线路板行业软件描述线路板(线路层、阻焊层、字符层等)图像及钻、铣数据的文档格式集合,是线路板行业图像转换的标准格式。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明提出一种印刷电路板插件焊盘和插件封装的生成方法、系统、装置及存储介质。
本发明所采取的技术方案是:
一方面,本发明实施例包括一种印刷电路板插件焊盘的生成方法,包括:
新建插件焊盘,所述插件焊盘包括焊盘顶层、焊盘内层和焊盘底层;
分别设置所述焊盘顶层尺寸、焊盘内层尺寸和焊盘底层尺寸;
在所述插件焊盘中添加顶层阻焊层、底层阻焊层和顶层助焊层;
设置所述顶层阻焊层尺寸大于所述焊盘顶层尺寸;
设置所述底层阻焊层尺寸大于所述焊盘底层尺寸;
在所述焊盘顶层中勾画第一铜皮,并将所述第一铜皮放置在所述顶层助焊层;
在所述焊盘底层中勾画第二铜皮,并将所述第二铜皮放置在所述焊盘底层;
在所述焊盘底层中勾画第三铜皮,并将所述第三铜皮放置在所述底层阻焊层;
将所述第一铜皮、第二铜皮和第三铜皮与所述插件焊盘关联成一个整体。
进一步地,所述设置所述顶层阻焊层尺寸大于所述焊盘顶层尺寸,具体为:
设置所述顶层阻焊层尺寸比所述焊盘顶层尺寸大0.1mm-0.2mm。
进一步地,所述设置所述底层阻焊层尺寸大于所述焊盘底层尺寸,具体为:
设置所述底层阻焊层尺寸比所述焊盘底层尺寸大0.1mm-0.2mm。
进一步地,所述在所述焊盘顶层中勾画第一铜皮,具体为:
在所述焊盘顶层中勾画第一铜皮,所述第一铜皮尺寸比所述焊盘顶层尺寸小0.1mm。
进一步地,所述第三铜皮与所述第二铜皮为形状大小相同的椭圆形铜皮。
另一方面,本发明实施例包括一种印刷电路板插件封装的生成方法,包括:
根据所述印刷电路板插件焊盘的生成方法,生成多个插件焊盘;
将多个所述插件焊盘沿水平方向排列并排成多列阵型;
将第一组插件焊盘中的焊盘内径修改为比第二组插件焊盘中的焊盘内径大,所述第二组插件焊盘包括所述多列阵型中的首列插件焊盘和尾列插件焊盘,所述第一组插件焊盘包括所述多列阵型中除首列插件焊盘和尾列插件焊盘以外的其他插件焊盘。
进一步地,所述将第一组插件焊盘中的焊盘内径修改为比第二组插件焊盘中的焊盘内径大,具体为:
将第一组插件焊盘中的焊盘内径修改为比第二组插件焊盘中的焊盘内径大0.15mm-0.35mm。
另一方面,本发明实施例包括一种印刷电路板插件焊盘的生成系统,包括:
新建模块,用于新建插件焊盘,所述插件焊盘包括焊盘顶层、焊盘内层和焊盘底层;
第一设置模块,用于分别设置所述焊盘顶层尺寸、焊盘内层尺寸和焊盘底层尺寸;
添加模块,用于在所述插件焊盘中添加顶层阻焊层、底层阻焊层和顶层助焊层;
第二设置模块,用于设置所述顶层阻焊层尺寸大于所述焊盘顶层尺寸;
第三设置模块,用于设置所述底层阻焊层尺寸大于所述焊盘底层尺寸;
第一勾画模块,用于在所述焊盘顶层中勾画第一铜皮,并将所述第一铜皮放置在所述顶层助焊层;
第二勾画模块,用于在所述焊盘底层中勾画第二铜皮,并将所述第二铜皮放置在所述焊盘底层;
第三勾画模块,用于在所述焊盘底层中勾画第三铜皮,并将所述第三铜皮放置在所述底层阻焊层;
关联模块,用于将所述第一铜皮、第二铜皮和第三铜皮与所述插件焊盘关联成一个整体。
另一方面,本发明实施例包括一种印刷电路板插件焊盘的生成装置,包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现所述印刷电路板插件焊盘的生成方法。
另一方面,本发明实施例包括计算机可读存储介质,其上存储有处理器可执行的程序,所述处理器可执行的程序在被处理器执行时用于实现所述印刷电路板插件焊盘的生成方法。
本发明的有益效果是:
(1)本发明所述印刷电路板插件焊盘的生成方法能减少输出贴片钢网时单独去处理插件焊盘钢网的麻烦,能够解决传统方法要手动去一个一个添加钢网,容易导致漏开或错位的问题;同时能避免漏出钢网的情况,此外,还能增加焊盘底层焊锡量,能通过焊盘面积的增加,形成锡膏导流,避免短路情况;
(2)本发明所述印刷电路板插件封装的生成方法能增加锡膏流入插孔的量,从而保证焊接质量,增加焊接牢靠度和过电流能力,能够解决传统插件封装生成方法容易出现虚焊、假焊、上锡不足等问题。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为本发明实施例所述印刷电路板插件焊盘的生成方法的步骤流程图;
图2为本发明实施例所述焊盘顶层的示意图;
图3为本发明实施例所述焊盘底层的示意图;
图4为本发明实施例所述印刷电路板插件封装的生成方法的步骤流程图;
图5为本发明实施例所述插件封装的示意图;
图6为本发明实施例所述插件封装中的其中一种示意图;
图7为本发明实施例所述印刷电路板插件焊盘装置的结构示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的描述中,若干的含义是一个或者多个,多个的含义是两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中,除非另有明确的限定,设置、安装、连接等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
下面结合附图,对本申请实施例作进一步阐述。
参照图1,本发明实施例提供一种印刷电路板插件焊盘的生成方法,包括但不限于以下步骤:
S1.新建插件焊盘,所述插件焊盘包括焊盘顶层、焊盘内层和焊盘底层;
S2.分别设置所述焊盘顶层尺寸、焊盘内层尺寸和焊盘底层尺寸;
S3.在所述插件焊盘中添加顶层阻焊层、底层阻焊层和顶层助焊层;
S4.设置所述顶层阻焊层尺寸大于所述焊盘顶层尺寸;
S5.设置所述底层阻焊层尺寸大于所述焊盘底层尺寸;
S6.在所述焊盘顶层中勾画第一铜皮,并将所述第一铜皮放置在所述顶层助焊层;
S7.在所述焊盘底层中勾画第二铜皮,并将所述第二铜皮放置在所述焊盘底层;
S8.在所述焊盘底层中勾画第三铜皮,并将所述第三铜皮放置在所述底层阻焊层;
S9.将所述第一铜皮、第二铜皮和第三铜皮与所述插件焊盘关联成一个整体。
具体地,步骤S4中,也就是所述设置所述顶层阻焊层尺寸大于所述焊盘顶层尺寸,具体为:
设置所述顶层阻焊层尺寸比所述焊盘顶层尺寸大0.1mm-0.2mm。
具体地,步骤S5,也就是所述设置所述底层阻焊层尺寸大于所述焊盘底层尺寸,具体为:
设置所述底层阻焊层尺寸比所述焊盘底层尺寸大0.1mm-0.2mm。
具体地,步骤S6,也就是所述在所述焊盘顶层中勾画第一铜皮,具体为:
在所述焊盘顶层中勾画第一铜皮,所述第一铜皮尺寸比所述焊盘顶层尺寸小0.1mm。
作为可选地实施方式,所述第三铜皮与所述第二铜皮为形状大小相同的椭圆形铜皮。
本实施例中,在PCB生成软件(如PADS)的封装编辑里新建一个插件焊盘,分别设置好焊盘顶层尺寸、焊盘内层尺寸、焊盘底层尺寸后,再分别添加顶层阻焊层、底层阻焊层和顶层助焊层,顶层阻焊层和底层阻焊层的尺寸分别比焊盘顶层尺寸和焊盘底层尺寸加大0.1-0.2mm;所述插件焊盘生成方法还包括在焊盘顶层对应位置画一块铜皮,并放在顶层助焊层,尺寸为在焊盘顶层尺寸的基础上缩小0.1mm,画好后,选择此铜皮与焊盘关联成为一个整体,如此能减少输出贴片钢网时单独去处理插件焊盘钢网的麻烦,同时能避免漏出钢网的情况;所述插件焊盘生成方法还包括在焊盘底层外边缘位置画两个同样形状大小的椭圆形铜皮,分别放在焊盘底层和底层阻焊层,画好后,选择此铜皮与焊盘关联成为一个整体,如此能增加焊盘底层焊锡量,同时还能通过焊盘面积的增加,形成锡膏导流,避免短路情况。
参照图2,图2为本发明实例生成的插件焊盘的焊盘顶层示意图,其中,100为插件焊盘的内径,也为插件焊盘的插孔,101为在焊盘顶层所画的铜皮,102为插孔焊盘的外径,103为顶层助焊层,该顶层助焊层直接涂在焊盘顶层上。
参照图3,图3为本发明实施例生成的插件焊盘的焊盘底层示意图,其中,其中200为椭圆形铜皮,201为为插件焊盘的内径,也为插件焊盘的插,202为焊盘底层,203为底层阻焊层。
具体地,本实施例中,所述插件焊盘的具体生成过程如下:
1.打开PADS封装编辑器,新建一个插孔焊盘,放在坐标原点,参照元器件规格,设置插孔尺寸(即焊盘内径)为0.6mm,焊盘外径为1.3mm,再分别添加顶层阻焊层、底层阻焊层和顶层助焊层,其中,顶层阻焊层和底层阻焊层的尺寸分别1.4mm;
2.在焊盘顶层对应位置画一块铜皮,并放在顶层助焊层,尺寸为1.2mm,画好后,选择此铜皮与插件焊盘关联成为一个整体,
3.在焊盘底层外边缘位置画两个同样形状大小的椭圆形铜皮,分别放在焊盘底层和底层阻焊层,铜皮的尺寸以超出焊盘底层尺寸0.2-0.3mm为佳,太长会占PCB空间,太短起不到导流锡膏的作用,画好后,选择此两个铜皮与焊盘关联成为一个整体。
本发明实施例所述印刷电路板插件焊盘的生成方法具有以下技术效果:
本发明实施例能减少输出贴片钢网时单独去处理插件焊盘钢网的麻烦,能够解决传统方法要手动去一个一个添加钢网,容易导致漏开或错位的问题;同时能避免漏出钢网的情况,此外,还能增加焊盘底层焊锡量,能通过焊盘面积的增加,形成锡膏导流,避免短路情况。
参照图4,本发明实施例提供一种印刷电路板插件封装的生成方法,包括但不限于以下步骤:
D1.根据所述印刷电路板插件焊盘的生成方法,生成多个插件焊盘;
D2.将多个所述插件焊盘沿水平方向排列并排成多列阵型;
D3.将第一组插件焊盘中的焊盘内径修改为比第二组插件焊盘中的焊盘内径大,所述第二组插件焊盘包括所述多列阵型中的首列插件焊盘和尾列插件焊盘,所述第一组插件焊盘包括所述多列阵型中除首列插件焊盘和尾列插件焊盘以外的其他插件焊盘。
进一步地,步骤D3中,也就是所述将第一组插件焊盘中的焊盘内径修改为比第二组插件焊盘中的焊盘内径大,具体为:
将第一组插件焊盘中的焊盘内径修改为比第二组插件焊盘中的焊盘内径大0.15mm-0.35mm。
本实施例中,以双排插件封装为例,其中每一个插件焊盘均按所述插件焊盘的生成方法生成,具体方法为两边的四个焊盘插孔尺寸以元器件规格尺寸生成,用以固定元器件,防止上下左右偏移,而中间的所有插件焊盘的插孔则在两边四个插件焊盘的插孔的基础上直径增加0.15-0.35mm,如此能增加锡膏流入插孔的量,从而保证焊接质量,增加焊接牢靠度和过电流能力。
具体地,参照图5,图5为本发明实施例生成的插件封装的示意图;其中,301为中间插件焊盘的插孔,302、303分别为首尾两边插件焊盘的插孔。
具体地,印刷电路板的生成软件为PADS,元器件规格为插针PIN直径0.45mm,插针PIN间距为2.54mm,双排12PIN。
具体地,本实施例中双排插件封装的具体生成过程如下:
(1)根据所述印刷电路板插件焊盘的生成方法,生成多个插件焊盘,选中插件焊盘,右键选择分布于重复,设置数量为5,间距2.54mm,方向为向右,点击确定,即得到第一排6个焊盘,再选中这6个焊盘,右键选择分布于重复,设置数量为1,间距2.54mm,方向为向下,点击确定,即得到第二排6个焊盘,如图6中的402为首列插件焊盘,403为尾列插件焊盘。
(2)将中间的8个插件焊盘的插孔尺寸(即焊盘内径)改为0.8mm,如图6中的401。
本发明实施例所述印刷电路板插件封装的生成方法具有以下技术效果:
本发明实施例能增加锡膏流入插孔的量,从而保证焊接质量,增加焊接牢靠度和过电流能力,能够解决传统插件封装生成方法容易出现虚焊、假焊、上锡不足等问题。
参照图7,本发明实施例还提供一种印刷电路板插件焊盘的生成装置200,具体包括:
至少一个处理器210;
至少一个存储器220,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器210执行,使得所述至少一个处理器210实现如图1所示的方法。
其中,存储器220作为一种非暂态计算机可读存储介质,可用于存储非暂态软件程序以及非暂态性计算机可执行程序。存储器220可以包括高速随机存取存储器,还可以包括非暂态存储器,例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中,存储器220可选包括相对于处理器210远程设置的远程存储器,这些远程存储器可以通过网络连接至处理器210。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
可以理解到,图7中示出的装置结构并不构成对装置200的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。
如图7所示的装置200中,处理器210可以调取存储器220中储存的程序,并执行但不限于图1所示实施例的步骤。
以上所描述的装置200实施例仅仅是示意性的,其中作为分离部件说明的单元可以是或者也可以不是物理上分开的,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现实施例的目的。
本发明实施例还提供了一种计算机可读存储介质,该计算机可读存储介质存储有处理器可执行的程序,所述处理器可执行的程序在被处理器执行时用于实现如图1所示的方法。
本申请实施例还公开了一种计算机程序产品或计算机程序,该计算机程序产品或计算机程序包括计算机指令,该计算机指令存储在计算机可读存介质中。计算机设备的处理器可以从计算机可读存储介质读取该计算机指令,处理器执行该计算机指令,使得该计算机设备执行图1所示的方法。
可以理解的是,上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器,如中央处理器、数字信号处理器或微处理器执行的软件,或者被实施为硬件,或者被实施为集成电路,如专用集成电路。这样的软件可以分布在计算机可读介质上,计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的,术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外,本领域普通技术人员公知的是,通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据,并且可包括任何信息递送介质。
上面结合附图对本发明实施例作了详细说明,但是本发明不限于上述实施例,在技术领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (10)
1.一种印刷电路板插件焊盘的生成方法,其特征在于,包括:
新建插件焊盘,所述插件焊盘包括焊盘顶层、焊盘内层和焊盘底层;
分别设置所述焊盘顶层尺寸、焊盘内层尺寸和焊盘底层尺寸;
在所述插件焊盘中添加顶层阻焊层、底层阻焊层和顶层助焊层;
设置所述顶层阻焊层尺寸大于所述焊盘顶层尺寸;
设置所述底层阻焊层尺寸大于所述焊盘底层尺寸;
在所述焊盘顶层中勾画第一铜皮,并将所述第一铜皮放置在所述顶层助焊层;
在所述焊盘底层中勾画第二铜皮,并将所述第二铜皮放置在所述焊盘底层;
在所述焊盘底层中勾画第三铜皮,并将所述第三铜皮放置在所述底层阻焊层;
将所述第一铜皮、第二铜皮和第三铜皮与所述插件焊盘关联成一个整体。
2.根据权利要求1所述的一种印刷电路板插件焊盘的生成方法,其特征在于,所述设置所述顶层阻焊层尺寸大于所述焊盘顶层尺寸,具体为:
设置所述顶层阻焊层尺寸比所述焊盘顶层尺寸大0.1mm-0.2mm。
3.根据权利要求1所述的一种印刷电路板插件焊盘的生成方法,其特征在于,所述设置所述底层阻焊层尺寸大于所述焊盘底层尺寸,具体为:
设置所述底层阻焊层尺寸比所述焊盘底层尺寸大0.1mm-0.2mm。
4.根据权利要求1所述的一种印刷电路板插件焊盘的生成方法,其特征在于,所述在所述焊盘顶层中勾画第一铜皮,具体为:
在所述焊盘顶层中勾画第一铜皮,所述第一铜皮尺寸比所述焊盘顶层尺寸小0.1mm。
5.根据权利要求1所述的一种印刷电路板插件焊盘的生成方法,其特征在于,所述第三铜皮与所述第二铜皮为形状大小相同的椭圆形铜皮。
6.一种印刷电路板插件封装的生成方法,其特征在于,包括:
根据权利要求1-5任一项所述印刷电路板插件焊盘的生成方法,生成多个插件焊盘;
将多个所述插件焊盘沿水平方向排列并排成多列阵型;
将第一组插件焊盘中的焊盘内径修改为比第二组插件焊盘中的焊盘内径大,所述第二组插件焊盘包括所述多列阵型中的首列插件焊盘和尾列插件焊盘,所述第一组插件焊盘包括所述多列阵型中除首列插件焊盘和尾列插件焊盘以外的其他插件焊盘。
7.根据权利要求6所述的一种印刷电路板插件封装的生成方法,其特征在于,所述将第一组插件焊盘中的焊盘内径修改为比第二组插件焊盘中的焊盘内径大,具体为:
将第一组插件焊盘中的焊盘内径修改为比第二组插件焊盘中的焊盘内径大0.15mm-0.35mm。
8.一种印刷电路板插件焊盘的生成系统,其特征在于,包括:
新建模块,用于新建插件焊盘,所述插件焊盘包括焊盘顶层、焊盘内层和焊盘底层;
第一设置模块,用于分别设置所述焊盘顶层尺寸、焊盘内层尺寸和焊盘底层尺寸;
添加模块,用于在所述插件焊盘中添加顶层阻焊层、底层阻焊层和顶层助焊层;
第二设置模块,用于设置所述顶层阻焊层尺寸大于所述焊盘顶层尺寸;
第三设置模块,用于设置所述底层阻焊层尺寸大于所述焊盘底层尺寸;
第一勾画模块,用于在所述焊盘顶层中勾画第一铜皮,并将所述第一铜皮放置在所述顶层助焊层;
第二勾画模块,用于在所述焊盘底层中勾画第二铜皮,并将所述第二铜皮放置在所述焊盘底层;
第三勾画模块,用于在所述焊盘底层中勾画第三铜皮,并将所述第三铜皮放置在所述底层阻焊层;
关联模块,用于将所述第一铜皮、第二铜皮和第三铜皮与所述插件焊盘关联成一个整体。
9.一种印刷电路板插件焊盘的生成装置,其特征在于,包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现如权利要求1-5任一项所述的生成方法。
10.计算机可读存储介质,其特征在于,其上存储有处理器可执行的程序,所述处理器可执行的程序在被处理器执行时用于实现如权利要求1-5任一项所述的生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011479914.2A CN112651205B (zh) | 2020-12-15 | 2020-12-15 | 印刷电路板插件焊盘和插件封装的生成方法、系统和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011479914.2A CN112651205B (zh) | 2020-12-15 | 2020-12-15 | 印刷电路板插件焊盘和插件封装的生成方法、系统和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112651205A CN112651205A (zh) | 2021-04-13 |
CN112651205B true CN112651205B (zh) | 2022-10-21 |
Family
ID=75354076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011479914.2A Active CN112651205B (zh) | 2020-12-15 | 2020-12-15 | 印刷电路板插件焊盘和插件封装的生成方法、系统和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112651205B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113242651B (zh) * | 2021-05-20 | 2022-04-01 | 上海望友信息科技有限公司 | 一种喷印生成方法、系统、电子设备及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101127335A (zh) * | 2007-09-17 | 2008-02-20 | 深圳华为通信技术有限公司 | 一种球栅阵列封装焊盘的封装图形补偿方法及装置 |
WO2016058225A1 (zh) * | 2014-10-16 | 2016-04-21 | 深圳市华星光电技术有限公司 | 一种多层印刷电路板 |
US9990456B1 (en) * | 2015-03-31 | 2018-06-05 | Cadence Design Systems, Inc. | Routing process including dynamically changing pad sizes |
CN209994628U (zh) * | 2019-04-30 | 2020-01-24 | 深圳市汇星数字技术有限公司 | 一种电路板的焊盘及其电路板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170004923A1 (en) * | 2015-06-30 | 2017-01-05 | International Business Machines Corporation | Pad-to-pad embedded capacitance in lieu of signal via transitions in printed circuit boards |
CN106227946B (zh) * | 2016-07-26 | 2019-03-12 | 上海望友信息科技有限公司 | 一种pcb网板制作方法及系统 |
US20180053740A1 (en) * | 2016-08-22 | 2018-02-22 | Qualcomm Incorporated | Land grid based multi size pad package |
-
2020
- 2020-12-15 CN CN202011479914.2A patent/CN112651205B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101127335A (zh) * | 2007-09-17 | 2008-02-20 | 深圳华为通信技术有限公司 | 一种球栅阵列封装焊盘的封装图形补偿方法及装置 |
WO2016058225A1 (zh) * | 2014-10-16 | 2016-04-21 | 深圳市华星光电技术有限公司 | 一种多层印刷电路板 |
US9990456B1 (en) * | 2015-03-31 | 2018-06-05 | Cadence Design Systems, Inc. | Routing process including dynamically changing pad sizes |
CN209994628U (zh) * | 2019-04-30 | 2020-01-24 | 深圳市汇星数字技术有限公司 | 一种电路板的焊盘及其电路板 |
Non-Patent Citations (2)
Title |
---|
A quick PCB thermal calculator to aid system design of exposed pad packages;Siva P. Gurrum et al.;《2011 27th Annual IEEE Semiconductor Thermal Measurement and Management Symposium》;20110512;第63-69页 * |
基于IPC-7351B的表贴器件PCB封装设计;谭安菊 等;《兵工自动化》;20190715;第37-40页 * |
Also Published As
Publication number | Publication date |
---|---|
CN112651205A (zh) | 2021-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7768796B2 (en) | Die module system | |
CN1297902C (zh) | 存储器模块,存储器芯片和存储器系统 | |
CN112651205B (zh) | 印刷电路板插件焊盘和插件封装的生成方法、系统和装置 | |
US20070015381A1 (en) | Memory module, memory extension memory module, memory module system, and method for manufacturing a memory module | |
US9629241B2 (en) | Printed circuit board, ball grid array package and wiring method of printed circuit board | |
CN107845393B (zh) | Ddr信号布线板、印刷电路板以及电子装置 | |
CN109801895A (zh) | 焊球阵列封装芯片及印制电路板 | |
KR20160146402A (ko) | 메모리 시스템 | |
CN202905703U (zh) | 组合型小功率贴片两极管引线框架件 | |
CN215815199U (zh) | Lpddr降容电路及具有该电路的装置 | |
CN100483701C (zh) | 一种球栅阵列封装焊盘的封装图形补偿方法及装置 | |
US8420948B2 (en) | Printed circuit board | |
CN110245412B (zh) | 一种pcb顶针模板自动设计方法及系统、存储介质及终端 | |
US7339794B1 (en) | Stacked memory module in mirror image arrangement and method for the same | |
US10109941B1 (en) | Stepped slot connector to enable low height platforms | |
US20190103388A1 (en) | Package on package with integrated passive electronics method and apparatus | |
CN115297609A (zh) | Pcb封装设计方法、系统、装置和存储介质 | |
CN218388099U (zh) | Lga pcb板及模组、pcb主板 | |
CN221010399U (zh) | 一种电路板及电子设备 | |
CN202905704U (zh) | 组合型贴片式两极管引线框架件 | |
CN214338207U (zh) | 一种改良的电路板结构 | |
CN215499714U (zh) | 一种锁眼型焊盘封装结构 | |
CN211907426U (zh) | 一种封装结构及封装芯片 | |
CN219834463U (zh) | 板卡、连接设备及电子设备 | |
CN219812294U (zh) | 一种ddr地址线混合拓扑的pcb结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20230804 Address after: Room 402, Building 1, No. 89 Majun Street, Nansha District, Guangzhou City, Guangdong Province, 510000 Patentee after: Guangzhou Anchong Technology Co.,Ltd. Address before: No.2, toad stone East Road, Tonghe, Baiyun District, Guangzhou City, Guangdong Province, 510000 Patentee before: GUANGDONG MECHANICAL & ELECTRICAL POLYTECHNIC |
|
TR01 | Transfer of patent right |