CN112639672B - 用于功率管理的电容性电压修改器 - Google Patents

用于功率管理的电容性电压修改器 Download PDF

Info

Publication number
CN112639672B
CN112639672B CN201980056119.1A CN201980056119A CN112639672B CN 112639672 B CN112639672 B CN 112639672B CN 201980056119 A CN201980056119 A CN 201980056119A CN 112639672 B CN112639672 B CN 112639672B
Authority
CN
China
Prior art keywords
voltage
pmic
cvm
supply voltage
memory subsystem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980056119.1A
Other languages
English (en)
Other versions
CN112639672A (zh
Inventor
M·D·罗利
D·J·卡特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112639672A publication Critical patent/CN112639672A/zh
Application granted granted Critical
Publication of CN112639672B publication Critical patent/CN112639672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储器子系统包含功率管理集成电路PMIC，所述PMIC与在比所述存储器子系统的主要供应电压低的最高PMIC供应电压下的操作兼容。所述PMIC经配置以基于PMIC供应电压而输出用于操作所述存储器子系统的多个电压。所述存储器子系统进一步包含耦合到所述PMIC的电容性电压修改器CVM。所述CVM经配置以接收所述存储器子系统的所述主要供应电压作为输入且将第一经修改主要供应电压MPSV作为所述PMIC供应电压提供到所述PMIC，其中所述第一MPSV不高于所述最高PMIC供应电压。

Description

用于功率管理的电容性电压修改器
技术领域
本公开一般来说涉及存储器子系统，且更特定来说涉及一种用于存储器子系统的功率管理的电容性电压修改器。
背景技术
存储器子系统可为存储系统，例如固态驱动器(SSD)，且可包含存储数据的一或多个存储器组件。举例来说，所述存储器组件可包含易失性存储器组件及非易失性存储器组件。所述存储器子系统可包含控制器，所述控制器可管理所述存储器组件且分配待存储于所述存储器组件处的数据。一般来说，主机系统可利用存储器子系统来将数据存储于所述存储器组件处且经由所述控制器从所述存储器组件检索数据。各种存储器子系统包含用以管理功率分配的功率管理组件。
发明内容
根据本公开的实施例，提供一种存储器子系统，其包括：功率管理集成电路(PMIC)，其与在比所述存储器子系统的主要供应电压低的最高PMIC供应电压下的操作兼容，所述PMIC经配置以基于PMIC供应电压而输出用于操作所述存储器子系统的多个电压；及电容性电压修改器(CVM)，其耦合到所述PMIC，所述CVM经配置以：接收所述存储器子系统的所述主要供应电压作为输入；及将第一经修改主要供应电压(MPSV)作为所述PMIC供应电压提供到所述PMIC，其中所述第一MPSV不高于所述最高PMIC供应电压。
根据本公开的实施例，提供一种存储器子系统，其包括：电容性电压修改器(CVM)，其经配置以降低从耦合到所述存储器子系统的主要电力供应器(PPS)接收的主要供应电压；其中以可选择方式确定所述降低以提供比所述主要供应电压低且与功率管理集成电路(PMIC)的操作兼容的PMIC供应电压。
根据本公开的实施例，提供一种方法，其包括：接收高于功率管理集成电路(PMIC)经配置以在其下操作的最高供应电压的主要供应电压；及将第一经修改主要供应电压(MPSV)作为PMIC供应电压以可选择方式提供到所述PMIC，其中所述第一MPSV不高于所述PMIC经配置以在其下操作的所述最高供应电压。
附图说明
将从下文所给出的详细说明且从本公开的各种实施例的附图更充分地理解本公开。然而，所述图式不应被视为将本公开限制于具体实施例，而是仅为了阐释及理解。
图1图解说明根据本公开的一些实施例的包含存储器子系统的实例性计算环境。
图2图解说明根据本公开的一些实施例的功率管理组件的实例。
图3是根据本公开的一些实施例的用以操作电容性电压修改器的实例性方法的流程图。
图4是根据本公开的一些实施例的图3中所图解说明的实例性方法的额外流程图。
图5是本公开的实施例可在其中操作的实例性计算机系统的框图。
具体实施方式
本公开的方面针对于一种用于存储器子系统中的功率管理的电容性电压修改器(CVM)。存储器子系统还在下文中称为“存储器装置”。存储器子系统的实例是存储系统，例如固态驱动器(SSD)。各种存储器子系统可包含功率管理(PM)组件以管理来自电功率源的主要供应电压的接收且适当地分配电功率(例如，电压的量值)以便与特定存储器子系统的一或多个存储器组件的操作兼容。所述PM组件可包含备用电源组件(BPC)以在来自所述源的电功率经中断及/或低于阈值量值时将电功率供应到所述存储器子系统。所述PM组件还可包含功率管理集成电路(PMIC)。
一些常规PMIC组件可包含蚀刻或硬编码逻辑以提供对存储器装置的各种要求的控制。在利用蚀刻或硬编码逻辑的方法中，PMIC组件可经配置以提供对特定存储器装置的各种要求的控制。因此，此类常规PMIC组件可仅用于特定应用及/或用于特定存储器装置。如果存储器装置的要求改变，那么(举例来说)此类常规PMIC组件可停止恰当地发挥作用或操作，此可导致常规PMIC组件的库存变得过时且因此不可替代。
为了减少经蚀刻或包含硬编码逻辑的PMIC组件的浪费库存，一些常规PMIC组件采用电熔丝，此可允许PMIC组件的方面在制造之后改变。在采用电熔丝的PMIC组件中，如果(举例来说)由于设计PMIC组件所针对的存储器装置的各种要求的改变而不再使用或需要特定PMIC组件，那么所述电熔丝中的一或多者可被烧毁(例如，烧断)。此可允许PMIC组件重新编程到特定程度以与已在制造PMIC组件之后改变其各种要求的存储器装置一起发挥作用。然而，由于电熔丝的本质(例如，当电熔丝已被烧断时，其无法再次被烧断)，可仅将利用电熔丝的常规PMIC组件重新编程有限数目次。
此外，使用电熔丝的常规PMIC组件通常在制造之后及/或在销售点之前经编程(例如，所述电熔丝被烧断)以根据特定组存储器装置要求来操作。如果所述存储器装置要求在所述电熔丝被烧断之后改变，那么一般不可重新编程常规PMIC组件，此可导致常规PMIC组件的库存变得过时且因此不可替代。因此，类似于其中PMIC组件经蚀刻或硬编码的常规方法，针对利用电熔丝的PMIC组件的常规方法可导致PMIC组件的浪费库存。举例来说，由于电熔丝的单次使用本质，因此当设计PMIC组件所针对的存储器装置的要求改变时，利用电熔丝的PMIC组件可变得不可替代。
常规PMIC可经配置以将存储器装置的主要供应电压转换为用于操作存储器组件的各种输出电压(例如，电轨)。然而，各种常规PMIC经配置而以特定供应电压或在有限供应电压范围内操作。因此，未经设计以在其它主要供应电压下操作的不同常规PMIC经设计以适应不同主要供应电压以便(举例来说)避免对PMIC的构成组件的损坏。在常规实施方案中，PMIC可在(举例来说)12伏特(V)下接收主要供应电压且可在单个操作中使用电压转换器(例如，降压调节器以及PMIC上的其它可能类型的调节器)来减小主要供应电压。经配置以执行大电压减小(例如，从12V到1V)的电压转换器所使用的能量比经配置以执行较小电压减小(例如，从4V到1V)的电压转换器多。另外，此电压转换器可占据的面积及/或体积(例如，在电路板上)比经配置以执行较小电压减小的电压转换器多。
此外，在常规实施方案中，主要供应电压(例如，低于阈值电压)的量值的减小可导致来自存储器组件(例如，存储器单元阵列)的数据的损失。举例来说，存储器装置与主要电力供应器的连接的中断可导致来自易失性存储器单元阵列(将数据存储于其上及/或在其上执行各种操作)的数据的损失，以及主要供应电压的减小的其它可能结果。
本公开的方面通过提供如本文中所描述的CVM作为PM组件的一部分而解决以上及其它缺陷。在主要供应电压的输入与经配置以与在比主要供应电压低的电压下操作兼容的PMIC之间包含CVM可解决常规PMIC实施方案的以上及其它缺陷。举例来说，CVM可将12V或更高的主要供应电压转换为与PMIC的操作兼容的在3V到5V的范围中的PMIC供应电压。CVM可经配置以通过将多个不同主要供应电压转换为与特定PMIC的操作兼容的供应电压(例如，在有限供应电压范围内)而适应多个不同主要供应电压。PM组件的CVM可经配置以存储如本文中进一步描述的多个配置文件，可基于因经由CVM从主要电力供应器输入到存储器子系统的主要供应电压的量值的改变产生的各种要求而动态地选择所述配置文件。
如此配置而且使用PMIC将PMIC供应电压进一步调整到与存储器子系统的存储器组件的操作兼容的电压的CVM的双级实施方案可提供经改进能量效率。此经改进能量效率可高于利用使用单个电压转换器(例如，降压调节器)的常规单级减小或针对此大电压减小使用两个此类电压转换器的常规双极减小来实现的能量效率。此外，与经配置以执行较大电压减小的电压转换器相比较，较少电压转换器及/或经配置以执行较小电压减小的电压转换器(例如，执行4V到1V而非12V到1V减小的电压转换器)可占据较少面积及/或体积(例如，在电路板上的PMIC内)。与PMIC(其经配置以在从CVM输出的电压下操作)组合的CVM还可花费少于经配置以在(举例来说)12V下操作的常规PMIC且产生1V的输出电压。
图1图解说明根据本公开的一些实施例的包含存储器子系统104的实例性计算环境100。图1中所图解说明的计算环境100展示是存储器子系统104的一部分或耦合到存储器子系统104的各种组件。举例来说，主要电力供应器(PPS)101可耦合到存储器子系统104。如本文中所使用，“耦合到”一般是指组件之间的连接，所述连接可为间接通信连接或直接通信连接(例如，不具有介入组件)，无论是有线的还是无线的，包含例如电连接、光学连接、磁性连接等连接。
存储器子系统104可包含PM组件110。在各种实施例中，PM组件110可包含CVM 114、BPC 111及PMIC 116。存储器子系统104可包含耦合到存储器装置控制器105(在下文中称为“控制器”)的PM组件110。
存储器子系统104上的PM组件110可包含经配置以调整特定输入电压以便与存储器子系统104的各种组件的操作兼容的PMIC 116。PMIC 116可与在最高PMIC供应电压下的操作兼容。所述PMIC供应电压低于存储器子系统104的主要供应电压102。主要供应电压102由PPS 101提供。PMIC 116可经配置以基于PMIC供应电压而输出用于操作存储器子系统104的一或多个电压。在若干个实施例中，可基于将PMIC供应电压转换为和与存储器子系统104的一或多个组件(其可包含控制器105、存储器组件107-1、…、107-N及/或与其相关联的电路系统，例如控制电路系统、输入/输出(I/O)电路系统、地址电路系统等)的操作兼容的电压对应的一或多个经减小电压而确定待输出的电压。
如本文中所使用，陈述电压“与”特定组件的操作“兼容”打算意味供应较高电压可使经配置以在较低电压范围中操作的组件的熔丝、晶体管、电容器等无法激活(例如，断裂、烧毁等)或供应较低电压可低于用于操作组件的电压阈值。举例来说，主要供应电压102可为12V或更高且与PMIC 116及/或其组件的操作兼容的电压可为大约4V。如果12V或更高(举例来说)的主要供应电压输入到与在5V的最高电压下的操作兼容的组件，那么可使此组件无法激活。将此高主要供应电压减小到4V(举例来说)可有助于减小此无法激活的概率。
PM组件110可包含耦合到PMIC 116的CVM 114。可利用CVM 114来修改(例如，减小及/或增加)主要供应电压102及/或供应到BPC 111及/或由BPC 111供应的电压，如本文中所描述。CVM 114可耦合到连接器/接口103。可利用连接器/接口103来输入来自PPS101的主要供应电压102(Vin)及/或输出信号以控制来自PPS 101的主要供应电压102的输出。
CVM 114可经配置以接收主要供应电压108作为Vin且将第一经修改主要供应电压(MPSV)115作为PMIC供应电压提供到PMIC 116。在若干个实施例中，可经由连接器/接口103从存储器子系统104的PPS 101接收主要供应电压102。第一MPSV 115可为已由CVM 114从主要供应电压102转换为不比PMIC 116经配置以在其下操作的最高PMIC供应电压高的电压的电压(例如，在3V到5V的范围内的电压)。
CVM 114可经配置以接收高于最高PMIC供应电压的多个不同主要供应电压作为输入。举例来说，所述主要供应电压的范围可在存储器子系统104的操作期间在各种时间处介于从大于最高PMIC供应电压(例如，5V)到是240V或更多。主要供应电压的此类波动可由各种原因引起，例如用于执行特定操作的经增加电功率到PPS 101的既定输入、电功率到PPS101的非既定输入及/或未调节输入及/或PPS 101的不适当操作(例如，由其受损坏及/或不可操作组件导致)以及其它原因。
当不同主要供应电压由PPS 101通过连接器/接口103提供时CVM 114可经配置以减小所述不同主要供应电压中的每一者以将第一MPSV 115作为与PMIC 116的操作兼容的PMIC供应电压提供到PMIC 116。CVM 114可经配置以划分不同主要供应电压以产生第一MPSV 115，使得第一MPSV 115可以可选择方式经确定以提供与PMIC 116的操作兼容的PMIC供应电压。举例来说，在不同主要供应电压中的每一者由PPS 101提供到CVM 114的不同时间处，CVM 114可经配置以通过调整包含于CVM 114上的多个电容器的连接而适当地减小不同主要供应电压以便与PMIC 116及其它存储器组件的操作兼容，如本文中所描述。
CVM 114的多个电容器可以可调整方式(例如，以可选择方式)配置成多个配置。产生第一MPSV 115可通过将CVM 114的多个电容器以可选择方式连接于多个配置中而执行。举例来说，CVM 114可经配置以经由以可选择方式连接多个串联耦合的电容器来将主要供应电压102以可选择方式调整(例如，减小)到第一MPSV 115。连接的配置及/或以可选择方式连接的多个电容器的数量可取决于主要供应电压102有多高及/或主要供应电压102待减小以与PMIC 116及/或BPC 111的操作兼容的量。举例来说，可利用串联连接(耦合)的电容器来将主要供应电压102减小到与PMIC 116的操作兼容的第一MPSV 115以便输出到PMIC116。相比之下，可利用并联连接(耦合)的电容器来将主要供应电压102放大到与给BPC 111充电兼容的第二MPSV 112以便输出到BPC 111。
基于经修改电力供应电压将提供到PMIC 116还是BPC 111，CVM 114的控制电路系统可(举例来说)包含图2中在220处展示的PMIC电源控制组件及在221处展示的备用电源控制组件，所述PMIC电源控制组件及所述备用电源控制组件经配置以确定多个电容器的适当连接以达成第一MPSV 115到PMIC 116的适当输出且确定多个电容器的适当连接以达成第二MPSV 112到BPC 111的适当输出。
PMIC 116可包含结合图2更加详细地描述的可操作为电压转换器组件的多个调节器。PMIC 116可经配置以将从CVM 114接收的第一MPSV 115转换为用于操作存储器子系统104的各种组件的多个电压以从PMIC 116输出。在若干个实施例中，PMIC 116的多个调节器可包含经配置以将从CVM 114接收的第一MPSV 115减小到与存储器组件107的操作兼容的一或多个电压的第一调节器。举例来说，PMIC 116可经配置以将第一MPSV115减小到与存储器子系统104的存储器单元阵列的操作兼容的经减小电压且所述经减小电压可以可选择方式从PMIC 116输出以用于操作所述阵列。在若干个实施例中，PMIC116可包含经配置以增加从CVM 114接收的第一MPSV 115以用于操作存储器子系统104的一或多个组件的第二调节器。
在一些实施例中，PM组件110可包含BPC 111。BPC 111可经配置以操作为存储器子系统104的备用电力供应器(BPS)。BPC 111可包含各种类型的电磁能量存储装置及/或电容性存储组件(CSC)，如本文中进一步描述，以提供BPS以使得能够在将主要供应电压102的量值减小到低于阈值的情况下(例如，在PPS 101不可操作或在其它方面不输出充足电压时)执行若干个操作。
在若干个实施例中，CVM 114可进一步经配置以提供第二MPSV 112以给经配置以操作为存储器子系统104的BPS的BPC 111充电。BPC 111可经配置以将备用电压113提供到CVM 114以使得能够在将主要供应电压102的量值减小到低于阈值的情况下执行所述若干个操作。
CVM 114可经配置以放大经由连接器/接口103从PPS 101接收的主要供应电压102以产生第二MPSV 112。可至少部分地基于BPC 111的特性而以可选择方式确定第二MPSV112的电压电平。在若干个实施例中，第二MPSV 112可从主要供应电压102增加，使得第二MPSV112不低于主要供应电压102以便(举例来说)作为特性中的一者而与BPC 111的存储容量兼容。因此，对应于第二MPSV 112的经放大电压可以可选择方式从CVM 114输出以给BPC 111充电。举例来说，CVM 114可经配置以经由以可选择方式连接多个并联耦合的电容器来以可选择方式调整(例如，放大)主要供应电压102以产生第二MPSV112。
本公开的PMIC 116可包含电压转换器组件。所述电压转换器组件可包含(举例来说)经配置以对第一经减小电压(例如，第一MPSV 115)进行操作且提供与存储器组件的操作兼容的第二经减小电压的降压调节器以及其它类型的调节器。所述第二经减小电压可为在230处展示且结合图2所描述的经进一步减小的电压。举例来说，主要供应电压102可为12V且从CVM 114输出以用于操作PMIC 116的第一MPSV 115可为4V，且作为经进一步减小的电压130从PMIC 116输出以用于操作存储器单元阵列的电压可为大约1V。CVM114可经配置以执行第一减小以便使用CVM 114作为具有多个(例如，两个或多于两个)电容器(在若干个实施例中，其经配置而以产生第一MPSV 115的配置来连接)的电容性分压器(CVD)而实现用于输出到PMIC 116的第一MPSV 115。
举例来说，第一MPSV 115可通过以可选择方式将电容器串联连接为CVD以输出主要供应电压102的三分之一(12÷3＝4)而产生。CVM 114的PMIC电源控制组件220可经配置以针对主要供应电压102的特定电平确定多个电容器的适当连接，以基于指定供应电压待提供到PMIC 116的信号(例如，来自控制器105)而达成第一MPSV 115的适当输出。如此，所述CVD可经配置以使主要供应电压102比例缩放(例如，除以)可选择比率以提供MPSV 115。
CVM 114可经配置以提供第二MPSV 112以给经配置以操作为BPS以用于操作存储器子系统104的BPC 111充电。在若干个实施例中，BPC 11可经配置以存储电压且具有足以供应充足电压(V)、电流(安培数(A))及/或功率(1瓦特(W)＝1V×1A)的存储容量，以使得能够在将主要供应电压102的量值减小到低于阈值的情况下执行若干个操作。在若干个实施例中，BPC 111可为各种类型的电磁能量存储装置(例如，可再充电电池)中的一或多者。或者，如本文中进一步描述，BPC可为电容性存储组件(CSC)，在若干个实施例中，所述电容性存储组件可包含各自经配置以存储特定电压的一或多个电容器且具有足以使得能够执行所述若干个操作的存储容量。CVM 114可经配置以操作为电容性电压放大器(CVA)以通过以下方式放大主要供应电压102从而产生第二MPSV 112：连接多个电容器以输出第二MPSV112。举例来说，所述多个电容器可以可选择方式并联连接以产生待从CVM 114输出且经接收以给BPC 111(例如，CSC及/或可再充电电池)充电的第二MPSV 112。
BPC 111可经配置以用作BPS以便在将主要供应电压102减小到低于阈值的情况下减小(例如，阻止)来自存储器组件的数据的损失。BPC 111的CSC可经配置以用作替代或除了常规电池的BPS以及CSC的其它可能用途。举例来说，存储器装置与PPS 101的连接的中断或PPS 101的不可操作性可致使经充电BPC 111及/或其CSC提供足以使存储于存储器子系统104上的存储器单元阵列上的数据移动的电功率(例如，电压及/或电流)。在若干个实施例中，可使数据移动以用于由非易失性存储器(NVM)阵列存储。
在若干个实施例中，存储器子系统104可包含一或多个存储器组件107-1、…、107-N。在各种实施例中，存储器组件107-1、…、107-N可包含不同类型的NVM组件及/或易失性存储器(VM)组件的任一组合。举例来说，所述存储器组件可包含至少一个VM单元阵列、至少一个NVM单元阵列或与NVM单元的至少一个阵列组合的VM单元的至少一个阵列。在一些实施例中，存储器子系统104是存储系统。存储系统的实例是SSD。在若干个实施例中，存储器子系统104可为SSD或存储器子系统104可形成为SSD的一部分。在一些实施例中，存储器子系统104是混合式存储器/存储子系统。
存储器组件107-1、…、107-N中的每一者可包含一或多个存储器单元(例如单层单元(SLC)或多层单元(MLC))阵列。在若干个实施例中，所述MLC可包含三层单元(TLC)及/或四层单元(QLC)。在一些实施例中，特定存储器组件可包含存储器单元的SLC部分及MLC部分两者。所述存储器单元中的每一者可存储一或多个数据位(例如，数据块)。
NVM组件的实例包含与非(NAND)类型快闪存储器。尽管描述例如NAND类型快闪存储器的NVM组件，但存储器组件107-1、…、107-N可基于各种其它类型的存储器，例如VM。在若干个实施例中，存储器组件107-1、…、107-N可为但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁随机存取存储器(MRAM)、NAND快闪存储器、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)及NVM单元交叉点阵列。NVM交叉点阵列可连同可堆叠交叉网格数据存取阵列基于体电阻的改变而执行位存储。另外，与许多基于快闪的存储器相比较，交叉点NVM可执行写入就位操作，其中可在先前未擦除NVM单元的情况下编程NVM单元。此外，存储器组件107-1、…、107-N的存储器单元可经分组为可以是指用于存储数据的存储器组件的单元的存储器页或数据块。
PPS 101可为可将用于输入(Vin)的主要供应电压102供应到存储器子系统104以用于操作PMIC 116及/或存储器组件107-1、…、107-N以及存储器子系统104的其它组件的电功率源。举例来说，PPS 101可为电插座、电池及/或AC/DC转换器以及其它可能电源。在若干个实施方案中，主要供应电压102可高于与PMIC 116的操作兼容的电压。
控制器105可与存储器组件107-1、…、107-N通信以执行操作，诸如在存储器组件107-1、…、107-N处读取、写入及/或擦除数据以及其它此类操作。控制器105可包含硬件，例如一或多个集成电路及/或离散组件、缓冲器存储器或其组合。控制器105可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或任何其它适合处理器。控制器105可包含经配置以执行存储于区域存储器(未展示)中的指令的处理装置(例如，处理器106)。控制器105的区域存储器可包含嵌入式存储器，该嵌入式存储器经配置以存储用于执行控制存储器子系统104的操作(包含处置存储器子系统104与主机(未展示)之间的通信)的各种过程、操作、逻辑流程及/或例程的指令。在一些实施例中，区域存储器可包含存存储储器指标、所提取数据等的存储器寄存器。区域存储器还可包含用于存储微代码的只读存储器(ROM)。
虽然图1中所展示的实例性存储器子系统104已经图解说明为包含控制器105，但在本公开的其它实施例中，存储器子系统104可不包含控制器105且可替代地依赖于外部控制。在若干个实施例中，此外部控制可由外部主机及/或由与存储器子系统104分开的处理器或控制器提供。
一般来说，控制器105可从主机系统(未展示且在下文中称为“主机”)接收用于操作的命令且可将所述用于操作的命令转换为指令或适当命令以实现对存储器组件107-1、…、107-N的存取以用于执行此类操作。控制器105可负责与存储器组件107-1、…、107-N相关联的其它操作，例如耗损均衡操作、无用单元收集操作、错误检测及错误校正码(ECC)操作、加密操作、快取操作及/或逻辑块地址与物理块地址之间的地址转换。控制器105可经由物理主机接口(例如，连接器/接口103)与主机通信。
存储器子系统104还可包含未图解说明的额外电路系统或组件。在若干个实施例中，存储器组件107-1、…、107-N可包含存储器组件107可借以与控制器105及/或主机通信的控制电路系统、地址电路系统、感测电路系统及/或输入/输出(I/O)电路系统。举例来说，控制电路系统可包含图2中在220处所展示的PMIC电源控制组件及在221处所展示的备用电源控制组件以及其它控制电路系统。举例来说，地址电路系统可包含行及列解码电路系统。作为实例，在一些实施例中，地址电路系统可从控制器105接收地址且将所述地址解码以存取存储器组件107-1、…、107-N。.举例来说，感测电路系统可包含数据值可借以写入于与阵列的行及/或列中的地址对应的特定存储器单元处及/或从所述特定存储器单元读取的电路系统。在若干个实施例中，可经由指定电路系统(未展示)将从PMIC 116输出以用于操作存储器组件107-1、…、107-N(例如，若干个存储器单元阵列)的经进一步减小的电压130提供(如由控制器105指导109)到存储器组件。
一般来说，计算环境100可包含可利用包含一或多个存储器组件107的存储器子系统104的主机(未展示)。在若干个实施例中，PPS 101可在主机上及/或耦合到主机及/或主要供应电压102可来自主机。主机可提供待存储(写入)于存储器子系统104处的数据及/或可请求待从存储器子系统104检索(读取)的数据。存储器子系统104可包含到一或多个主机的多个接口连接(例如，端口)。主机可经由端口将数据命令(例如，读取、写入、擦除、编程等)发送到存储器子系统104。
所述主机可为计算装置，例如桌上型计算机、膝上型计算机、网络服务器、移动装置或包含存储器及处理装置的此计算装置。所述主机可包含或耦合到存储器子系统104，使得主机可从存储器子系统104读取数据或将数据写入到存储器子系统104。所述主机可经由物理主机接口(例如，连接器/接口103)耦合到存储器子系统104。所述物理主机接口可包含控制、地址、数据总线组件等，以提供用于在存储器子系统104与主机之间传递控制、地址、数据及其它信号的接口。物理主机接口的实例可包含但不限于串行高级技术附件(SATA)接口、高速外围组件互连(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)等。所述主机可进一步利用NVM高速(NVMe)接口以在存储器子系统104通过PCIe接口与主机耦合时存取存储器组件107-1、…、107-N。
图2图解说明功率管理(PM)组件210的实例。PM组件210可为图1中所展示的PM组件110。在此实例中，PM组件210可包含可用于管理存储器子系统104、存储器组件107-1、…、107-N及/或耦合到其的其它电子装置的各种功率要求的CVM 214、PMIC 216及BPC 211。
举例来说，PMIC 216可经配置以根据一或多个配置文件来操作，所述一或多个配置文件可控制更改从CVM 214接收的电压以将一或多个电压提供到存储器子系统104的各种存储器组件107。此类配置文件可包含(例如，存储)待使用本文中进一步详细描述的电压转换器225的调节器中的一或多者来实施的指令、参数等，电压转换器225用于将从CVM 214接收的电压转换为与存储器组件107的操作兼容的电压(例如，从4V减小到1V)。
在若干个实施例中，可基于关于系统功率要求的信息而选择PMIC 216的特定配置文件。可(举例来说)从耦合到存储器子系统104及/或存储器子系统104的控制器105的主机(未展示)接收此信息。系统功率要求的非限制性实例可包含：操作电压，其用于控制器105/处理器106、PM组件210的功能性及/或存储器组件107(包含存储器单元阵列、感测电路系统、ASIC、状态机等)；控制信号，例如电压信号、控制逻辑、定时信号及/或与特定配置文件、功率模式(例如，睡眠模式)定序、主/从配置、串列ATA(SATA)输入电压、高速外围互连(PCIe)输入电压、电源备份操作、定时特性、操作特性等对应的其它控制信号。一些系统功率要求可由控制器105、其处理装置106、PM组件210的CVM 214、PMIC 216及/或BPC 211基于由CVM 214及/或PMIC 216提供(例如，存储于CVM 214及/或PMIC 216上)的配置文件而控制。
PM组件210的CVM 214可存储可基于因经由CVM 214从PPS 201输入到存储器子系统104的主要供应电压202的量值的改变产生的各种要求而动态地选择的多个配置文件。如本文中所使用，“配置文件”一般是指协议、一组操作电压、主/从配置、电源备份状态、规格或者与主机或另一组件(例如存储器子系统104(例如，SSD)、视频卡、音频卡或其它计算机组件107，例如一或多个存储器单元阵列、用于阵列的感测电路系统等)的操作对应的其它信息。举例来说，本公开的方面包含上面安置有存储器(例如NVM)的PM组件210(例如，PM组件210的BPC 211、CVM 214及/或PMIC 216)。用于CVM 214的此存储器在图2中(举例来说)在220处展示为PMIC电源控制组件(PPCC)且在221处展示为备用电源控制组件(BPCC)。
举例来说，CVM 214的存储器可经配置以存储可与用于CVM 214的多个电容器222的连接及/或用于来自BPC 211的BPS的存取(例如，输入213)的多个不同配置文件对应的多个可选择配置文件。可取决于(例如，经由连接器/接口103)从PPS 201输入到CVM 214的主要供应电压202的量值而选择用以针对多个电容器222的连接实施的多个不同配置文件中的特定配置文件。举例来说，输入高于与PMIC 216的操作兼容的电压范围的主要供应电压202可致使选择存储于CVM 214的PPCC 220上的特定配置文件，所述特定配置文件包含用以使得能够连接多个电容器222中的特定数目个电容器以便提供与PMIC 216的操作兼容的经减小输出电压215(例如，第一MPSV)的指令。多个电容器222中的任一数目个电容器可具有相同电容及/或不同电容。
或者，输入低于阈值的主要供应电压202的可致使选择用以存取BPC 211(例如，一或多个电池及/或其电容器)的配置文件以便提供与CVM 214的操作兼容的备用电压213以将第一MPSV 215输出到MIC 216。在若干个实施例中，低于与PMIC 216的操作兼容的电压范围的主要供应电压202及/或指示与PPS 201的中断连接的电压可低于所述阈值。举例来说，输入低于与PMIC 216的操作兼容的电压范围的主要供应电压202可致使选择存储于CVM214的BPCC 221上的特定配置文件以达成对BPC 211的备用电压213的存取。CVM 214可经配置以减小从BPC 211输出的备用电压213以提供与PMIC 216的操作兼容的输出电压215(例如，第一MPSV)。
本文中所描述的CVM 214的实施方案可使得能够使用针对在有限PMIC供应电压范围内的操作所设计及/或与所述操作兼容的PMIC 216的组件(例如，电压转换器225的组件)，其中输入到CVM 214的主要供应电压202的所述电压范围可比PMIC供应电压的范围宽及/或高。举例来说，PMIC供应电压范围可为3V到5V，然而输入到CVM 214的电压范围可为12V到240V或更多。因此，经设计以在有限PMIC供应电压范围内操作的PMIC组件可在不重新编程及/或重新配置的情况下基于高于与PMIC组件兼容的范围的特定存储器子系统104的特定输入主要供应电压202而用于PM组件210。因此，利用针对PM组件210如此设计的PMIC组件可减小如此设计的PMIC组件的数目以免发生库存浪费。本文中所描述的CVM 214的实施方案还可减小针对较宽PMIC供应电压范围而设计及/或经设计以执行较大电压减小(例如，从12V到1V而非从4V到1V)的PMIC组件的使用。使用PMIC组件的单个电压转换器进行的此类单级电压减小可比结合经配置以执行较小电压减小(例如，从5-3V到1V)的PMIC 216的电压转换器组件225使用本文中所描述的CVM 214进行的双级减小能量低效。
在若干个实施例中，可选择存储于CVM 214的BPCC 221上的特定配置文件以提供待从CVM 214输出以给BPC 211充电的经增加电压212(例如，第二MPSV)。此协议可包含用以使得能够连接多个电容器222中的特定数目个电容器以便提供适当地增加的输出电压212(例如，第二MPSV)以给BPC 211充电的指令。
与本公开一致的PMIC 216的实施例可包含经配置以提供与存储器子系统104的存储器组件107以及其它组件的操作兼容的多个电平的电功率(例如，电压)的一或多个组件。在若干个实施例中，PMIC 216可包含电压检测器223及电压转换器组件225。图2中所图解说明的PMIC 216的实施例通过实例的方式来展示且实施例不如此受限制。因此，与本公开一致的PMIC可包含比图2中所展示的多或少的组件。
电压检测器223可检测第一MPSV 215是否超过与PMIC 216的操作兼容的电压范围。电压检测器223可基于检测到此第一MPSV 215的结果而产生关闭电源信号224。在若干个实施例中，关闭电源信号224可经发送以达成PPS 201、连接器/接口103及/或CVM 214的断开连接从而不供应此第一MPSV 215。电压检测器223可包含将第一MPSV 215与参考电压进行比较且作为比较的结果而输出关闭电源信号224的比较器。举例来说，当与PMIC 216的操作兼容的最高电压(例如，第一MPSV 215)是5V时，参考电压可设定到5V。在若干个实施例中，第一MPSV 215的范围及对应参考电压可设定到各种电压量值。在一些实施例中，所述比较器可在第一MPSV 215高于第一参考电压时以逻辑高电平产生关闭电源信号224且可在第一MPSV 215低于第二参考电压时以逻辑低电平产生关闭电源信号224。举例来说，所述第一参考电压可高于所述第二参考电压。
电压转换器组件225可将第一MPSV 215转换为与本文中所描述的存储器组件107的操作兼容的经进一步减小的电压230。相对于最初从PPS 201或BPC 211提供到CVM 214的电压，第一MPSV 215可为经减小电压。电压转换器组件225可包含低压降(LDO)调节器226、降压-升压转换器227、降压调节器228及/或升压调节器229。
LDO调节器226可为以非常小的输入-输出差分电压操作的线性电压调节器，所述线性电压调节器可调节降压-升压转换器227的输出电压以输出经进一步减小的电压230。多个LDO调节器226可基于在图1的存储器子系统104中所使用的经进一步减小的电压230的数目而提供。
降压-升压转换器227可检测第一MPSV 215且可在第一MPSV 215高于待从降压-升压转换器227输出的既定经进一步减小的电压230时在降压模式中操作。降压-升压转换器227可在所检测到的第一MPSV 215低于待从降压-升压转换器227输出的既定电压时在升压模式中操作。在若干个实施例中，降压-升压转换器227可促使输出恒定电压。
降压调节器228可为可通过减小输入电压(例如，将第一MPSV 215减小到经进一步减小的电压230)而产生预定输出电压的电压减小类型直流电(DC)/DC转换器。降压调节器228可使用在特定周期中接通/关断的切换装置，且可具有其中输入电力供应器(例如，第一MPSV 215)在接通开关时连接到电路且在关断开关时不连接到所述电路的结构。降压调节器228可通过对具有以此方式周期性地连接到电路或与所述电路断开连接的脉冲形状的电压求平均(通过电感器-电容器(LC)滤波器)而输出DC电压。降压调节器228可使用通过以下方式产生输出电压的原理：通过周期性地将DC电压斩波而对脉冲电压求平均，使得降压调节器228的输出电压(例如，经进一步减小的电压230)可具有比降压调节器228的输入电压(例如，第一MPSV 215)小的电压。
升压调节器229可为电压升压类型DC/DC转换器。在升压调节器229中，当接通开关时，第一MPSV 215可连接到电感器的两个端子以形成充电电流。当关断所述开关时，所述充电电流可传送到负载。因此，升压调节器229的输出端子的电流量可少于升压调节器229的输入端子的电流量。由于不存在损失(归因于升压调节器229的操作原理)，因此基于“输入电流*输入电压＝输出电流*输出电压”关系，升压调节器229的输出电压可高于升压调节器229的输入电压(例如，第一MPSV 215)。
CVM 214可耦合到PMIC 216且可经配置以将从PPS 201接收的主要供应电压202降低到第一MPSV 215。可以可选择方式确定所述降低以向PMIC 216提供比主要供应电压202低且与PMIC 216的操作兼容的供应电压。CVM 214还可耦合到BPC 211且可经配置以增加从PPS 201接收的主要供应电压202。可至少部分地基于经由CVM 214耦合到PMIC216的BPC211(例如，一或多个可再充电电池及/或其电容器)的特性而以可选择方式确定所述增加。
CVM 214可经配置以基于由是CVM 214的一部分的监测单元219监测的主要供应电压202的状态而提供信号以在CVM 214的多个电容器222的多个不同连接之间进行选择。响应于由监测单元219确定主要供应电压202高于与PMIC 216的操作兼容的电压范围，监测单元219可将信号发送到是CVM 214的一部分的PPCC 220。在若干个实施例中，PPCC220可经配置以确定连接CVM 214的多个电容器222中的特定数目个(例如，哪些)电容器以将主要供应电压202的特定电压量值减小到与PMIC 216的操作兼容的第一MPSV 215，指导CVM 214连接多个电容器222中的所述特定数目个电容器，且指导CVM 214将第一MPSV 215输出到PMIC216。
在由监测单元219确定PPS 201提供与存储器子系统104及/或PMIC 216的操作兼容的比阈值电压低的主要供应电压202之前，CVM 214(例如，其监测单元219)可经配置以将信号发送到BPCC 221。第一MPSV 215及第二MPSV 212可各自具有不同电压量值。举例来说，在一些实施例中，第一MPSV 215可为4V且第二MPSV 212可为36V，尽管实施例不如此受限制。BPCC 221可经配置以指导CVM 214增加主要供应电压202以用于由BPC211存储，指导连接CVM 214的多个电容器222中的特定数目个(例如，哪些)电容器以将主要供应电压202增加到经增加主要供应电压。所述经增加主要供应电压的量值可至少部分地基于BPC 211(例如，一或多个可再充电电池及/或其电容器)的特性。BPCC 221可进一步经配置以指导所述经增加主要供应电压(例如，第二MPSV 212)从CVM 214输出到BPC 211以用于由BPC 211存储。
响应于由监测单元219确定主要供应电压202低于阈值电压以用于操作存储器子系统104及/或PMIC 216，监测单元219可经配置以将信号发送到BPCC 221以将备用电压213从BPC 211提供到CVM 214。响应于来自BPCC 221的信号，CVM 214可从BPC 211接收备用电压213。如本文中所描述，备用电压213的量值不低于主要供应电压202。举例来说，在若干个实施例中，备用电压213的量值可高于主要供应电压202。CVM 214可产生经降低备用电压以用于输出到PMIC 216，且PMIC 216可将所述经降低备用电压转换为与存储器组件107的操作兼容的经减小电压。主要供应电压202低于阈值电压可基于主要供应电压202的量值的减小及/或基于与PPS 201的连接的中断，以及主要供应电压202的降低的其它可能原因。
响应于来自监测单元219的信号，CVM 214的BPCC 221可经配置以确定连接CVM214的多个电容器222中的特定数目个(例如，哪些)电容器以将从BPC 211接收的备用电压减小到经降低备用电压。BPCC 221可指导CVM 214连接多个电容器222中的特定数目个电容器且指导CVM 214将经降低备用电压输出到PMIC 216。举例来说，在若干个实施例中，由BPC 211存储(例如，通过经由从CVM 214接收的第二MPSV 212被充电)的备用电压可为36V且BPCC221可确定多个电容器中的特定数目个电容器可串联连接以将备用电压的九分之一(36÷9＝4)输出到PMIC 216。
响应于由监测单元219确定主要供应电压202低于阈值电压，到PPS 201的连接器/接口103可经配置以将存储器子系统104与PPS 201断开连接。在若干个实施例中，监测单元219可发送信号以指导连接器/接口103将存储器子系统104与PPS 201断开连接。BPCC221可指导CVM 214从BPC 211接收备用电压以使得能够由存储器组件107-1、…、107-N中的一或多者执行若干个操作。在若干个实施例中，此类操作可包含使由存储器组件107存储的数据值从存储器组件107移动以用于由若干个NVM单元存储。举例来说，至少一些数据值可存储于VM组件上(例如，一或多个DRAM单元阵列以及其它可能类型的VM上)且这些数据值可因在主要供应电压202低于阈值电压时未经存储而丢失。
为如此减小(例如，阻止)数据值损失的可能性，可使数据值从VM组件移动以用于存储于NVM组件的NVM单元上。在若干个实施例中，NVM组件可为NAND快闪单元以及其它可能类型的NVM的一或多个阵列。VM组件可位于(例如，形成于)存储器子系统104(例如，图1中所展示的SSD)上。在若干个实施例中，NVM组件可位于(例如，形成于)存储器子系统104上或另一存储器子系统(未展示)上。从BPC 211接收备用电压及/或将备用电压减小到与PMIC 216及/或存储器组件107的操作兼容的电压可使得能够由存储器组件107执行一或多个操作，包含移动以减小数据值的损失的可能性。
图3是根据本公开的一些实施例的用以操作如图1中在114处及图2中在214处所展示的CVM的实例性方法335的流程图。方法335可由可包含硬件、软件(例如，在处理装置上运行或执行的指令)或其组合的处理逻辑执行。在若干个实施例中，此硬件可包含处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等中的一或多者。
在若干个实施例中，方法335可由在110处所展示且结合图1所描述及/或在210处所展示且结合图2所描述的控制器105、处理器106及/或PM组件的一或多个组件执行。尽管以特定序列或次序来展示，但除非另有规定，否则可修改方法335中的过程的次序。因此，所图解说明实施例应仅被理解为实例，且所图解说明过程可以不同次序来执行，且一些过程可并行执行。另外，在各种实施例中，可省略一或多个过程。因此，并非所有过程在每个实施例中是需要的。其它过程流程也是可能的。
在框336处，处理装置接收主要供应电压202的量值的确定。主要供应电压202可高于PMIC 216经配置以在其下操作的最高供应电压。在若干个实施例中，主要供应电压202可输入到存储器子系统104(例如，SSD)上的CVM 214。在若干个实施例中，主要供应电压202的量值可由电压检测器(未展示)确定，所述电压检测器形成为是CVM 214的一部分的监测单元219的一部分、形成为连接器/接口103、控制器105及/或处理器106的一部分或形成于存储器子系统104上别处。CVM 214可耦合到存储器子系统104的PMIC 216。
在框337处，处理装置将第一MPSV 215作为PMIC供应电压以可选择方式提供(例如，由CVM 214)到PMIC 216。在若干个实施例中，第一MPSV 215不高于PMIC 216经配置以在其下操作的最高供应电压。
在若干个实施例中，处理装置可将第二MPSV 212以可选择方式提供(例如，由CVM214)到存储器子系统104的BPC 211。在若干个实施例中，第二MPSV不低于主要供应电压202。可利用第二MPSV 212来给BPC 211充电。
在若干个实施例中，处理装置指导使用PMIC 216的电压转换器组件225将第一MPSV215以可选择方式减小到与存储器子系统104的选定存储器组件107的操作兼容的经进一步减小的电压。在若干个实施例中，处理装置指导BPC 211经由第二MPSV 212来充电以使得能够响应于经减小主要供应电压202而对存储器子系统104的存储器组件107执行操作。
在若干个实施例中，存储器子系统104的处理装置可经配置以从与存储器子系统104分开的主机接收指令以用于对SSD的选定存储器组件107执行操作。存储器子系统104的处理装置可进一步经配置以指导操作的执行。操作可由以下两者以可选择方式执行：CVM214的PPCC 220，其指导CVM 214对主要供应电压202执行调整以致使第一MPSV215在与PMIC216的操作兼容的预定电压范围内；及/或CVM 214的BPCC 221，其指导CVM 214对从BPC 211接收的备用电压执行调整以致使经减小备用电压在与PMIC 216的操作兼容的预定电压范围内。
图4是根据本公开的一些实施例的图3中所图解说明的实例性方法350的额外流程图440。在框441处，处理装置响应于经减小主要供应电压202的检测而指导备用电压从BPC211输出到CVM 214。在框442处，处理装置指导由CVM 214对备用电压执行粗略调整以致使经减小备用电压在与PMIC 216的操作兼容的预定电压范围内。在框443处，处理装置指导由PMIC 216对从CVM 214接收的经减小备用电压执行精细调整以致使经进一步减小的电压在预定电压范围内，所述预定电压范围与对存储器子系统104上的选定存储器组件107(例如，存储器单元阵列)执行操作兼容。
在框444处，执行粗略调整可包含与PMIC 216的操作兼容的预定电压范围比由精细调整导致的与选定阵列的操作兼容的预定电压范围宽。举例来说，粗略调整可致使36V的备用电压由CVM 214减小到具有与PMIC 216的操作兼容的3V到5V范围的经减小备用电压(例如，第一MPSV 215)，而由PMIC 216执行的精细调整可致使经进一步减小的电压在与选定阵列的操作兼容的0.5V到1.5V范围内。在若干个实施例中，可对未减小到低于阈值电压的主要供应电压202执行刚刚描述的粗略调整以提供具有3V到5V范围的第一MPSV 215。举例来说，可对在输入电压的正常操作范围内的具有12V的量值的主要供应电压202执行粗略调整。
在框445处，执行精细调整可包含与对选定阵列执行若干个操作兼容的经进一步减小的电压的值小于与PMIC 216的操作兼容的经减小备用电压(或第一MPSV 215)的值。举例来说，在与选定阵列的操作兼容的0.5V到1.5V范围内的电压的量值小于在与PMIC 216的操作兼容的3V到5V范围内的电压的量值。
图5图解说明计算机系统550的实例性机器，可在计算机系统550内执行用于致使所述机器执行本文中所论述的方法中的任何一或多者的指令集。在一些实施例中，计算机系统550可对应于主机系统(例如，结合图1所描述的主机系统)，所述主机系统包含、耦合到及/或利用例如图1的存储器装置/SSD 104的存储器子系统。计算机系统550可用于在操作系统上执行控制器105及/或处理器106的操作以执行包含由图1的PM组件110及/或图2的PM组件210执行的操作的操作。在若干个实施例中，可将所述机器连接(例如，网络连接)到LAN、内联网、外联网及/或因特网中的其它机器。所述机器可在客户端-服务器网络环境中以服务器或客户端机器的身份来操作，操作为对等(或分散式)网络环境中的对等机器，或操作为云计算基础设施或环境中的服务器或客户端机器。
所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、web器具、服务器、网络路由器、交换机或桥接器或者能够执行指定将由所述机器采取的动作的指令集(顺序的或其它)的任何机器。此外，虽然图解说明单个机器，但术语“机器”还应被视为包含个别地或联合地执行用以执行本文中所论述的方法中的任何一或多者的指令集(或多个指令集)的机器的任何集合。
实例性计算机系统550包含经由总线557彼此通信的处理装置552、主存储器554、静态存储器558及数据存储系统502。在若干个实施例中，主存储器554可为只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或随机DRAM(RDRAM)以及其它可能性。在若干个实施例中，静态存储器558可为快闪存储器、静态随机存取存储器(SRAM)以及其它可能性。数据存储系统502可对应于结合图1所描述的存储器子系统104。
处理装置552表示一或多个通用处理装置，例如微处理器、中央处理单元或类似者。更特定来说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器或实施指令集组合的处理器。处理装置552还可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似者。处理装置552经配置以执行用于执行本文中所论述的操作及步骤的指令553。计算机系统550可进一步包含用以经由网络556通信的网络接口装置555。
数据存储系统502可包含上面存储有体现本文中所描述的方法或功能中的任何一或多者的一或多个指令集553或软件的机器可读存储媒体559(还称作计算机可读媒体)。指令553还可在其由计算机系统550执行期间完全或至少部分地驻存于主存储器554内及/或处理装置552内。主存储器554及处理装置552还促成机器可读存储媒体。机器可读存储媒体559、数据存储系统502及/或主存储器554可对应于图1的存储器子系统104。
在若干个实施例中，指令553可包含用以实施与功率管理组件510对应的功能性的指令。举例来说，所述功能性可对应于图2的PM组件210(包含BPC 211、CVM 214及PMIC216以及其它)的功能性。虽然机器可读存储媒体559在实例性实施例中经展示为是单个媒体，但术语“机器可读存储媒体”应被视为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被视为包含能够存储或编码用于由机器执行的指令集且可致使机器执行本公开的方法中的任何一或多者的任何媒体。因此，术语“机器可读存储媒体”应被视为包含但并不限于固态存储器、光学媒体及磁性媒体。
已在算法及对计算机存储器内的数据值(位)的操作的符号表示方面呈现前述详细说明的一些部分。这些算法说明及表示是由数据处理领域的技术人员用以最有效地将其工作的实质传达给其它所属领域的技术人员的方法。此处且一般来说，将算法设想为达到期望结果的自洽操作序列。所述操作是需要对物理量的物理操纵的那些操作。通常(但未必)，这些量采取能够被存储、组合、比较及以其它方式加以操纵的电信号或磁信号的形式。已证明，主要出于常用的原因，将这些信号称作位、值、元素、符号、字符、项、数字或类似者有时比较方便。
然而，应记住，所有这些术语及类似术语均与适当的物理量相关联，且仅仅是应用于这些量的方便标签。本公开可以是指将表示为在计算机系统的寄存器及存储器内的物理(电子)量的数据操纵且转变为类似地表示为在计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据的计算机系统或类似电子计算装置的动作及过程。
本公开还涉及一种用于执行本文中的操作的设备。此设备可具体针对预期目的而构造，或其可包含通用计算机，所述通用计算机由存储于所述计算机中的计算机程序来选择性地激活或重新配置。此计算机程序可存储于计算机可读存储媒体中，例如但并不限于任何类型的盘(包含软盘、光盘、CD-ROM及磁光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或者适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
本文中所呈现的算法及显示器并不与任何特定计算机或其它设备内在地相关。各种通用系统可与根据本文中的教示的程序一起使用，或可证明构造用以执行方法的更专业设备是方便的。用于各种这些系统的结构将显现为在下文中的说明中所陈述。另外，本公开并非参考任何特定编程语言而描述。将了解，各种编程语言可用于实施如本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，所述计算机程序产品或软件可包含上面存储有指令的机器可读媒体，所述指令可用以对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含用于以由机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。
在前述说明书中，已参考本公开的具体实例性实施方案描述本公开的实施例。将显而易见，在不背离如以下权利要求书中所陈述的本公开的实施例的较宽广精神及范围的情况下，可对本公开做出各种修改。因此，应将本说明书及图式视为具有说明性意义而非限制性意义。

Claims (21)

1.一种存储器子系统，其包括：
功率管理集成电路PMIC，其与在比所述存储器子系统的主要供应电压低的最高PMIC供应电压下的操作兼容，所述PMIC经配置以基于PMIC供应电压而输出用于操作所述存储器子系统的多个电压；及
电容性电压修改器CVM，其耦合到所述PMIC，所述CVM经配置以：
接收所述存储器子系统的所述主要供应电压作为输入；及
将第一经修改主要供应电压MPSV作为所述PMIC供应电压提供到所述PMIC，其中所述第一MPSV不高于所述最高PMIC供应电压；
备用电源组件BPC，其耦合到所述CVM，所述BPC经配置以操作为所述存储器子系统的备用电力供应器；且其中：
所述CVM进一步经配置以提供第二MPSV以给所述BPC充电；以及
所述第二MPSV不低于所述存储器子系统的所述主要供应电压。
2.根据权利要求1所述的存储器子系统，其中所述存储器子系统是固态驱动器SSD。
3.根据权利要求1所述的存储器子系统，其中所述CVM进一步经配置以经由多个并联耦合的电容器将所述主要供应电压以可选择方式调整到所述第二MPSV以给所述BPC充电。
4.根据权利要求1所述的存储器子系统，其中：
所述CVM进一步经配置以经由多个串联耦合的电容器将所述主要供应电压以可选择方式调整到所述第一MPSV；且
所述PMIC进一步经配置以将从所述CVM接收的所述第一MPSV转换为用于操作所述存储器子系统的所述多个电压以从所述PMIC输出。
5.根据权利要求1所述的存储器子系统，其中所述CVM进一步经配置以：
接收高于所述最高PMIC供应电压的多个不同主要供应电压作为所述输入；且
减小所述多个不同主要供应电压中的每一者以将所述第一MPSV作为所述PMIC供应电压提供到所述PMIC。
6.根据权利要求1所述的存储器子系统，其中所述CVM进一步经配置以基于监测所述主要供应电压的状态，提供信号以在所述CVM的使得能够进行以下操作的多个电容器的多个连接之间进行选择：
将所述第一MPSV输出到所述PMIC；及
将所述第二MPSV输出到所述BPC；且
其中所述第一MPSV及所述第二MPSV各自具有不同电压量值。
7.根据权利要求1所述的存储器子系统，其进一步包括连接器，通过所述连接器接收所述主要供应电压，其中：
所述CVM进一步经配置以按可选择比率将所述主要供应电压比例缩放以提供所述第一MPSV。
8.根据权利要求7所述的存储器子系统，其中：所述CVM进一步经配置以按可选择量将所述主要供应电压放大到所述第二MPSV；且
所述可选择量是至少部分地基于所述BPC的特性而确定。
9.根据权利要求1所述的存储器子系统，其中所述PMIC包括：
第一调节器，其经配置以减小从所述CVM接收的所述第一MPSV；及
第二调节器，其经配置以增加从所述CVM接收的所述第一MPSV。
10.根据权利要求1所述的存储器子系统，其中：
所述PMIC进一步经配置以将从所述CVM接收的所述第一MPSV减小到与所述存储器子系统的存储器单元阵列的操作兼容的经减小电压；
所述经减小电压被以可选择方式从所述PMIC输出以用于操作所述阵列；且
对应于所述第二MPSV的经放大电压被以可选择方式从所述CVM输出以给所述BPC充电。
11.一种存储器子系统，其包括：
电容性电压修改器CVM，其经配置以降低从耦合到所述存储器子系统的主要电力供应器PPS接收的主要供应电压；
其中以可选择方式确定所述降低以提供比所述主要供应电压低且与功率管理集成电路PMIC的操作兼容的PMIC供应电压；
所述CVM进一步经配置以增加从所述PPS接收的所述主要供应电压；且
其中所述增加是至少部分地基于经由所述CVM耦合到所述PMIC的备用电源组件BPC的特性而以可选择方式确定。
12.根据权利要求11所述的存储器子系统，其中：
响应于所述主要供应电压低于用于操作所述存储器子系统的阈值电压，所述存储器子系统经配置以将来自所述BPC的备用电压提供到所述CVM；
所述CVM从所述BPC接收所述备用电压，其中所述备用电压不低于所述主要供应电压；
所述CVM产生经降低备用电压以用于输出到所述PMIC；且
所述PMIC将所述经降低备用电压转换为与存储器组件的操作兼容的经减小电压。
13.根据权利要求11所述的存储器子系统，其进一步包括：
备用电源控制组件，其是所述CVM的一部分且经配置以：
确定连接所述CVM的多个电容器中的特定数目个电容器以将从所述BPC接收的备用电压减小到经降低备用电压；
指导所述CVM连接所述多个电容器中的所述特定数目个电容器；及
指导所述CVM将所述经降低备用电压输出到所述PMIC。
14.根据权利要求11所述的存储器子系统，其进一步包括：
备用电源控制组件，其是所述CVM的一部分且经配置以：
在确定所述PPS提供低于阈值电压的主要供应电压之前，指导所述CVM增加所述主要供应电压以用于由所述BPC的电容性存储组件CSC存储；
至少部分地基于所述CSC的特性而指导连接所述CVM的多个电容器中的特定数目个电容器以将所述主要供应电压增加到经增加主要供应电压；及
指导所述CVM输出所述经增加主要供应电压以用于由所述CSC存储。
15.根据权利要求11所述的存储器子系统，其中：
响应于由是所述CVM的一部分的监测单元确定所述主要供应电压低于用于操作所述存储器子系统的阈值电压，到所述PPS的连接器经配置以将所述存储器子系统与所述PPS断开连接；
所述CVM从所述BPC接收使得能够由存储器组件执行若干个操作的备用电压；且
所述若干个操作包含使由所述存储器组件存储的数据值移动以用于由若干个非易失性存储器单元存储。
16.一种用于调整电压的方法，其包括：
接收高于功率管理集成电路PMIC经配置以在其下操作的最高供应电压的主要供应电压；及
将第一经修改主要供应电压MPSV作为PMIC供应电压以可选择方式提供到所述PMIC，其中所述第一MPSV不高于所述PMIC经配置以在其下操作的所述最高供应电压；
其中所述方法进一步包括：
由电容性电压修改器CVM将第二MPSV以可选择方式提供到备用电源组件BPC，其中所述第二MPSV不低于所述主要供应电压；及
经由所述第二MPSV给所述BPC充电。
17.根据权利要求16所述的方法，其进一步包括由所述CVM将所述第一MPSV以可选择方式提供到所述PMIC。
18.根据权利要求16所述的方法，其进一步包括：
响应于所述主要供应电压的减小，将所述BPC的输出电压提供到所述CVM；及
修改所述BPC的所述输出电压以给所述PMIC供电。
19.根据权利要求16所述的方法，其进一步包括使用所述PMIC的电压转换器将所述第一MPSV以可选择方式减小到与固态驱动器的选定存储器组件的操作兼容的经进一步减小的电压。
20.根据权利要求16所述的方法，其进一步包括：
响应于检测到经减小主要供应电压而将来自所述BPC的备用电压输出到所述CVM；
由所述CVM对所述备用电压执行粗略调整以致使经减小备用电压在与所述PMIC的操作兼容的预定电压范围内；
由所述PMIC对从所述CVM接收的所述经减小备用电压执行精细调整以致使经进一步减小的电压在预定电压范围内，所述预定电压范围与对固态驱动器上的选定存储器单元阵列执行操作兼容；且其中：
执行所述粗略调整包含与所述PMIC的操作兼容的所述预定电压范围比由所述精细调整导致的与所述选定阵列的操作兼容的所述预定电压范围宽；且
执行所述精细调整包含与对所述选定阵列执行所述若干个操作兼容的所述经进一步减小的电压的值小于与所述PMIC的操作兼容的所述经减小备用电压的值。
21.根据权利要求16所述的方法，其进一步包括：
配置固态驱动器SSD的处理装置以从与所述SSD分开的主机接收用于对所述SSD的选定存储器组件执行操作的指令且通过以下方式指导所述操作的执行：
所述CVM的PMIC电源控制组件以可选择方式指导所述CVM对所述主要供应电压执行调整以致使所述第一MPSV在与所述PMIC的操作兼容的预定电压范围内；及
所述CVM的备用电源控制组件指导所述CVM对从备用电源组件接收的备用电压执行调整以致使经减小的备用电压在与所述PMIC的操作兼容的预定电压范围内。
CN201980056119.1A 2018-08-31 2019-08-29 用于功率管理的电容性电压修改器 Active CN112639672B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/119,715 2018-08-31
US16/119,715 US10482979B1 (en) 2018-08-31 2018-08-31 Capacitive voltage modifier for power management
PCT/US2019/048780 WO2020047237A1 (en) 2018-08-31 2019-08-29 Capacitive voltage modifier for power management

Publications (2)

Publication Number Publication Date
CN112639672A CN112639672A (zh) 2021-04-09
CN112639672B true CN112639672B (zh) 2022-04-22

Family

ID=68536134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980056119.1A Active CN112639672B (zh) 2018-08-31 2019-08-29 用于功率管理的电容性电压修改器

Country Status (6)

Country Link
US (3) US10482979B1 (zh)
EP (1) EP3844596A4 (zh)
KR (1) KR102320647B1 (zh)
CN (1) CN112639672B (zh)
TW (1) TWI724524B (zh)
WO (1) WO2020047237A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10775424B2 (en) * 2018-08-31 2020-09-15 Micron Technology, Inc. Capacitive voltage divider for monitoring multiple memory components
US10482979B1 (en) 2018-08-31 2019-11-19 Micron Technology, Inc. Capacitive voltage modifier for power management
US10453541B1 (en) * 2018-08-31 2019-10-22 Micron Technology, Inc. Capacitive voltage divider for power management
US11073855B2 (en) * 2019-07-29 2021-07-27 Micron Technology, Inc. Capacitor-based power converter with buck converter
JP2022130053A (ja) * 2021-02-25 2022-09-06 キオクシア株式会社 電源回路、入出力回路、半導体記憶装置及び電源制御方法
KR20230010106A (ko) * 2021-07-08 2023-01-18 삼성전자주식회사 공유 전압을 공유하는 제1 및 제2 장치들, 및 공유 전압을 생성하도록 구성된 전원 관리 집적 회로를 포함하는 사용자 시스템, 및 그것의 동작 방법
TWI806628B (zh) * 2022-05-25 2023-06-21 瑞昱半導體股份有限公司 固態硬碟控制器與電路控制器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392944B1 (en) * 2001-02-05 2002-05-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of performing stable sensing operation even under low power supply voltage environment
CN1856762A (zh) * 2003-08-01 2006-11-01 桑迪士克股份有限公司 用于多电压存储系统的带有旁路器的电压调节器

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752699A (en) 1986-12-19 1988-06-21 International Business Machines Corp. On chip multiple voltage generation using a charge pump and plural feedback sense circuits
US5801522A (en) 1996-09-26 1998-09-01 Compaq Computer Corporation Power limit circuit for computer system
JPH10247386A (ja) 1997-03-03 1998-09-14 Mitsubishi Electric Corp 昇圧電位供給回路及び半導体記憶装置
KR100399975B1 (ko) * 1999-12-22 2003-09-29 주식회사 하이닉스반도체 포지티브 챠지 펌핑 전압 스위칭 회로 및 그를 이용한플래쉬 메모리의 로우 디코더 회로
US6269025B1 (en) * 2000-02-09 2001-07-31 Advanced Micro Devices, Inc. Memory system having a program and erase voltage modifier
AU2002322856A1 (en) * 2001-07-31 2003-02-17 Globespan Virata Incorporated Power backoff method and system for g.shdsl modem using frequency domain geometric signal to noise ratio
US6639864B2 (en) 2001-12-18 2003-10-28 Intel Corporation Flash device operating from a power-supply-in-package (PSIP) or from a power supply on chip
US6515903B1 (en) 2002-01-16 2003-02-04 Advanced Micro Devices, Inc. Negative pump regulator using MOS capacitor
EP1447809A1 (fr) * 2003-02-14 2004-08-18 SCHLUMBERGER Systèmes Carte à multi-puce
US6961279B2 (en) 2004-03-10 2005-11-01 Linear Technology Corporation Floating gate nonvolatile memory circuits and methods
US20070146020A1 (en) 2005-11-29 2007-06-28 Advanced Analogic Technologies, Inc High Frequency Power MESFET Gate Drive Circuits
US7245536B1 (en) 2006-02-15 2007-07-17 Catalyst Semiconductor, Inc. Precision non-volatile CMOS reference circuit
US8196649B2 (en) 2006-11-28 2012-06-12 T-3 Property Holdings, Inc. Thru diverter wellhead with direct connecting downhole control
JP2009009680A (ja) * 2007-05-25 2009-01-15 Nec Electronics Corp 半導体装置
US7818599B2 (en) * 2007-10-09 2010-10-19 International Business Machines Corporation Statistical switched capacitor droop sensor for application in power distribution noise mitigation
KR100909838B1 (ko) * 2007-11-06 2009-07-28 창원대학교 산학협력단 저전력 및 저면적의 비휘발성 메모리 장치
US8582333B2 (en) * 2008-06-30 2013-11-12 Intel Corporation Integration of switched capacitor networks for power delivery
US8222881B2 (en) 2010-01-22 2012-07-17 Texas Instruments Incorporated Low-power feedback and method for DC-DC converters and voltage regulators for energy harvesters
US20120026802A1 (en) * 2010-07-30 2012-02-02 Emanuele Confalonieri Managed hybrid memory with adaptive power supply
US10389235B2 (en) * 2011-05-05 2019-08-20 Psemi Corporation Power converter
US8542059B2 (en) 2011-06-13 2013-09-24 Analog Devices, Inc. Ultra-low-power power supply system for an IC chip
US8634264B2 (en) 2011-10-26 2014-01-21 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for measuring leakage current
TW201414158A (zh) * 2012-09-26 2014-04-01 Nat Univ Tsing Hua 降壓轉換電路
KR102002899B1 (ko) * 2012-12-18 2019-07-23 삼성전자 주식회사 시스템-온 칩, 이의 동작 방법, 및 이를 포함하는 장치
EP3133645A1 (en) 2013-03-04 2017-02-22 Dialog Semiconductor GmbH Chip on chip attach (passive ipd and pmic) flip chip bga using new cavity bga substrate
KR20140111896A (ko) 2013-03-12 2014-09-22 삼성전자주식회사 애플리케이션 프로세서 및 이의 동작 방법
JP6076843B2 (ja) 2013-06-14 2017-02-08 住友重機械工業株式会社 クライオポンプ
US9224450B2 (en) * 2013-05-08 2015-12-29 International Business Machines Corporation Reference voltage modification in a memory device
EP2806548B1 (en) 2013-05-24 2020-07-22 EM Microelectronic-Marin SA Voltage regulator
US9753470B1 (en) 2013-06-28 2017-09-05 Maxim Integrated Products, Inc. Adaptive headroom control to minimize PMIC operating efficiency
US9536805B2 (en) 2014-07-03 2017-01-03 Qualcomm Incorporated Power management integrated circuit (PMIC) integration into a processor package
US9733661B2 (en) * 2014-09-29 2017-08-15 Mediatek Inc. Power management circuit and associated power management method
KR102252643B1 (ko) * 2014-10-20 2021-05-17 삼성전자주식회사 시스템 온 칩의 전원 경로 제어기
KR20170025537A (ko) 2015-08-28 2017-03-08 삼성전자주식회사 전자 장치의 강제 방전 회로
US20170099011A1 (en) * 2015-10-02 2017-04-06 Advanced Charging Technologies, LLC Electrical circuit for delivering power to consumer electronic devices
US9973431B2 (en) 2015-12-11 2018-05-15 Qualcomm Incorporated Single line PMIC-host low-level control interface
CN105867573A (zh) * 2016-03-31 2016-08-17 华为技术有限公司 备电电路及用电设备
US10235312B2 (en) * 2016-10-07 2019-03-19 Samsung Electronics Co., Ltd. Memory system and host device that maintain compatibility with memory devices under previous standards and/or versions of standards
US10235552B2 (en) 2016-10-12 2019-03-19 Qualcomm Incorporated Hybrid capacitive and ultrasonic sensing
WO2018148218A1 (en) * 2017-02-08 2018-08-16 Faraday Semi, LLC Chip embedded power converters
US10482979B1 (en) 2018-08-31 2019-11-19 Micron Technology, Inc. Capacitive voltage modifier for power management

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392944B1 (en) * 2001-02-05 2002-05-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of performing stable sensing operation even under low power supply voltage environment
CN1856762A (zh) * 2003-08-01 2006-11-01 桑迪士克股份有限公司 用于多电压存储系统的带有旁路器的电压调节器

Also Published As

Publication number Publication date
US10482979B1 (en) 2019-11-19
EP3844596A4 (en) 2022-05-25
KR20210040456A (ko) 2021-04-13
EP3844596A1 (en) 2021-07-07
KR102320647B1 (ko) 2021-11-03
TW202014829A (zh) 2020-04-16
US20210065822A1 (en) 2021-03-04
US10861567B2 (en) 2020-12-08
WO2020047237A1 (en) 2020-03-05
US11367490B2 (en) 2022-06-21
TWI724524B (zh) 2021-04-11
US20200090765A1 (en) 2020-03-19
CN112639672A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
CN112639672B (zh) 用于功率管理的电容性电压修改器
CN112639971B (zh) 耦合到电压调节器的电容式电压分压器
CN112639973B (zh) 用于功率管理的电容分压器
US11293962B2 (en) Capacitive voltage divider for monitoring multiple memory components
WO2020040909A1 (en) Power management component for memory sub-system power cycling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant