CN112639971B - 耦合到电压调节器的电容式电压分压器 - Google Patents

耦合到电压调节器的电容式电压分压器 Download PDF

Info

Publication number
CN112639971B
CN112639971B CN201980056103.0A CN201980056103A CN112639971B CN 112639971 B CN112639971 B CN 112639971B CN 201980056103 A CN201980056103 A CN 201980056103A CN 112639971 B CN112639971 B CN 112639971B
Authority
CN
China
Prior art keywords
supply voltage
voltage
lvr
memory
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980056103.0A
Other languages
English (en)
Other versions
CN112639971A (zh
Inventor
M·D·罗利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112639971A publication Critical patent/CN112639971A/zh
Application granted granted Critical
Publication of CN112639971B publication Critical patent/CN112639971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种操作存储器子系统的方法包含在存储器子系统的功率管理PM组件处接收输入电压，其中所述PM组件包含电容式电压分压器CVD、线性电压调节器LVR及切换电压调节器SVR。所述方法包含确定所述输入电压是否对应于所述存储器子系统的低功率模式及确定所述输入电压高于所述存储器子系统的存储器组件经配置以在其下操作的最高供应电压。所述方法进一步包含响应于所述低功率模式的确定而选择性地耦合所述CVD与所述LVR及由所述CVD及所述LVR将所述输入电压循序降低到所述存储器组件的供应电压，其中所述供应电压不高于所述存储器组件经配置以在其下操作的所述最高供应电压。

Description

耦合到电压调节器的电容式电压分压器
技术领域
本发明大体上涉及存储器子系统，且更特定来说，涉及耦合到存储器子系统的电压调节器的电容式电压分压器。
背景技术
存储器子系统可为存储系统，例如固态硬盘(SSD)，且可包含存储数据的一或多个存储器组件。存储器组件可包含例如易失性存储器组件及非易失性存储器组件。存储器子系统可包含控制器，其可管理存储器组件且分配待存储在存储器组件处的数据。一般来说，主机系统可利用存储器子系统以将数据存储于存储器组件处且经由控制器从存储器组件检索数据。各种存储器子系统包含功率管理组件以管理功率分配。
发明内容
本发明的一个实施例提供一种方法，其包括：在存储器子系统的功率管理(PM)组件处接收输入电压，其中所述PM组件包括电容式电压分压器(CVD)、线性电压调节器(LVR)及切换电压调节器(SVR)；由所述PM组件的监测单元确定所述输入电压对应于所述存储器子系统的低功率模式及所述输入电压高于所述存储器子系统的存储器组件经配置以在其下操作的最高供应电压；响应于所述低功率模式的确定而选择性地耦合所述CVD与所述LVR；及由所述CVD及所述LVR将所述输入电压循序降低到所述存储器组件的供应电压，其中所述供应电压不高于所述存储器组件经配置以在其下操作的所述最高供应电压。
本发明的另一实施例提供一种存储器子系统，其包括：电容式电压分压器(CVD)，其选择性地耦合到线性电压调节(LVR)及切换电压调节器(SVR)中的一者；及控制器，其耦合到所述CVD、所述LVR及所述SVR，其中所述控制器经配置以响应于确定所述存储器子系统接收特定范围内的输入电压作为第一供应电压而引导：所述CVD通过多个电容器的连接而将所述第一供应电压降低到与所述LVR的操作兼容的第二供应电压；及所述CVD经耦合到所述LVR而非所述SVR以供应所述第二供应电压。
本发明的又另一实施例提供一种存储器子系统，其包括：主电源供应器(PPS)，其选择性地耦合到线性电压调节器(LVR)及切换电压调节器(SVR)中的一者；及控制器，其耦合到所述LVR及所述SVR，其中所述控制器经配置以响应于确定所述存储器子系统从所述PPS接收特定范围内的输入电压作为第一供应电压而引导：所述LVR将所述输入电压降低到与所述CVD的操作兼容的第二供应电压；及所述LVR经耦合到所述CVD而非所述SVR以供应所述第二供应电压。
附图说明
将从下文给出的详细描述及本发明的各种实施例的随附图式更充分理解本发明。然而，图式不应被视为将本发明限于特定实施例，而仅用于解释及理解。
图1说明根据本发明的一些实施例的包含存储器子系统的实例计算环境。
图2说明根据本发明的一些实施例的包含存储器子系统的另一实例计算环境。
图3说明根据本发明的一些实施例的功率管理组件的实例。
图4说明根据本发明的一些实施例的功率管理组件的另一实例。
图5是根据本发明的一些实施例的操作耦合到线性电压调节器的电容式电压分压器的实例方法的流程图。
图6是其中本发明的实施例可操作的实例计算机系统的框图。
具体实施方式
本发明的方面涉及选择性地耦合到存储器子系统中的电压调节器的电容式电压分压器(CVD)。存储器子系统在本文中还被称为“存储器装置”。存储器子系统的实例是存储系统，例如固态硬盘(SSD)。各种存储器子系统可包含功率管理(PM)组件以管理主供应电压(PSV)从电源的接收且适当地分配电力(例如，电压量值)以便与特定存储器子系统的一或多个存储器组件的操作兼容。如本文中使用，“存储器组件”可指经配置以在存储器子系统内操作的离散装置或实体(包含存储器胞元阵列)。如本文中描述，存储器组件可包含铁电RAM、NOR快闪、可编程只读存储器(例如，FPROM、EEPROM、OTP NVM等)及/或RAM以及其它易失性及/或非易失性存储器。
在SSD技术的应用中，可期望以高程度的能量(例如，电力)效率执行各种任务。例如，可期望通过在其中相对于以较高输入电压操作的模式(例如，在启用读取、写入、擦除、逻辑、并行处理及/或数据传送操作以及其它操作的“正常”功率模式中)供应较低输入电压的低功率模式中减少电力消耗而增加能量效率。此低功率模式的实例包含备用模式、睡眠模式及/或休眠模式等，其中预期将基本操作的性能维持在低输入电压(例如，最低可能输入电压)。此一个挑战是在此类低输入电压下操作线性电压调节器(LVR)或切换电压调节器(SVR)，因为LVR及SVR各自需要某阈值电平的电压及/或电流来保持其电路可操作。此类“静态”电压及/或电流仅可降低到每一类型的调节器的阈值电平。
如本文中进一步描述，LVR的实例可为低压降(LDO)调节器且SVR的实例可为降压调节器以及其它类型的SVR及LVR。LDO可经配置以在低静态电压及/或电流下操作，但在将低功率模式输入电压转变为具有相对高输入输出电压差的输出电压(例如，从3.3伏特(V)到1.0V，相对于1.2V到1.0V)时以低能量效率为代价。降压调节器可基于经配置为SVR而以低能量效率为代价固有地在高静态电压及/或电流下操作，所述SVR操作为脉冲宽度调制器，使得输入电压在特定时间周期中通过接通开关连接到电路且通过关断所述开关而不连接到电路，其中接通/关断电压经平均化以提供输出电压。通过降压调节器经配置以执行处于较高输入电压(例如，正常功率模式的输入电压)的电压到具有相对于LDO的较高输入输出电压差的输出电压(例如，针对降压调节器从12.0V到1.0V，相对于针对LDO的1.2V到1.0V)的转变可进一步减小能量效率。因此，针对LVR调节器及SVR调节器两者，利用低输入电压及/或获得高能量效率可为低功率模式中的挑战。
在输入电压到输出电压的转换中，CVD电路可比LVR调节器及/或SVR调节器更具能量效率。利用CVD的缺点是CVD经配置以基于经连接用于划分输入电压的电容器的数目而以离散电平(例如，分率)划分输入电压。因而，在不操纵主电源供应器(PPS)的PSV电平的情况下，从由PPS供应到CVD的输入电压获得与特定存储器组件的供应电压兼容的来自CVD的输出电压可为挑战。
本发明的方面通过选择性地耦合CVD与LVR调节器(例如，相对于替代地耦合到SVR调节器)而解决上文及其它缺陷。在第一配置(例如，如图1中说明)中，CVD可经配置以通过将多个不同PSV作为第一供应电压转换为与特定LVR的操作兼容的第二供应电压(例如，在供应电压的有限范围内)而适应多个不同PSV。例如，CVD可在低功率模式中接收3.6V作为第一供应电压且可通过连接三个电容器而将电压划分为1/3分率以产生1.2V作为经耦合LVR的第二供应电压。LVR可将1.2V第二供应电压降低到与特定存储器组件的操作兼容的1.0V第三供应电压。如关于图5进一步描述，至少部分归因于跨LVR的小输入输出电压差，作为输入提供到LVR的CVD第二供应电压越接近LVR输出电压(第三供应电压)，利用CVD其后接着LVR的电压降低序列的能量效率越高。
在第二配置(例如，如图2中说明)中，LVR可接收PSV作为第一供应电压且可将第一供应电压降低到CVD的第二供应电压。第一供应电压可降低到特定第二供应电压，其是与特定存储器组件的操作兼容的第三供应电压的倍数。例如，LVR可在低功率模式中将3.3V的第一供应电压转换为3.0V作为第二供应电压且可将第二供应电压提供到经耦合CVD，以便通过三个电容器的连接而将3.0V划分为1.0V作为第三供应电压。如关于图5进一步描述，至少部分归因于跨LVR的小输入输出电压差，作为输入电压从LVR提供到CVD的第二供应电压的输入输出电压差越小，利用LVR其后接着CVD的电压降低序列的能量效率越高。
因此，刚描述的第一配置及/或第二配置的实施方案可显著改进低输入电压的利用率及/或在SSD的PM组件的低功率模式中获得高能量效率。在SSD的功率管理架构中，第一及/或第二配置的实施方案还可扩展到除低功率模式以外的用途及/或模式。
图1说明根据本发明的一些实施例的包含存储器子系统104(例如，其是SSD或SSD的部分)的实例计算环境100。图1中说明的计算环境100对应于刚描述的第一配置且展示是存储器子系统的部分或耦合到存储器子系统的各种组件。例如，主电源供应器(PPS)101可耦合到存储器子系统104。如本文中使用，“耦合到”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，不具有中介组件)，无论有线或无线，包含例如电、光学、磁性等的连接。
存储器子系统104可包含PM组件105。在数个实施例中，PM组件105可包含CVD 110、SVR 113及LVR 116。存储器子系统104可包含耦合到109存储器装置控制器106(下文中被称为“控制器”)的PM组件105。
存储器子系统104上的PM组件105可包含经配置以促成功率管理操作的性能(包含增加SSD在低功率模式中的能量效率)的多个组件。例如，PM组件105可包含在特定时间周期中选择性地耦合到SVR 113及LVR 116中的一者的CVD 110。在数个实施例中，控制器106可选择性地耦合到PM组件105的CVD 110、SVR 113及/或LVR 116。控制器106可经配置以响应于确定存储器子系统104接收特定范围内的输入电压(PSV 102作为Vin)而选择性地引导CVD110耦合到SVR 113或LVR 116。
例如，在数个实施例中，包含于CVD 110上(例如，如330处展示且结合图3描述)及/或包含于连接器/接口103上(例如，如430处展示且结合图4描述)的监测单元可经配置以通过例如检测到PSV 102在2V到5V的范围内而确定存储器子系统104是否在低功率模式中或通过例如检测到PSV 102在9V或更高(例如，12V)的范围内而确定存储器子系统104是否在正常功率模式中。响应于确定PSV 102对应于低功率模式，控制器106可通过多个电容器(例如，如332处展示且结合图3描述)的连接而引导CVD将PSV 102降低到与LVR 116的操作兼容的第二供应电压115。控制器106可进一步引导CVD 110(例如，经由开关111)耦合到LVR 116而非SVR 113以供应第二供应电压115。
在数个实施例中，LVR 116可选自数个串联调节器或分路调节器。例如，LVR 116可为经配置以利用低于与常规LVR的操作兼容的PSV的PSV 102的LDO调节器(例如，如316处展示且结合图3描述)，这是因为LDO调节器可浪费少于常规LVR(或SVR)的能量。在数个实施例中，SVR 113可选自降压/升压调节器及降压调节器(例如，如313-1及313-2处分别展示且结合图3描述)。
如本文中使用，陈述电压与特定组件的操作“兼容”希望意味着供应较高电压可取消激活(例如，断裂、烧坏等)经配置以在较低电压范围内操作的组件的熔丝、晶体管、电容器等或意味着供应较低电压可低于用于组件的操作的电压阈值。例如，PSV102可在从约5V到12V或更高的范围内，此可与CVD 110及/或SVR 113的操作兼容，且与LVR 116的操作兼容的电压可在从约2V到4V或更低的范围内。
控制器106可经进一步配置以响应于确定存储器子系统104是在低功率模式而非正常功率模式中而(例如，经由开关111)将CVD 110与SVR 113解耦合且(例如，经由开关111)将CVD 110耦合到LVR 116以将第二供应电压115提供到LVR 116。例如，当存储器子系统104接收PSV 102以在正常功率模式中实现各种操作的主动处理时，CVD 110可(例如，经由开关111)耦合到SVR 113以将第二供应电压112提供到SVR 113。然而，当存储器子系统104接收与低功率模式(例如，备用、睡眠及/或休眠模式等)内的模式中的一者一致的PSV102时，控制器106可引导CVD 110与SVR113解耦合(例如，经由开关111)且耦合到LVR 116以将第二供应电压115提供到LVR116。控制器106可经进一步配置以响应于确定存储器子系统104在正常功率模式中(例如，在正常功率模式中而非在前述低功率模式中)而将CVD 110与LVR 116解耦合且将CVD 110耦合到SVR 113以将第二供应电压112提供到SVR 113。
在数个实施例中，LVR 116可经配置以将由CVD 110提供的第二供应电压降低到与存储器子系统104的数个存储器组件(例如，表示为特定存储器组件119)的操作兼容的第三供应电压。例如，当在低功率模式中时，CVD 110可(例如，通过连接三个电容器)将3.6V的PSV 102降低到1.2V的第二供应电压115以提供到LVR 116且LVR 116可将1.2V的所接收第二供应电压降低到与特定存储器组件119的操作兼容的1.0V的第三供应电压117。可使用耦合到LVR 116及轨条118的电路系统经由轨条118将第三供应电压117从LVR 116输出到特定存储器组件119。
在数个实施例中，SVR 113还可经配置以将由CVD 110提供的第二供应电压112降低到与特定存储器组件119的操作兼容的第三供应电压114。例如，当在正常功率模式中时，CVD 110可(例如，通过连接三个电容器)将12.0V的PSV 102降低到4.0V的第二供应电压112以提供到SVR 113且SVR 113可将4.0V的所接收第二供应电压112降低到与特定存储器组件119的操作兼容的1.0V的第三供应电压114。可使用耦合到SVR 113及轨条118的电路系统经由轨条118将第三供应电压114从SVR 113输出到特定存储器组件119。由于在特定时间周期中仅可从SVR 113及LVR 116中的一者输出第三供应电压114、117，所以数个实施例可不具有用以实现第三供应电压114、117到轨条118的交替连接的开关。
CVD 110可经配置以接收PSV 102作为第一供应电压108且在低功率模式中将第二供应电压115提供到LVR 116且替代地在正常功率模式中将第二供应电压112提供到SVR113。在数个实施例中，提供到LVR 116的第二供应电压115可小于提供到SVR 113的第二供应电压112(例如，1.2V对4.0V)。在数个实施例中，可经由连接器/接口103从PPS 101接收第一供应电压108。连接器/接口103可将PSV 102作为第一供应电压108提供到CVD 110。提供到SVR 113的第二供应电压112及/或提供到LVR 116的第二供应电压115可为已响应于存储器子系统104是在正常功率模式还是低功率模式中而通过CVD 110从PSV 102转换为在数个实施例中不高于SVR113或LVR 116经配置以在其下操作的最高供应电压的电压的电压。
CVD 110可经配置以接收高于例如LVR 116的最高供应电压的多个不同PSV。例如，在低功率模式中，PSV的范围可为从显著大于(例如，5.0V)最高LVR 116供应电压(例如，2.3V)到仅略大于(例如，2.4V)最高LVR 116供应电压。CVD 110可经配置以降低不同PSV的每一者以将第二供应电压115提供到LVR 116作为与LVR 116的操作兼容的供应电压。CVD110可经配置以划分不同PSV以产生第二供应电压115，使得可选择性地确定第二供应电压115以提供与LVR 116的操作兼容的供应电压。产生第二供应电压115可通过在多个配置中选择性地连接CVD 110的多个电容器而执行。例如，CVD 110可经配置以经由选择性地连接的多个串联耦合电容器而将PSV102第一供应电压108选择性地调整(例如，降低)到LVR 116的第二供应电压115及/或SVR 113的第二供应电压112。连接的配置及/或选择性地连接的多个电容器的数目可取决于PSV 102有多高及/或PSV 102待降低以与LVR 116及/或SVR113的操作兼容的量。
图2说明根据本发明的一些实施例的包含存储器子系统204(例如，其是SSD或SSD的部分)的另一实例计算环境220。图1中说明的计算环境220对应于先前描述的第二配置且展示是存储器子系统的部分或耦合到存储器子系统的各种组件。例如，计算环境220可包含对应于结合图1展示及描述的组件的各种组件。此类组件可例如包含PPS 201、PSV 202、连接器/接口203、存储器子系统204、控制器206、处理器207及/或可为存储器子系统204的部分或耦合到存储器子系统204的数个存储器组件(例如，存储器组件219)。
存储器子系统204可包含PM组件205。在各种实施例中，PM组件205可包含CVD 210、SVR 213及LVR 216。存储器子系统204可包含耦合到209可包含处理器107的控制器106的PM组件205，如本文中进一步描述。
存储器子系统204上的PM组件205可包含经配置以促成功率管理操作的性能(包含增加SSD在低功率模式中的能量效率)的多个组件。例如，计算环境220可包含在特定时间周期中选择性地耦合到SVR 213及LVR 216中的一者(例如，并非两者)的PPS 201。在数个实施例中，控制器206可选择性地耦合到PM组件205的LVR 216及/或SVR 213。控制器206可经配置以响应于确定存储器子系统204从PPS 201接收特定范围内的输入电压(PSV 202作为Vin)而选择性地引导PPS 201作为第一供应电压221、222耦合到SVR 113或LVR 116。
例如，在数个实施例中，包含于连接器/接口203上或与连接器/接口203相关联的监测单元(例如，如图4中的430处展示)可经配置以通过例如检测到PSV 202在2V到5V的范围内而确定存储器子系统204是否在低功率模式中或通过例如检测到PSV202在9V或更高(例如，12V)的范围内而确定存储器子系统204是否在正常功率模式中。响应于确定PSV 202对应于低功率模式，控制器206可引导连接器/接口203耦合到LVR 216且由LVR 216接收PSV202作为第一供应电压222。控制器206可进一步引导LVR 216将第一供应电压222降低到与CVD 210的操作兼容的第二供应电压224。LVR 216可耦合到CVD 210(例如，而非SVR)以将第二供应电压224供应到CVD 210。CVD 210可通过多个电容器(例如，如332处展示且结合图3描述)的连接而将所接收第二供应电压224降低到与特定存储器组件219的操作兼容的第三供应电压226。
在数个实施例中，与CVD 210的操作兼容的第二供应电压224可为可由CVD 210划分的特定电压以产生与特定存储器组件219的操作兼容的第三供应电压226。例如，第二供应电压224可在低功率模式中从3.3V的第一供应电压222(例如，PSV 202)降低到3.0V，其可划分(例如，通过三个电容器的连接)为与特定存储器组件219的操作兼容的1.0V的第三供应电压226。
如结合图1描述，在数个实施例中，图2中展示的LVR 216可选自数个串联调节器或分路调节器。例如，LVR 216可为经配置以利用低于与常规LVR(或SVR)的操作兼容的PSV的PSV 202的LDO调节器(例如，如316处展示且结合图3描述)。在数个实施例中，SVR 213可选自降压/升压调节器及降压调节器(例如，如313-1及313-2处分别展示且结合图3描述)。例如，PSV 202可在从约5V到12V或更高的范围内，此可与SVR 213的操作兼容，且与LVR 216的操作兼容的电压可在从约4V或更低的范围内。
控制器206可经进一步配置以响应于确定存储器子系统204是在低功率模式而非正常功率模式中而将SVR 213与PPS 201解耦合且将LVR 216耦合到PPS 201以接收PSV 202作为第一供应电压222。控制器206可经进一步配置以响应于确定存储器子系统是在正常功率模式而非低功率模式中而将LVR 216与PPS 201解耦合且将SVR 213耦合到PPS 201以提供PSV 202作为第一供应电压221以由SVR 213接收第一供应电压221。
在数个实施例中，SVR 213及LVR 216的耦合及解耦合可通过响应于来自控制器206的特定信号而激活及/或取消激活连接器/接口203中或与连接器/接口203相关联的数个开关(未展示)而执行。例如，当存储器子系统204接收PSV 202以实现正常功率模式中的各种操作的主动处理时，SVR 213可耦合到PPS 201以将第一供应电压221提供到SVR 213。然而，当存储器子系统204接收与低功率模式内(例如，备用、睡眠及/或休眠模式等中)的模式中的一者一致的PSV 202时，控制器206可引导SVR213与PPS 201解耦合且引导PPS 201耦合到LVR 216以将第一供应电压222提供到LVR 216。
LVR 216可经配置(例如，作为LDO调节器)以将第一供应电压222降低到与CVD210的操作兼容的第二供应电压224。CVD 210可经配置以将第二供应电压224降低到与存储器组件219的操作兼容的第三供应电压226。
来自PPS 201的PSV 202在特定范围内可对应于存储器子系统204在低功率模式中，其中相对于在较高输入电压下操作的模式(例如，正常模式)供应较低输入电压。在数个实施例中，较高输入电压可为12V或更高的PSV 202且较低输入电压可为在从2V到5V的范围内的PSV 202。
在数个实施例中，CVD 210可经配置以将由LVR 216提供的第二供应电压224降低到与存储器子系统204的数个存储器组件(例如，表示为特定存储器组件119)的操作兼容的第三供应电压226。例如，当在低功率模式中时，CVD 210可(例如，通过连接三个电容器)将3.0V的第二供应电压224降低到待提供到特定存储器组件219且与特定存储器组件219的操作兼容的1.0V的第三供应电压226。可使用耦合到CVD210及轨条218的电路系统经由轨条218将第三供应电压226从CVD 210输出到特定存储器组件219。
在数个实施例中，SVR 213还可经配置以将由PPS 201提供的第一供应电压221降低到与特定存储器组件219的操作兼容的第二供应电压214。例如，在数个实施例中，当在正常功率模式中时，SVR 213可将12.0V的第一供应电压221降低到1.0V的第二供应电压214。可使用耦合到SVR 213及轨条218的电路系统经由轨条218将第二供应电压214从SVR 213输出到特定存储器组件219。在数个实施例中，SVR 213可耦合到(未展示)CVD 210以将由SVR213从12.0V的第一供应电压降低且提供到CVD 210的3.0的第三供应电压(未展示)进一步降低(例如，通过连接三个电容器)到1.0V的第二供应电压214以提供到特定存储器组件219。因而，可使用耦合到CVD210及轨条218的电路系统经由轨条218将第二供应电压214从CVD 210输出到特定存储器组件219。由于在特定时间周期中仅可从SVR 213及CVD 210中的一者输出第二供应电压214、226，所以数个实施例可不具有用以实现第二供应电压214、226到轨条218的交替连接的开关。
在数个实施例中，存储器子系统104及204可包含一或多个存储器组件(例如，如由存储器组件119及219表示)。在各种实施例中，存储器组件可包含不同类型的非易失性存储器(NVM)组件及/或易失性存储器(VM)组件的任何组合。例如，存储器组件可包含至少一个VM胞元阵列、至少一个NVM胞元阵列或至少一个VM胞元阵列与至少一个NVM胞元阵列的组合。在一些实施例中，存储器子系统104及204是存储系统。存储系统的实例是SSD。在数个实施例中，子系统104及204可为SSD或子系统104及204可形成为SSD的部分。在一些实施例中，子系统104及204是混合存储器/存储子系统。
存储器组件的每一者可包含一或多个存储器胞元阵列，例如单电平胞元(SLC)或多电平胞元(MLC)。在数个实施例中，MLC可包含三电平胞元(TLC)及/或四电平胞元(QLC)。在一些实施例中，特定存储器组件可包含存储器胞元的SLC部分及MLC部分。存储器胞元的每一者可存储一或多个数据位(例如，数据块)。
NVM组件的实例包含与非(NAND)型快闪存储器。尽管描述例如NAND型快闪存储器的NVM组件，但存储器组件可为基于各种其它类型的存储器，例如VM。在数个实施例中，存储器组件可为(但不限于)随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁电随机存取存储器(MRAM)、NAND快闪存储器、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)及NVM胞元的交叉点阵列。NVM的交叉点阵列可连同可堆叠交叉栅格数据存取阵列基于体电阻的改变执行位存储。另外，与许多基于快闪的存储器相比，交叉点NVM可执行原位写入操作，其中NVM胞元可在先前未擦除NVM的情况下编程。此外，存储器组件的存储器胞元可分组为存储器页或数据块，其可是指用于存储数据的存储器组件的单元。
PPS 101、201可为可将PSV 102、202作为Vin供应到存储器子系统104及204以用于操作存储器组件CVD 110、210、LVR 116、216、SVR 113、213及/或存储器组件119、219以及存储器子系统104及204的其它组件的电源。PPS 101、201可例如为电插座、电池及/或AC/DC转换器以及其它可能电源。在数个实施例中，PSV 102、202可高于与CVD 110、210、LVR 116、216、SVR 113、213及/或存储器组件119、219的一或多者的操作兼容的电压。
控制器106、206可与CVD 110、210、LVR 116、216、SVR 113、213及/或存储器组件119、219通信以控制及/或引导正常功率模式中的操作的性能(例如在存储器组件119、219处读取、写入及/或擦除数据及其它此类操作)及/或低功率模式(例如，备用、睡眠及/或休眠模式等)中的操作的性能。控制器106、206可包含硬件，例如一或多个集成电路及/或离散组件、缓冲存储器或其组合。控制器106、206可为微控制器、专用逻辑电路系统(例如，场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或任何其它适合处理器。控制器106可包含经配置以执行存储于本端存储器(未展示)中的指令的处理装置(例如，处理器107、207)。控制器106、206的本端存储器可包含嵌入式存储器，其经配置以存储用于执行各种过程、操作、逻辑流程及/或例程的指令以控制存储器子系统104、204的操作，包含处置存储器子系统104、204与主机系统(未展示且下文中被称为“主机”)之间的通信。在一些实施例中，本端存储器可包含存储存储器指针、所提取数据等的存储器寄存器。本端存储器还可包含用于存储微码的只读存储器(ROM)。
虽然图1及图2中展示的实例存储器子系统104、204已说明为包含控制器106、206，但在本发明的其它实施例中，存储器子系统可不包含控制器且可代替地依靠外部控制。在数个实施例中，此外部控制可由外部主机及/或与存储器子系统分离的处理器或控制器提供。
一般来说，控制器106、206可从主机接收操作命令且可将操作命令转换为指令或适当命令以实现对存储器组件CVD 110、210、LVR 116、216、SVR 113、213及/或存储器组件119、219的存取以执行此类操作。控制器106、206可负责其它操作，例如磨损均衡操作、废弃项目收集操作、误差检测及误差校正码(ECC)操作、加密操作、高速缓存操作及/或与存储器组件相关联的逻辑块地址与物理块地址之间的地址转译。控制器106、206可经由物理主机接口(例如，连接器/接口103)而与主机通信。
存储器子系统104、204还可包含未说明的额外电路系统或组件。在数个实施例中，存储器组件可包含控制电路系统、地址电路系统、感测电路系统及/或输入/输出(I/O)电路系统，存储器组件可通过其与控制器106、206及/或主机通信。控制电路系统可例如包含在图3中的331处及图4中的431处展示的功率控制组件(PPC)以及其它控制电路系统。地址电路系统可例如包含行及列解码电路系统。作为实例，在一些实施例中，地址电路系统可从控制器106、206接收地址且解码所述地址以存取存储器组件。感测电路系统可包含例如可通过其在对应于阵列的行及/或列中的地址的特定存储器胞元处写入及/或从所述特定存储器胞元读取数据值的电路系统。
一般来说，计算环境100、220可包含主机，所述主机可利用包含一或多个存储器组件的存储器子系统104、204。在数个实施例中，PPS 101、201可开启及/或可耦合到主机及/或PSV 102、202可来自主机。主机可提供待存储(写入)于存储器子系统104、204处的数据及/或可请求待从存储器子系统104、204检索(读取)的数据，且提供适合于执行正常功率模式中的操作的PSV 102、202，如由控制器106、206引导。主机还可将命令提供到控制器106、206以将存储器子系统104、204置于与低功率模式相关联的模式的至少一者中，且提供适合于将存储器子系统104、204置于低功率模式中及/或适合于执行低功率模式中的适当操作的PSV 102、202。存储器子系统104、204可包含到一或多个主机的多个接口连接(例如，端口)。主机可经由端口将命令发送到存储器子系统104、204。
主机可为计算装置，例如桌面计算机、膝上型计算机、网络服务器、移动装置或包含存储器及处理装置的此计算装置。主机可包含或耦合到存储器子系统104、204，使得主机可从存储器子系统104、204读取数据或将数据写入到存储器子系统104、204，及/或提供使其处于正常功率模式及低功率模式的命令以及其它操作。主机可经由物理主机接口(例如，连接器/接口103)耦合到存储器子系统104、204。物理主机接口可包含控制、地址、数据总线组件等以提供接口以用于在存储器子系统104、204与主机之间传递控制、地址、数据及其它信号。物理主机接口的实例可包含(但不限于)串行先进技术附接(SATA)接口、外围组件互连快速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)等。主机可进一步利用NVM快速(NVMe)接口以在存储器子系统104、204通过PCIe接口与主机耦合时存取存储器组件。
图3说明根据本发明的一些实施例的PM组件305的实例。图3中说明的PM组件305可为图1中说明的第一配置中展示的PM组件105的实施例。在图3中展示的实例中，PM组件305可包含CVD 310、LVR 316(例如，LDO调节器)及SVR 313(例如，如选自降压-升压调节器313-1、降压调节器313-2及升压调节器313-3)，如图1中的对应指示符号处展示。例如，图1中的指示符号110对应于图3中的指示符号310，其中其都表示CVD的实施例，但CVD的实施例的细节可取决于结合不同图提供的此类描述而不同。在此实例中，LDO调节器316及降压-升压调节器313-1、降压调节器313-2及升压调节器313-3可包含于功率管理集成电路(PMIC)333中，功率管理集成电路(PMIC)333可用于管理存储器子系统104、存储器组件及/或耦合到其的其它电子装置的各种功率要求。
图3中说明的PMIC 333的实施例通过实例而展示且实施例不限于此。因此，与本发明一致的PMIC可包含多于或少于图3中展示的组件。PMIC 333可与最高PMIC供应电压(例如，图1中展示的用于SVR 113的第二供应电压112或用于LVR 116的第二供应电压115)下的操作兼容，所述最高PMIC供应电压低于从PPS 101接收的存储器子系统104的PSV 102。PMIC333可经配置以基于PMIC供应电压输出用于存储器子系统104的操作的一或多个电压。在数个实施例中，待输出的电压可基于PMIC供应电压到对应于与系统104的一或多个组件的操作兼容的电压的一或多个经降低电压的转换而确定，系统104可包含控制器106、存储器组件(例如，特定存储器组件119)、及/或与其相关联的电路系统，例如控制电路系统、输入/输出(I/O)电路系统、地址电路系统等。
PM组件305可包含耦合到PMIC 333的CVD 310。CVD 310可经配置以通过耦合到连接器/接口303而接收PSV 102作为第一供应电压308且将第二供应电压312、315提供到PMIC333作为PMIC供应电压。用于SVR 313的第二供应电压312及用于LVR 316的第二供应电压115的量值可取决于存储器子系统104是在正常功率模式还是低功率模式中。例如，第二供应电压312的量值可对应于在正常功率模式中与降压-升压调节器313-1、降压调节器313-2及/或升压调节器313-3的操作兼容的输入电压且第二供应电压315的量值可对应于在低功率模式中与LDO调节器316的操作兼容的输入电压。
CVD 310可经配置以接收高于最高PMIC供应电压的多个不同PSV作为输入。例如，PSV的范围可为从大于最高PMIC供应电压(例如，5V)到240V或更大。CVD310可经配置以降低不同PSV的每一者以将第二供应电压312、315提供到PMIC 333作为与SVR 313或LVR 316的操作兼容的PMIC供应电压。CVD 310可经配置以划分不同PSV以产生第二供应电压312、315中的任一者，使得可选择性地确定第二供应电压312、315以提供与SVR 313-1、313-2、313-3或LVR 316中的任一者的操作兼容的PMIC供应电压。产生第二供应电压312、315可通过在多个配置中选择性地连接CVD 310的多个电容器而执行。例如，CVD 310可经配置以经由选择性地连接的多个串联耦合电容器将PSV 102选择性地调整(例如，降低)到第二供应电压312、315。连接的配置及/或选择性地连接的多个电容器的数目可取决于PSV 102有多高及/或PSV 102待降低以与PMIC 333的操作兼容的量。
CVD 310可经配置以基于由监测单元330(其是CVD 310的部分)监测的PSV 102的状态而提供信号以在CVD 310的多个电容器332的多个不同连接之间进行选择。响应于由监测单元330确定PSV 102在与正常功率模式操作的性能兼容的电压范围或与低功率模式操作的性能兼容的电压范围内，监测单元330可将差分信号发送到功率控制组件(PCC)331(其是CVD 310的部分)。在数个实施例中，PCC 331可经配置以确定连接CVD 310的多个电容器332的特定数目(例如，哪些)以将PSV 102的特定电压量值降低到与正常功率模式及低功率模式中的PMIC 333的多个调节器的操作兼容的第二供应电压312、315，引导CVD 310连接特定数目的多个电容器332，且引导CVD 310将第二供应电压312、315输出到PMIC 333。
PMIC 333可包含可操作为电压转换器组件336的多个调节器。PMIC 333可经配置以将从CVD 310接收的第二供应电压312、315转换为待从PMIC 333输出的多个电压以用于操作存储器子系统104的各种组件。在数个实施例中，PMIC 333的多个调节器可包含第一调节器(例如，降压-升压转换器313-1及/或降压调节器313-2)，其经配置以将从CVD 310接收的第二供应电压312降低到与正常功率模式中的数个存储器组件119的操作兼容的一或多个第三供应电压314。例如，PMIC 333可经配置以将第二供应电压312降低到与存储器子系统104的存储器胞元阵列的操作兼容的经降低第三供应电压314且经降低电压可选择性地从PMIC 333输出以用于操作阵列。在数个实施例中，PMIC 333的电压转换器组件336可包含第二调节器(例如，降压-升压转换器313-1及/或升压调节器313-3)，其经配置以增加从CVM310接收的第二供应电压312、315中的任一者以用于操作存储器子系统104的一或多个组件。
PMIC 333的电压转换器组件336可包含经配置以在正常功率模式中以第二供应电压312操作的降压调节器313-2以及其它类型的SVR。降压调节器313-2可经配置以提供与正常功率模式中的数个存储器组件119的操作兼容的第三供应电压314。例如，PSV 102可为12V且从CVD 310输出以用于操作PMIC 333的降压调节器313-2的第二供应电压312可为4V，且从PMIC 333输出作为进一步降低第三供应电压314以用于操作存储器胞元阵列的电压可为约1V。CVD 310可执行第一降低，以便通过使用经配置以在数个实施例中连接于配置中以产生第二供应电压312的CVD 310的多个(例如，两个或两个以上)电容器332而实现用于输出到PMIC 333的第二供应电压312。例如，第二供应电压312可通过选择性地串联连接电容器332以输出PSV 102的三分之一(12÷3＝4)而产生。
PMIC 333的电压转换器组件336可包含LDO调节器316。LDO调节器316可为以非常小输入-输出差分电压操作的LVR。在数个实施例中，多个LDO调节器316可基于存储器子系统104中使用的进一步降低的第三供应电压314、317的数目而提供。例如，一个LDO调节器316可经配置以调节降压-升压转换器313-1或降压调节器313-2的输出电压以在正常功率模式中输出第三供应电压314。例如，另一LDO调节器316可经配置以在低功率模式中以第二供应电压315操作。另一LDO调节器316可经配置以提供与低功率模式中的数个存储器组件119的操作兼容的第三供应电压317。例如，PSV 102在低功率模式中可为3.6V且从CVD 310输出以用于操作PMIC333的另一LDO调节器316的第二供应电压315可为1.2V，且从PMIC 333输出作为进一步降低的第三供应电压317以用于操作数个存储器组件119(例如，存储器胞元阵列以及其它存储器组件)的电压可为约1V。CVD 310可执行3.6V的第一降低以通过使用CVD 310的多个电容器332而实现用于输出到LDO调节器316的1.2V的第二供应电压315。例如，第二供应电压315可通过选择性地串联连接电容器332以输出PSV 102的三分之一(3.6÷3＝1.2)而产生。
在数个实施例中，PMIC 333可包含电压检测器334。电压检测器334可检测第二供应电压312是否超过与PMIC 333的操作(例如，在正常功率模式中)兼容的电压范围。电压检测器334可基于此第二供应电压312的检测结果而产生断电信号335。在数个实施例中，可发送断电信号335以使PPS 101、连接器/接口303及/或CVD 310能够与供应此第二供应电压312断开连接。电压检测器334可包含比较器，其比较第二供应电压312与参考电压且输出断电信号335作为比较的结果。例如，当与PMIC333的操作兼容的最高电压(例如，第二供应电压312)是5V时，参考电压可设置到5V。在数个实施例中，正常功率模式的第二供应电压312及低功率模式的第二供应电压315及对应参考电压的范围可设置到各种电压量值。例如，在一些实施例中，比较器可在第二供应电压312高于第一参考电压时在逻辑高电平下产生断电信号335且可在第二供应电压312低于第二参考电压时在逻辑低电平下产生断电信号335。第二参考电压可例如高于第二参考电压。在数个实施例中，PMIC 333可包含开关311以确定第二供应电压312、315是发送到电压检测器334还是电压转换器336。
PMIC 333可经配置以根据一或多个配置概要文件操作，所述配置概要文件可控制更改从CVD 310接收的电压以将一或多个电压提供到存储器子系统104的各种存储器组件。在数个实施例中，可基于关于系统功率要求的信息选择PMIC 333的特定配置概要文件。此信息可例如从耦合到存储器子系统104及/或存储器子系统104的控制器106的主机接收。系统功率要求的非限制性实例可包含控制器106/处理器107、PM组件305的存储器组件及/或存储器组件(包含特定存储器组件119，例如存储器胞元阵列、感测电路系统、ASIC、状态机等)的操作电压、控制信号(例如电压信号、控制逻辑、时序信号及/或对应于特定配置概要文件的其它控制信号)、功率模式(例如，正常及低功率模式)定序、主控/从属配置、串行ATA(SATA)输入电压、外围组件互连快速(PCIe)输入电压、功率备份操作、时序特性、操作特性等。可由控制器106、其处理装置107、PM组件305的CVD 310及/或PMIC 333基于由CVD 310及/或PMIC333提供(例如，存储于其上)的配置概要文件控制一些系统功率要求。
例如，PM组件305的CVD 310可经配置以存储可基于由经由CVD 310从PPS 101输入至存储器子系统104的PSV 102的量值的改变引起的各种要求动态地选择的多个配置概要文件。如本文中使用，“配置概要文件”通常是指协议，一组操作电压(例如，在正常及低功率模式中)、主控/从属配置、功率备份状态、规格或对应于主机或另一组件(例如存储器子系统104(例如，SSD)、视频卡、音频卡或其它计算机组件107，例如一或多个存储器胞元阵列、阵列的感测电路系统等)的操作的其它信息。例如，本发明的方面包含其上安置有存储器(例如NVM)的PM组件305(例如，PM组件305的CVM 310及/或PMIC 333)。在图3中，例如在PPC331处展示CVD 310的此存储器。在数个实施例中，PM组件305可包含多个功率管理配置引脚(未展示)，其可接收选择信号(例如，从主机、控制器106及/或处理器107)以选择性地启用存储于PM组件305的存储器中的特定功率配置概要文件。
例如，CVD 310的存储器可经配置以存储可对应于用于连接CVD 310的多个电容器332的多个不同概要文件的多个可选择配置概要文件。可取决于(例如，经由连接器/接口303)从PPS 101输入到CVD 310的PSV 102的量值选择针对多个电容器332的连接实施的多个不同概要文件的特定概要文件。
例如，在与正常功率模式中的PMIC 333的调节器的操作兼容的电压范围内的PSV102的输入可导致选择存储于CVD 310的PCC 331上的特定概要文件，所述特定概要文件包含指令以实现特定数目的多个电容器332的连接，以便提供与PMIC 333的SVR(例如，降压-升压调节器313-1、降压调节器313-2及/或升压调节器313-3以及其它可能SVR)的操作兼容的第二供应电压312。替代地，在与低功率模式中的PMIC333的调节器的操作兼容的电压范围内的PSV 102的输入可导致选择存储于PCC 331上的特定概要文件，所述特定概要文件包含指令以实现特定数目的多个电容器332的连接，以便提供与PMIC 333的LVR(例如，LDO调节器316以及其它可能LVR)的操作兼容的第二供应电压315。多个电容器332的任何数目可具有相同电容及/或不同电容。
图4说明根据本发明的一些实施例的PM组件405的实例。图4中说明的PM组件405可为图2中说明的第二配置中展示的PM组件205的实施例。在图4中展示的实例中，PM组件405可包含：LVR 416-1(例如，LDO调节器)；CVD 410，其耦合于LDO调节器416-1的下游；及PMIC433，其可包含SVR 413(例如，如选自降压-升压调节器413-1、降压调节器413-2及升压调节器413-3)及LVR 416-2以及其它组件。图4中说明的PMIC 433的实施例通过实例展示且实施例不限于此。因此，与本发明一致的PMIC可包含多于或少于图4中展示的组件。图4中展示的PM组件405的组件及与其相关联的组件希望包含结合具有图2及图3中的对应指示符号的组件展示及描述的结构及/或功能，除非结合图4另外明确描述。
PM组件405的LDO调节器416-1及PMIC 433可响应于从PPS 201接收的PSV202是对应于(例如，如由监测单元430确定)正常功率模式还是低功率模式而选择性地耦合到连接器/接口403。因而，当PSV 202在对应于低功率模式的电压范围内时，可从连接器/接口403提供例如3.3V的第一供应电压422到LDO 416-1。LDO 416-1可经配置以将3.3V的第一供应电压422降低到例如与CVD 410的划分兼容的3.0V的第二供应电压424。例如，可从LDO调节器416-1提供3.0V的第二供应电压424到CVD 410且CVD 410可经配置(例如，通过三个电容器432的连接)以将3.0V划分为1.0V作为与存储器组件(例如，特定存储器组件219)的操作兼容的第三供应电压426。
如先前描述，PCC 431可经配置以确定连接CVD 410的多个电容器432的特定数目(例如，哪些)以将第二供应电压424降低到与低功率模式中的存储器组件的操作兼容的第三供应电压426，引导CVD 410连接特定数目的多个电容器432，且引导CVD 410输出第三供应电压426。在数个实施例中，第三供应电压426可经由轨条218从CVD 410输出到特定存储器组件219，如结合图2展示及描述。
当PSV 202在对应于正常功率模式的电压范围内时，可将第一供应电压421提供到PMIC 433而非LDO调节器416-1。SVR 413及/或LVR 416-2可例如经配置以将12.0V的第一供应电压421(例如，对应于正常功率模式中的PSV 202)降低到与存储器组件(例如，存储器组件219)的操作兼容的第二供应电压414。在各种实施例中，由PMIC 433的SVR 413及/或LVR416-2提供的第二供应电压414可相同或不同于由CVD 410提供的第三供应电压426。例如，除其它可能性以外，当特定存储器组件219在正常及低功率模式中具有不同功率要求时及/或当不同存储器组件在正常及低功率模式中接收电力时，供应电压414及426可不同。
为简明起见，图3的CVD 310及PMIC 333连同其的组件已描述及展示为PM组件305的部分且图4的LDO调节器416-1、CVD 410及PMIC 433连同其组件已描述及展示为PM组件405的部分。然而，在各种实施例中，这些CVD、PMIC及/或LDO调节器可实施为其对应存储器子系统的单独(但选择性地耦合)组件。在数个实施例中，这些CVD及/或LDO调节器可实施为其对应PMIC的组件。
图5是根据本发明的一些实施例的操作耦合到LVR的CVD(如分别在图1中的110及116处及图2到4中的对应指示符号处展示)的实例方法540的流程图。方法540可由可包含硬件、软件(例如，在处理装置上运行或执行的指令)或其组合的处理逻辑执行。在数个实施例中，此硬件可包含处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等的一或多者。
在数个实施例中，方法540可由结合图1展示及描述的控制器106、处理器107及/或PM组件105及/或结合图2展示及描述的控制器206、处理器209及/或PM组件205的一或多个组件执行。尽管以特定序列或顺序展示，但除非另外规定，否则可修改方法540中的过程的顺序。因此，所说明实施例应仅理解为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各种实施例中可省略一或多个过程。因此，并非每一实施例中都需要全部过程。其它过程流程是可行的。
在框542，处理装置将输入电压(PSV 102、202)接收到SSD 104、204的PM组件105、205。在各种实施例中，PM组件105、205可包含CVD 110、210、LVR 116、216及SVR 113、213。在框544，处理装置(例如，由来自PM组件的监测单元330、430的输入)确定输入电压对应于SSD的低功率模式且输入电压高于SSD的存储器组件119、209经配置以在其下操作的最高供应电压。在框546，处理装置响应于低功率模式的确定而选择性地耦合CVD 110、210与LVR116、216。在框548，处理装置通过CVD 110、210及LVR 116、216将输入电压循序降低到存储器组件的供应电压117、226。在数个实施例中，供应电压不高于存储器组件经配置以在其下操作的最高供应电压。
在数个实施例中，如结合图1及图3描述，处理装置可经配置以引导输入电压作为第一供应电压108接收到CVD 110。响应于低功率模式的确定，处理装置可经进一步配置以停用SVR 113且启用LVR 116。处理装置可经进一步配置以通过CVD 110将输入电压修改(例如，增加或减小)到与LVR 116的操作兼容的第二供应电压115。第二供应电压115可小于与SVR 113的操作兼容的供应电压112。处理装置可经进一步配置以引导第二供应电压115提供到LVR 116。处理装置可经进一步配置以引导通过LVR 116将第二供应电压115降低到与存储器组件119的操作兼容的第三供应电压117。处理装置可经进一步配置以引导通过PM组件105将第三供应电压117提供到存储器组件119。
在数个实施例中，如结合图2及图4描述，响应于低功率模式的确定，处理装置可经配置以停用SVR 213且启用LVR 216。处理装置可经进一步配置以引导输入电压作为第一供应电压222接收到LVR 216且通过LVR 216将第一供应电压222降低到与CVD 210的操作兼容的第二供应电压224。处理装置可经进一步配置以引导第二供应电压224提供到CVD 210。处理装置可经进一步配置以引导通过CVD 210将第二供应电压224降低到与存储器组件219的操作兼容的第三供应电压226。处理装置可经进一步配置以引导通过LVR 216将第二供应电压224降低到特定电压，所述特定电压可由CVD 210划分为与存储器组件219的操作兼容的第三供应电压226。处理装置可经进一步配置以引导通过PM组件205将第三供应电压226提供到存储器组件219。
在数个实施例中，处理装置与LVR 116、216一起操作，LVR 116、216经配置以产生小于SVR经配置以产生的第二输入输出电压差的第一输入输出电压差。因此，至少部分基于第一输入输出电压差与第二输入输出电压差之间的差，通过LVR 116、216及CVD 110、210的输入电压的二级降低可比利用SVR 113、213的输入电压的一级或二级降低更具能量效率。
关于结合图1及图3展示及描述的第一配置，至少部分归因于跨LVR 116的小输入输出电压差，作为输入提供到LVR 116的CVD 110第二供应电压越接近LVR 116输出电压(第三供应电压)，利用CVD 110其后接着LVR 116的电压降低序列的能量效率可越高。例如，提供CVD的电压降低可实现95％能量效率且当跨LVR的输入输出电压差是0.2V时(例如，1.2V-1.0V＝0.2V)，LVR可在92％能量效率下操作，借此产生87％的总能量效率。关于结合图2及图4展示及描述的第二配置，至少部分归因于跨LVR 216的小输入输出电压差，作为输入电压从LVR 216提供到CVD 210的第二供应电压的输入输出电压差越小，利用LVR 216其后接着CVD 210的电压降低序列的能量效率可越高。例如，当跨LVR的输入输出电压差是0.3V时(例如，3.3V-3.0V＝0.3V)，LVR可在91％能量效率下操作且CVD可实现95％能量效率，借此产生86％的总能量效率。通过比较，针对2.3V的输入输出电压差将3.6V输入降低到1.0V输出的LVR(例如，LDO)可例如在30％能量效率下操作且当在类似或更高输入输出电压差下操作时，SVR可在更低能量效率下操作。
图6说明计算机系统650的实例机器，可在其内执行用于导致机器执行本文中描述的方法的任何一或多者的组指令。在一些实施例中，计算机系统650可对应于包含、耦合到及/或利用存储器子系统(例如图1的存储器装置/SSD 104及/或图2的存储器装置/SSD204)的主机系统(例如，结合图1及图2描述的主机系统)。计算机系统650可用于在用于执行操作的操作系统上执行控制器106/206及/或处理器107/207的操作，包含由图1的PM组件105及/或图2的PM组件205执行的操作。在数个实施例中，机器可连接(例如，网络链接)到LAN、内部网络、外部网络及/或因特网中的其它机器。机器可在客户端-服务器网络环境中作为服务器或客户端机器而操作，在对等(或分布式)网络环境中作为对等机器操作，或在云端计算基础设施或环境中作为服务器或客户端机器操作。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、开关或网桥或能够执行指定由所述机器采取的行动的一组指令(循序或以其它方式)的任何机器。此外，虽然说明单个机器，但术语“机器”还应被视为包含个别或联合执行一组(或多组)指令以执行本文中论述的方法的任何一或多者的任何机器集合。
实例计算机系统650包含处理装置652、主存储器654、静态存储器658及数据存储系统659，其经由总线657彼此通信。在数个实施例中，除其它可能性以外，主存储器654还可为只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)(例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM))。在数个实施例中，除其它可能性以外，静态存储器658可为快闪存储器、静态随机存取存储器(SRAM)。数据存储系统559可对应于存储器子系统、存储器装置及结合图1描述的存储器子系统104及/或结合图2描述的存储器子系统204。
处理装置652可表示一或多个通用处理装置，例如微处理器、中央处理单元或类似物。更特定来说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器或实施指令集的组合的处理器。处理装置652还可为一或多个专用处理装置，例如专用集成电路(ASIC)、场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置652经配置以执行用于执行本文中论述的操作及步骤的指令653。计算机系统650可进一步包含网络接口装置655以通过网络656进行通信。
数据存储系统659可包含机器可读存储媒体660(还被称为计算机可读媒体)，其上存储有体现本文中描述的方法或功能的任何一或多者的一或多组指令653或软件。指令653还可在其由计算机系统650执行期间完全或至少部分驻留于主存储器654内及/或处理装置652内。主存储器654及处理装置652还促成机器可读存储媒体。机器可读存储媒体660、数据存储系统659及/或主存储器654可对应于图1的存储器子系统104及/或图2的存储器子系统204。
在数个实施例中，指令653可包含用于实施对应于功率管理组件的存储器组件的指令。存储器组件可例如对应于图1的PM组件105及/或图2的PM组件205(包含相应CVD 110、210、相应SVR 113、213及相应LVR 116、216等)的功能性。虽然机器可读存储媒体660在实例实施例中展示为单个媒体，但术语“机器可读存储媒体”应被视为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被视为包含能够存储或编码一组指令以由机器执行且可导致机器执行本发明的方法的任何一或多者的任何媒体。因此，术语“机器可读存储媒体”应被视为包含(但不限于)固态存储器、光学媒体及磁性媒体。
在对计算机存储器内的数据值(位)的操作的算法及符号表示方面呈现前述详细描述的一些部分。这些算法描述及表示是数据处理领域的技术人员将其工作的主旨最有效地传达给所属领域的其他技术人员所使用的方法。此处，算法通常被设想为导致所要结果的自行一致操作序列。所述操作是需要物理操纵物理量的操作。通常但并非一定地，这些量采用能够经存储、组合、比较及以其它方式操纵的电信号或磁信号的形式。有时，主要出于常用的原因，将这些信号称为位、值、元件、符号、字符、术语、数字或类似者已证明是方便的。
然而，应牢记，所有这些及类似术语应与适当物理量相关联且仅为应用于这些量的方便标记。本发明可是指操纵表示为计算机系统的寄存器及存储器内的物理(电子)量的数据且将所述数据变换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据的计算机系统或类似电子计算装置的动作及过程。
本发明还涉及用于执行本文中的操作的设备。此设备可专门为预期目的而建构，或其可包含由存储于计算机中的计算机程序选择性激活或重新配置的通用计算机。此计算机程序可存储于计算机可读存储媒体中，例如(但不限于)任何类型的磁盘(包含软盘、光学磁盘、CD-ROM及磁光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光学卡，或适于存储电子指令的任何类型的媒体，上述每一者耦合到计算机系统总线。
本文中呈现的算法及显示并非固有地与任何特定计算机或其它设备有关。根据本文中的教示，各种通用系统可与程序一起使用，或可证明建构更专用设备来执行方法是方便的。用于各种这些系统的结构将如下文描述中所陈述般呈现。另外，本发明并不参考任何特定程序设计语言进行描述。将了解，各种程序设计语言可用于实施如本文中所描述的本发明的教示。
本发明可提供为可包含其上存储有指令的机器可读媒体的计算机程序产品或软件，所述指令可用于编程计算机系统(或其它电子装置)以执行根据本发明的程序。机器可读媒体包含用于存储呈可由机器(例如，计算机)读取的形式的信息的任何机构。例如，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前文说明书中，本发明的实施方案已参考其特定实例实施方案进行描述。很显然，可在不脱离如以下权利要求书中所陈述的本发明的实施例的更宽广精神及范围的情况下对所述实施例进行各种修改。因此，说明书及图式应被视为具说明性意义而非限制性意义。

Claims (21)

1.一种耦合到电压调节器的电容式电压分压器的方法，其包括：
在存储器子系统的功率管理PM组件处接收输入电压，其中所述PM组件包括电容式电压分压器CVD、线性电压调节器LVR及切换电压调节器SVR；
由所述PM组件的监测单元确定所述输入电压对应于所述存储器子系统的低功率模式及所述输入电压高于所述存储器子系统的存储器组件经配置以在其下操作的最高供应电压；
响应于所述低功率模式的确定而选择性地耦合所述CVD与所述LVR；及
由所述CVD及所述LVR将所述输入电压循序降低到所述存储器组件的供应电压，其中所述供应电压不高于所述存储器组件经配置以在其下操作的所述最高供应电压。
2.根据权利要求1所述的方法，其中所述存储器子系统是固态硬盘SSD。
3.根据权利要求1所述的方法，其进一步包括：
将所述输入电压作为第一供应电压接收到所述CVD；
响应于所述低功率模式的所述确定而停用所述SVR且启用所述LVR；
由所述CVD将所述第一供应电压修改为与所述LVR的操作兼容的第二供应电压，其中所述第二供应电压小于与所述SVR的操作兼容的供应电压；
将所述第二供应电压提供到所述LVR；
由所述LVR将所述第二供应电压降低到与所述存储器组件的操作兼容的第三供应电压；及
由所述PM组件将所述第三供应电压提供到所述存储器组件。
4.根据权利要求1所述的方法，其进一步包括：
响应于所述低功率模式的所述确定而停用所述SVR且启用所述LVR；
将所述输入电压作为第一供应电压接收到所述LVR；
由所述LVR将所述第一供应电压降低到与所述CVD的操作兼容的第二供应电压；
将所述第二供应电压提供到所述CVD；
由所述CVD将所述第二供应电压降低到与所述存储器组件的操作兼容的第三供应电压；及
由所述PM组件将所述第三供应电压提供到所述存储器组件。
5.根据权利要求4所述的方法，其进一步包括由所述LVR将所述第一供应电压降低到特定第二供应电压，所述特定第二供应电压可由所述CVD划分为与特定存储器组件的操作兼容的所述第三供应电压。
6.根据权利要求1所述的方法，其进一步包括：
配置所述LVR以产生小于所述SVR经配置以产生的第二输入输出电压差的第一输入输出电压差；
其中至少部分基于所述第一输入输出电压差与所述第二输入输出电压差之间的差，通过所述LVR及所述CVD对所述输入电压的二级降低比利用所述SVR对所述输入电压的一级或二级降低更具能量效率。
7.一种存储器子系统，其包括：
电容式电压分压器CVD，其响应于确定所述存储器子系统接收对应于低功率模式或正常功率模式的输入电压以选择性地耦合到线性电压调节器LVR及切换电压调节器SVR中的一者；及
控制器，其耦合到所述CVD、所述LVR及所述SVR，其中所述控制器经配置以响应于确定所述存储器子系统接收特定范围内的输入电压作为第一供应电压而引导：
所述CVD通过多个电容器的连接而将所述第一供应电压降低到与所述LVR的操作兼容的第二供应电压；及
所述CVD经耦合到所述LVR而非所述SVR以供应所述第二供应电压。
8.根据权利要求7所述的存储器子系统，其中所述存储器子系统是固态硬盘SSD。
9.根据权利要求7所述的存储器子系统，其进一步包括监测单元，所述监测单元经配置以确定所述存储器子系统是在所述低功率模式还是所述正常功率模式中。
10.根据权利要求7所述的存储器子系统，其中所述控制器经进一步配置以响应于确定所述存储器子系统是在所述低功率模式而非所述正常功率模式中而将所述CVD与所述SVR解耦合且将所述CVD耦合到所述LVR。
11.根据权利要求7所述的存储器子系统，其中所述控制器经进一步配置以响应于确定所述存储器子系统是在所述正常功率模式而非所述低功率模式中而将所述CVD与所述LVR解耦合且将所述CVD耦合到所述SVR。
12.根据权利要求7所述的存储器子系统，其中所述LVR经配置以将所述第二供应电压降低到与所述存储器子系统的存储器组件的操作兼容的第三供应电压。
13.根据权利要求7所述的存储器子系统，其中所述LVR是低压降LDO调节器。
14.根据权利要求7所述的存储器子系统，其中所述SVR选自降压调节器及降压/升压调节器。
15.一种存储器子系统，其包括：
主电源供应器PPS，其选择性地耦合到线性电压调节器LVR及切换电压调节器SVR中的一者；及
控制器，其耦合到所述LVR及所述SVR，其中所述控制器经配置以响应于确定所述存储器子系统从所述PPS接收特定范围内的输入电压作为第一供应电压而引导：
所述LVR将所述输入电压降低到与电容式电压分压器CVD的操作兼容的第二供应电压；及
所述LVR经耦合到所述CVD而非所述SVR以供应所述第二供应电压。
16.根据权利要求15所述的存储器子系统，其中与所述CVD的操作兼容的所述第二供应电压是可由所述CVD划分以产生与所述存储器子系统的特定存储器组件的操作兼容的第三供应电压的特定电压。
17.根据权利要求15所述的存储器子系统，其中所述控制器经进一步配置以响应于确定所述存储器子系统是在低功率模式而非正常功率模式中而将所述SVR与所述PPS解耦合且将所述LVR耦合到所述PPS以接收所述输入电压。
18.根据权利要求15所述的存储器子系统，其中所述控制器经进一步配置以响应于确定所述存储器子系统是在正常功率模式而非低功率模式中而将所述LVR与所述PPS解耦合且将所述SVR耦合到所述PPS以接收所述输入电压。
19.根据权利要求15所述的存储器子系统，其中：
所述LVR是经配置以将所述第一供应电压降低到与所述CVD的操作兼容的第二供应电压的低压降LDO调节器；且
所述CVD经配置以将所述第二供应电压降低到与所述存储器子系统的存储器组件的操作兼容的第三供应电压。
20.根据权利要求15所述的存储器子系统，其中所述特定范围内的所述输入电压对应于所述存储器子系统在备用模式、睡眠模式或休眠模式中，其中相对于在较高输入电压下操作的模式供应较低输入电压。
21.根据权利要求20所述的存储器子系统，其中所述较高输入电压是12伏特(V)或更高，且所述较低输入电压在从2V到5V的范围内。
CN201980056103.0A 2018-08-31 2019-08-29 耦合到电压调节器的电容式电压分压器 Active CN112639971B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/119,564 US10872640B2 (en) 2018-08-31 2018-08-31 Capacitive voltage dividers coupled to voltage regulators
US16/119,564 2018-08-31
PCT/US2019/048774 WO2020047232A1 (en) 2018-08-31 2019-08-29 Capacitive voltage dividers coupled to voltage regulators

Publications (2)

Publication Number Publication Date
CN112639971A CN112639971A (zh) 2021-04-09
CN112639971B true CN112639971B (zh) 2022-04-22

Family

ID=69640129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980056103.0A Active CN112639971B (zh) 2018-08-31 2019-08-29 耦合到电压调节器的电容式电压分压器

Country Status (6)

Country Link
US (2) US10872640B2 (zh)
EP (1) EP3844753A4 (zh)
KR (1) KR102316182B1 (zh)
CN (1) CN112639971B (zh)
TW (1) TWI724523B (zh)
WO (1) WO2020047232A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10775424B2 (en) * 2018-08-31 2020-09-15 Micron Technology, Inc. Capacitive voltage divider for monitoring multiple memory components
US11112849B2 (en) * 2018-10-26 2021-09-07 Silicon Laboratories Inc. Method and apparatus for selectable high performance or low power processor system
US11397460B2 (en) * 2019-06-20 2022-07-26 Western Digital Technologies, Inc. Intelligent power saving mode for solid state drive (ssd) systems
TWI756936B (zh) * 2020-11-24 2022-03-01 瑞昱半導體股份有限公司 電源供應電路
US11621031B2 (en) * 2021-04-27 2023-04-04 Micron Technology, Inc. Apparatuses and systems for providing power to a memory
IT202100015176A1 (it) * 2021-06-10 2022-12-10 St Microelectronics Srl Circuito di alimentazione, dispositivo e procedimento corrispondenti
IT202100015197A1 (it) 2021-06-10 2022-12-10 St Microelectronics Rousset Circuito di alimentazione, dispositivo e procedimento corrispondenti
US20220012396A1 (en) * 2021-09-24 2022-01-13 Intel Corporation Reconfigurable Inlet Power Feed and Integrated Circuit Power

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009034A (en) * 1995-08-15 1999-12-28 Micron Technology, Inc. Memory device with distributed voltage regulation system
US6515903B1 (en) * 2002-01-16 2003-02-04 Advanced Micro Devices, Inc. Negative pump regulator using MOS capacitor
US6903994B1 (en) * 2003-11-14 2005-06-07 Micron Technology, Inc. Device, system and method for reducing power in a memory device during standby modes
US6965223B1 (en) 2004-07-06 2005-11-15 National Semiconductor Corporation Method and apparatus to allow rapid adjustment of the reference voltage in a switching regulator
US20070146020A1 (en) * 2005-11-29 2007-06-28 Advanced Analogic Technologies, Inc High Frequency Power MESFET Gate Drive Circuits
US7230408B1 (en) 2005-12-21 2007-06-12 Micrel, Incorporated Pulse frequency modulated voltage regulator with linear regulator control
TWI301276B (en) * 2006-06-16 2008-09-21 A Data Technology Co Ltd Non-volatile storage apparatus and method for controlling the same
US7599231B2 (en) * 2006-10-11 2009-10-06 Atmel Corporation Adaptive regulator for idle state in a charge pump circuit of a memory device
JP2008197400A (ja) * 2007-02-14 2008-08-28 Kyocera Mita Corp 画像形成装置
US7705557B2 (en) * 2007-03-30 2010-04-27 Broadcom Corporation Smart battery charging and power management circuit with optional power source selection based on load current
JP4345845B2 (ja) * 2007-05-16 2009-10-14 株式会社デンソー 電源装置
US7961546B2 (en) * 2008-02-05 2011-06-14 Texas Instruments Incorporated Memory power management systems and methods
US7759916B2 (en) * 2008-05-12 2010-07-20 Microchip Technology Incorporated Regulator with device performance dynamic mode selection
US20090295344A1 (en) * 2008-05-29 2009-12-03 Apple Inc. Power-regulator circuit having two operating modes
KR101046731B1 (ko) * 2008-12-26 2011-07-05 주식회사 하이닉스반도체 파워 분배 장치와 그를 갖는 메모리 장치
TWM371258U (en) 2009-06-25 2009-12-21 Acbel Polytech Inc Power supply capable of reducing power consumption at no-load state
TWI430553B (zh) 2009-07-28 2014-03-11 Thx Ltd 電源供應器
TWI423567B (zh) 2010-01-14 2014-01-11 Richtek Technology Corp 應用於切換式電源供應器的可調驅動電壓源及其調整驅動電壓的方法
US8222881B2 (en) 2010-01-22 2012-07-17 Texas Instruments Incorporated Low-power feedback and method for DC-DC converters and voltage regulators for energy harvesters
US8810214B2 (en) * 2010-09-30 2014-08-19 Nxp B.V. Multi-mode power supply circuit with a normal operational mode and a pass-through operational mode and a method for operating the multi-mode power supply circuit
EP2671227A4 (en) * 2011-01-31 2017-10-18 NXP USA, Inc. Integrated circuit device, voltage regulation circuitry and method for regulating a voltage supply signal
US9830954B2 (en) * 2011-03-23 2017-11-28 Intel Corporation Method and system for dynamic power management of memories
US8542059B2 (en) * 2011-06-13 2013-09-24 Analog Devices, Inc. Ultra-low-power power supply system for an IC chip
US8779734B2 (en) * 2011-12-07 2014-07-15 Microchip Technology Incorporated Integrated circuit device with two voltage regulators
US9360928B2 (en) * 2012-07-27 2016-06-07 Atmel Corporation Dual regulator systems
US20140082385A1 (en) * 2012-09-14 2014-03-20 Curtis G. Reule On demand power management for solid-state memory
EP3133645A1 (en) 2013-03-04 2017-02-22 Dialog Semiconductor GmbH Chip on chip attach (passive ipd and pmic) flip chip bga using new cavity bga substrate
US9287772B2 (en) 2013-03-06 2016-03-15 Vidatronic, Inc. Voltage regulators with improved startup, shutdown, and transient behavior
TWI513142B (zh) 2013-04-26 2015-12-11 立錡科技股份有限公司 電源供應控制方法
US9753470B1 (en) 2013-06-28 2017-09-05 Maxim Integrated Products, Inc. Adaptive headroom control to minimize PMIC operating efficiency
US9536805B2 (en) 2014-07-03 2017-01-03 Qualcomm Incorporated Power management integrated circuit (PMIC) integration into a processor package
WO2016064492A1 (en) * 2014-10-20 2016-04-28 Ambiq Micro, Inc. Adaptive voltage converter
US9785222B2 (en) 2014-12-22 2017-10-10 Qualcomm Incorporated Hybrid parallel regulator and power supply combination for improved efficiency and droop response with direct current driven output stage attached directly to the load
JP6183395B2 (ja) 2015-03-26 2017-08-23 日本電気株式会社 電源制御システムおよび電源制御方法
KR20170025537A (ko) 2015-08-28 2017-03-08 삼성전자주식회사 전자 장치의 강제 방전 회로
US20170099011A1 (en) 2015-10-02 2017-04-06 Advanced Charging Technologies, LLC Electrical circuit for delivering power to consumer electronic devices
TWI574141B (zh) 2015-12-08 2017-03-11 新唐科技股份有限公司 雙模穩壓器電路
US9973431B2 (en) 2015-12-11 2018-05-15 Qualcomm Incorporated Single line PMIC-host low-level control interface

Also Published As

Publication number Publication date
EP3844753A1 (en) 2021-07-07
CN112639971A (zh) 2021-04-09
US11335384B2 (en) 2022-05-17
US20200075061A1 (en) 2020-03-05
KR102316182B1 (ko) 2021-10-26
WO2020047232A1 (en) 2020-03-05
TW202014826A (zh) 2020-04-16
KR20210038989A (ko) 2021-04-08
US10872640B2 (en) 2020-12-22
US20210110850A1 (en) 2021-04-15
TWI724523B (zh) 2021-04-11
EP3844753A4 (en) 2022-05-04

Similar Documents

Publication Publication Date Title
CN112639971B (zh) 耦合到电压调节器的电容式电压分压器
US11367490B2 (en) Capacitive voltage modifier for power management
US11293962B2 (en) Capacitive voltage divider for monitoring multiple memory components
US10803963B2 (en) Capacitive voltage divider for power management
KR102628764B1 (ko) 메모리 서브 시스템 전력 사이클링을 위한 전력 관리 구성 요소
US11544203B2 (en) Sequencer chaining circuitry

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant