CN112635470A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN112635470A CN112635470A CN201910952511.6A CN201910952511A CN112635470A CN 112635470 A CN112635470 A CN 112635470A CN 201910952511 A CN201910952511 A CN 201910952511A CN 112635470 A CN112635470 A CN 112635470A
- Authority
- CN
- China
- Prior art keywords
- layer
- sacrificial
- etching
- insulating material
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 title claims abstract description 94
- 238000005530 etching Methods 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000009966 trimming Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 152
- 239000011810 insulating material Substances 0.000 claims description 65
- 238000002955 isolation Methods 0.000 claims description 33
- 230000003667 anti-reflective effect Effects 0.000 claims description 12
- 239000011241 protective layer Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 238000011065 in-situ storage Methods 0.000 claims description 7
- 150000004767 nitrides Chemical group 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 description 73
- 239000004020 conductor Substances 0.000 description 20
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000000231 atomic layer deposition Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 230000015654 memory Effects 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- XTQHKBHJIVJGKJ-UHFFFAOYSA-N sulfur monoxide Chemical compound S=O XTQHKBHJIVJGKJ-UHFFFAOYSA-N 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- TXKMVPPZCYKFAC-UHFFFAOYSA-N disulfur monoxide Inorganic materials O=S=S TXKMVPPZCYKFAC-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 amorphous carbon Chemical compound 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种半导体结构及其形成方法，包含提供半导体衬底，形成牺牲层于半导体衬底之上，刻蚀牺牲层以形成牺牲图案，使用牺牲图案为刻蚀遮罩刻蚀半导体衬底，以形成半导体衬底的主动区，修整牺牲图案，以及以栅极电极置换修整的牺牲图案。
Description
技术领域
本揭露是有关于一种半导体结构，且特别是有关于快闪记忆体。
背景技术
近年来，由于快闪记忆体(flash memory)兼具高密度、低成本、可重复写入及电可抹除性等优点，已然成为非挥发性记忆体元件的主流，并被广泛的应用于各式可携式电子产品中，例如笔记型电脑、数位随身听、数位相机、手机、游戏主机等相关可携式电子产品。
随着记忆体工艺的微缩，一般快闪记忆体的工艺会面临一些挑战。例如，空隙(void)形成于浮栅(floating gate)中。浮栅中的空隙会降低记忆体装置的可靠度与制造良品率。因此，如何提供一种快闪记忆体的形成方法，以降低空隙(void)形成于浮栅中的可能性，将成为重要的一门课题。
发明内容
本发明实施例提供半导体结构的制造方法。此方法包含提供半导体衬底，形成牺牲层于半导体衬底之上，刻蚀牺牲层以形成牺牲图案，使用牺牲图案为刻蚀遮罩刻蚀半导体衬底，以形成半导体衬底的主动区，修整牺牲图案，以及以栅极电极置换修整的牺牲图案。
本发明实施例提供半导体结构。此半导体结构包含半导体衬底的主动区、以及设置于主动区之上的栅极电极。栅极电极包含上部和下部，上部的宽度大于下部的宽度。此半导体结构还包含隔离结构。栅极电极和主动区埋置于隔离结构中。隔离结构包含第一绝缘材料、以及设置于第一绝缘材料之上的第二绝缘材料。
本发明实施例提供半导体结构的形成方法。通过进行修整工艺，形成牺牲图案具有上部宽度大于其下部宽度。因此，在牺牲图案置换为栅极电极的过程中，可降低空隙形成于用于栅极电极的导电材料中的可能性，从而提升所得到的半导体装置的可靠性和制造良品率。
附图说明
让本发明的特征和优点能更明显易懂，下文特举不同实施例，并配合所附图式作详细说明如下：
图1A-图1L是根据本发明的一些实施例，绘示形成半导体结构在不同阶段的剖面示意图。
图1D-1是根据本发明的一些实施例，绘示图1D的部分的剖面示意图，以说明额外的一些细节。
图1L-1是根据本发明的一些实施例，绘示图1L的部分的剖面示意图，以说明额外的一些细节。
图2A-图2L是根据本发明的一些实施例，绘示形成半导体结构在不同阶段的剖面示意图。
图2D-1是根据本发明的一些实施例，绘示图2D的部分的剖面示意图，以说明额外的一些细节。
图2L-1是根据本发明的一些实施例，绘示图2L的部分的剖面示意图，以说明额外的一些细节。
图3是根据本发明的一些实施例，绘示图2L-1的剖面示意图的修改。
附图标记：
100～半导体结构 102～半导体衬底
102A～主动区 104～栅极介电层
106～牺牲层 106’～牺牲图案
106”～牺牲图案 106A～顶面
106B～底面 106C～侧壁
108～第一硬遮罩层 108’～第一硬遮罩图案
110～第二硬遮罩层 110’～第二硬遮罩图案
112～抗反射层 113～光阻图案
114～光阻图案 119～沟槽
120～沟槽 121～沟槽
122～沟槽 130～第一衬层
130’～第一衬层 132～第二衬层
132’～第二衬层 134～第一绝缘材料
134’～第一绝缘材料 136～第二绝缘材料
136’～第二绝缘材料 138～隔离结构
140～开口 142～导电材料
144～栅极电极 144A～顶面
144B～底面 144C～侧壁
1000～刻蚀工艺 1010～刻蚀步骤
1020～刻蚀步骤 1030～刻蚀步骤
200～半导体结构 202～半导体衬底
202A～主动区 204～栅极介电层
206～牺牲层 206’～牺牲图案
206”～牺牲图案 206A～上部
206B～下部 206C～侧壁
206D～侧壁 206E～连接壁
213～光阻图案 214～光阻图案
220～沟槽 221～沟槽
222～沟槽 230～衬层
230’～衬层 234～第一绝缘材料
234’～第一绝缘材料 236～第二绝缘材料
236’～第二绝缘材料 238～隔离结构
240～开口 242导电材料
244栅极电极 244A～上部
244B～下部 244C～侧壁
244D～侧壁 244E～连接壁
250保护层
300～半导体结构 344栅极电极
2010～刻蚀步骤 2020～沉积步骤
2100～刻蚀工艺 D1～宽度
D2～宽度 D3～宽度
D4～宽度 D5～宽度
D6～宽度 D7～宽度
D8～宽度 θ1～角度
θ2～角度 θ3～角度
θ4～角度
具体实施方式
以下参照本发明实施例的图式以更全面地阐述本揭露。然而，本揭露亦可以各种不同的实施方式实现，而不应限于本文中所述实施例。图式中的层与区域的厚度可能会为了清楚起见而放大，并且在各图式中相同或相似的参考号码表示相同或相似的元件。
图1A-图1L是根据本发明的一些实施例，绘示形成半导体结构在不同阶段的剖面示意图。根据一些实施例，提供半导体结构100，如图1A所示。根据一些实施例，半导体结构100包含半导体衬底102。在一些实施例中，半导体衬底102可以是元素半导体衬底，例如硅衬底、或锗衬底；或化合物半导体衬底，例如碳化硅衬底、或砷化镓衬底。在一些实施例中，半导体衬底102可以是绝缘体上的半导体(semiconductor-on-insulator，SOI)衬底。
根据一些实施例，在半导体衬底102之上依序形成栅极介电层104、牺牲层106、第一硬遮罩层108、第二硬遮罩层110、以及抗反射层112，如图1A所示。
在一些实施例中，栅极介电层104由氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)形成，并且通过临场蒸气产生法(in-situ steam generation，ISSG)、热氧化工艺、化学气相沉积(chemical vapor deposition，CVD)工艺、或前述的组合形成栅极介电层104。
在一些实施例中，牺牲层106和第二硬遮罩层110由富碳材料形成，例如，碳(例如，非晶碳、旋转涂布碳(spin-on coating carbon，SOC、或前述的组合)，并且通过旋转涂布(spin-on coating)工艺、化学气相沉积(CVD)工艺、原子层沉积(atomic layerdeposition，ALD)工艺、或前述的组合形成牺牲层106和第二硬遮罩层110。
在一些实施例中，第一硬遮罩层108和抗反射层112由富硅材料形成，例如，富含硅抗反射层(Si-BARC)、氮氧化硅(silicon oxynitride，SiON)、或前述的组合，并且通过化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺、或前述的组合形成第一硬遮罩层108和抗反射层112。
在一些实施例中，牺牲层106是碳层，第一硬遮罩层108是氮氧化硅(SiON)层，硬遮罩层110是旋转涂布碳(SOC)层，且抗反射层112是富含硅抗反射层(Si-BARC)层。
根据一些实施例，对半导体结构100进行图案化工艺。根据一些实施例，图案化工艺包含形成图案化光阻层114在抗反射层112之上，如图1A所示。根据一些实施例，图案化光阻层114包含多个光阻图案113，其部分覆盖抗反射层112的上表面。
根据一些实施例，图案化工艺还包含对半导体结构100进行刻蚀工艺1000，如图1B-图1D所示。在一些实施例中，刻蚀工艺1000包含针对不同材料层的多个刻蚀步骤。
根据一些实施例，对半导体结构100进行刻蚀工艺1000的刻蚀步骤1010，以依序刻蚀移除抗反射层112、第二硬遮罩层110、第一硬遮罩层108、以及牺牲层106未被光阻图案113覆盖的部分，如图1B所示。根据一些实施例，刻蚀步骤1010将光阻图案113依序转移至抗反射层112、第二硬遮罩层110、第一硬遮罩层108、以及牺牲层106，并且形成沟槽119。
在一些实施例中，光阻层114在刻蚀第二硬遮罩层110期间被完全消耗。在一些实施例中，抗反射层112在刻蚀第一硬遮罩层108期间被完全消耗。根据一些实施例，图案化的第二硬遮罩层110、图案化的第一硬遮罩层108、以及图案化的牺牲层106分别称为第二硬遮罩图案110’、第一硬遮罩图案108’、以及牺牲图案106’。
在一些实施例中，在刻蚀牺牲层106的步骤中，导入刻蚀气体(例如，氧气(O2)及/或氧化碳(CO))、以及钝化气体(例如，羰基硫(carbonyl sulfide，COS)、氧化硫(SO2)、及/或氮气(N2))。在一些实施例中，在刻蚀牺牲层106的步骤中，刻蚀气体的流量与钝化气体的流量的比值为第一比值，其范围例如在0.2至0.8。
根据一些实施例，对半导体结构100进行刻蚀工艺1000的刻蚀步骤1020，以依序刻蚀移除栅极介电层104以及半导体衬底102未被牺牲图案106’覆盖的部分，如图1C所示。根据一些实施例，刻蚀步骤1020使用牺牲图案106’作为刻蚀遮罩，将牺牲图案106’依序转移至栅极介电层104以及半导体衬底102。根据一些实施例，沟槽119延伸至半导体衬底102，并称为沟槽120。根据一些实施例，沟槽120界定出半导体衬底102的主动区102A。在一些实施例中，第二硬遮罩图案110’在刻蚀半导体衬底102期间被完全消耗，从而暴露出第一硬遮罩图案108’。
根据一些实施例，对半导体结构100进行刻蚀工艺1000的刻蚀步骤1030，以修整牺牲图案106’，如图1D所示。根据一些实施例，在刻蚀步骤1030期间，牺牲图案106’被横向刻蚀，使得沟槽120在牺牲图案106’处横向扩张。根据一些实施例，修整的牺牲图案106’标示为牺牲图案106”，并且扩张的沟槽120标示为沟槽121。在一些实施例中，刻蚀步骤1030未移除或是仅移除部分硅为主的材料，例如，第一硬遮罩图案108’、栅极介电层104、以及半导体衬底102。在一些实施例中，刻蚀工艺1000的多个刻蚀步骤1010-1030是在相同的刻蚀设备中原位(in-situ)进行。
在一些实施例中，在修整牺牲图案106’的刻蚀步骤1030中，导入刻蚀气体(例如，氧气(O2)及/或氧化碳(CO))、以及钝化气体(例如，羰基硫(COS)、氧化硫(SO2)、及/或氮气(N2))。在一些实施例中，在刻蚀步骤1030中，刻蚀气体的流量与钝化气体的流量的比值为第二比值，其范围例如在0.05至0.5。根据一些实施例，修整牺牲图案106’的步骤1030的第二比值小于刻蚀牺牲层106的步骤的第一比值(亦即，刻蚀步骤1030导入较少的氧气)，使得牺牲图案106’靠近半导体机底102的下部的刻蚀量比牺牲图案106’靠近第一硬遮罩图案108’的上部的刻蚀量大。
图1D-1是根据本发明的一些实施例，绘示图1D的部分的剖面示意图，以说明额外的一些细节。在一些实施例中，修整的牺牲图案106”具有向下渐缩的梯形轮廓。在一些实施例中，修整的牺牲图案106”具有顶面106A、底面106B、以及侧壁106C。在一些实施例中，顶面106A的宽度D1大于底面106B的宽度D2。在一些实施例中，侧壁106C与底面106B的夹角θ1为钝角，而侧壁106C与顶面106A的夹角θ2为锐角。
根据一些实施例，在半导体结构100上顺应性地(conformally)形成第一衬层130，如图1E所示。根据一些实施例，第一衬层130配置以修复半导体衬底102被刻蚀工艺1000所损伤的表面，使得所得到的半导体装置具有较低漏电流，并且将后续形成于沟槽中的绝缘材料较佳地黏附至半导体衬底102的主动区102A。根据一些实施例，第一衬层130顺应性地沿着沟槽121的侧壁(即，第一硬遮罩图案108’的侧壁、牺牲图案106”的侧壁、栅极介电层104的侧壁、半导体衬底102的主动区102A的侧壁)、以及底面延伸，并将其覆盖。根据一些实施例，第一衬层130还沿着第一硬遮罩图案108’的上表面延伸，并将其覆盖。
在一些实施例中，第一衬层130是氧化物层，例如氧化硅(SiO)，并且通过临场蒸气产生法(ISSG)、热氧化工艺、化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺、或前述的组合形成第一衬层130。
根据一些实施例，在第一衬层130之上形成第二衬层132，如图1E所示。根据一些实施例，第二衬层132配置以在后续移除工艺中作为停止层。根据一些实施例，第一衬层130和第二衬层部分填充沟槽121。
在一些实施例中，第二衬层132是氮化物层，例如氮化硅(SiN)，并且通过化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺、或前述的组合形成第二衬层132。
根据一些实施例，在第二衬层132之上形成第一绝缘材料134，如图1E所示。根据一些实施例，第一绝缘材料134填入沟槽121的剩余部分中。
在一些实施例中，第一绝缘材料134由氧化硅、氮化硅、氮氧化硅形成。在一些实施例中，第一绝缘材料134为旋涂玻璃(spin-on-glass，SOG)。在一些实施例中，通过旋转涂布工艺沉积旋涂玻璃(SOG)，以填充沟槽121，并覆盖第二衬层132的上表面。在一些实施例中，例如通过退火工艺将旋涂玻璃(SOG)平坦化，并通过例如化学机械抛光(chemicalmechanical polish，CMP)移除第一绝缘材料134在第二衬层132的上表面之上的部分，直到暴露出第二衬层132。在一些实施例中，第二衬层132配置为此移除工艺的研磨停止层。
根据一些实施例，凹蚀第一绝缘材料134，以形成沟槽122，如图1F所示。根据一些实施例，凹蚀的第一绝缘材料134标示为第一绝缘材料134’。根据一些实施例，第一绝缘材料134’的顶面低于半导体衬底102的主动区102A的顶面。根据一些实施例，凹蚀工艺为刻蚀工艺，例如干刻蚀或湿刻蚀。
根据一些实施例，形成第二绝缘材料136以填充沟槽122，如图1G所示。第二绝缘材料136覆盖第二衬层132的上表面。
在一些实施例中，第二绝缘材料136由氧化硅、氮化硅、氮氧化硅形成。在一些实施例中，第二绝缘材料136为由高密度等离子体化学气相沉积(high-density plasma CVD，HDP-CVD)工艺所形成。在一些实施例中，沟槽121(图1D)的下部由旋涂玻璃(SOG)填充，而沟槽121的上部(即沟槽122)由高密度等离子体化学气相沉积氧化物填充，因为旋涂玻璃(SOG)具有较佳的间隙填充(gap-fill)能力，而高密度等离子体化学气相沉积氧化物具有较佳的隔离能力。
根据一些实施例，通过例如化学机械抛光(CMP)移除第二绝缘材料136在第二衬层132的上表面之上的部分，直到暴露出第二衬层132，如图1H所示。在一些实施例中，第二衬层132配置为此移除工艺的研磨停止层。根据一些实施例，研磨后的第二绝缘材料136标示为第二绝缘材料136’。
根据一些实施例，对半导体结构100进行回刻蚀工艺。回刻蚀工艺移除了在牺牲图案106”的上表面之上的第二衬层132、第一衬层130和第一硬遮罩图案108’，直到暴露出牺牲图案106”的上表面，如图1I所示。根据一些实施例，第一衬层130和第二衬层132填入沟槽121的剩余部分标示为第一衬层130’和第二衬层132’。回刻蚀工艺也可移除部分的第二绝缘材料136’。根据一些实施例，第一衬层130’、第二衬层132’、第一绝缘材料134’、以及第二绝缘材料136’的组合形成隔离结构138。在一些实施例中，回刻蚀工艺包含干刻蚀或湿刻蚀。
根据一些实施例，以栅极电极置换牺牲图案106”。根据一些实施例，置换工艺包含移除牺牲图案106”，以形成开口140，如图1J所示。根据一些实施例，开口140暴露出栅极介电层104、以及隔离结构138的第一衬层130’。在一些实施例中，移除工艺包含灰化(ash)工艺。在移除牺牲图案106”之后，可对半导体结构100进行后清洁(post-clean)工艺。根据一些实施例，由移除牺牲图案106”所形成的开口140也具有下向渐缩的梯形轮廓。根据一些实施例，开口140的顶面的宽度大于开口140的底面的宽度。
根据一些实施例，置换工艺包含形成导电材料142于半导体结构100之上，如图1K所示。导电材料142填充开口140，并覆盖隔离结构138的上表面。
在一些实施例中，导电材料142由多晶硅(polysilicon)、金属、金属氮化物形成。在一些实施例中，多晶硅可以是掺杂的。在一些实施例中，金属可以是钨(W)、钛(Ti)、铝(Al)、铜(Cu)、钼(Mo)、镍(Ni)、铂(Pt)、或前述的组合。在一些实施例中，通过化学气相沉积(CVD)工艺、物理气相沉积(physical vapor deposition，PVD)工艺、或前述的组合形成导电材料142。
根据一些实施例，由于开口140的顶面的宽度大于开口140的底面的宽度，所以在导电材料142填入开口140的期间，可降低空隙(void)形成于开口140内的导电材料142中的可能性。因此，可提升所得到的半导体装置的可靠性和制造良品率。
根据一些实施例，置换工艺包含移除导电材料142在隔离结构138的上表面之上的部分，直到暴露出隔离结构138的上表面，如图1L所示。在一些实施例中，移除工艺是化学机械抛光(CMP)工艺。根据一些实施例，导电材料142在开口140中的剩余部分作为栅极电极144。根据一些实施例，栅极电极144的顶面与隔离结构的顶面共平面。在一些实施例中，栅极电极144与栅极介电层104的组合形成半导体装置的栅极结构，其接合半导体衬底102的主动区102A的通道区。
图1L-1是根据本发明的一些实施例，绘示图1L的部分的剖面示意图，以说明额外的一些细节。在一些实施例中，栅极电极144具有向下渐缩的梯形轮廓。在一些实施例中，栅极电极144具有顶面144A、底面144B、以及侧壁144C。在一些实施例中，顶面144A的宽度D3大于底面144B的宽度D4。在一些实施例中，侧壁144C与底面144B的夹角θ3为钝角，而侧壁144C与顶面144A的夹角θ4为锐角。
根据一些实施例，栅极结构(包含栅极电极144和栅极介电层104)以及半导体衬底102的主动区102A埋置于隔离结构138中。根据一些实施例，隔离结构138的第一衬层130’和第二衬层132’内衬于栅极结构(包含栅极电极144和栅极介电层104)以及半导体衬底102的主动区102A的侧壁，并且围绕隔离结构138的第一绝缘材料134’和第二绝缘材料136’。
在一些实施例中，可形成额外的部件于半导体结构100之上，以制得半导体记忆体，例如快闪记忆体。在一些实施例中，栅极电极144可作用为快闪记忆体的浮栅(floatinggate)。
图2A-图2L是根据本发明的一些实施例，绘示形成半导体结构在不同阶段的剖面示意图。根据一些实施例，提供半导体结构200，如图2A所示。根据一些实施例，半导体结构200包含半导体衬底202，其与半导体衬底102相同或相似。
根据一些实施例，在半导体衬底202之上依序形成栅极介电层204、以及牺牲层206，如图2A所示。在一些实施例中，栅极介电层204的材料与形成方法与栅极介电层104相同或相似。在一些实施例中，牺牲层206由介电材料形成，例如氮化物，例如氮化硅(SiN)，并且通过化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺、或前述的组合形成牺牲层206。
根据一些实施例，对半导体结构200进行图案化工艺。根据一些实施例，图案化工艺包含形成图案化光阻层214在牺牲层206之上，如图1A所示。根据一些实施例，图案化光阻层214包含多个光阻图案213，其部分覆盖牺牲层206的上表面。
根据一些实施例，图案化工艺还包含对半导体结构200进行刻蚀步骤2010及沉积步骤2020，如图2B和图2C所示。
根据一些实施例，对半导体结构200进行刻蚀步骤2010，以依序刻蚀移除牺牲层206、栅极介电层204、以及半导体衬底202未被光阻图案213覆盖的部分，如图2B所示。根据一些实施例，刻蚀步骤2010将光阻图案213依序转移至牺牲层206、栅极介电层204、以及半导体衬底202，并且形成沟槽220。根据一些实施例，沟槽220界定出半导体衬底202的主动区202A。
根据一些实施例，图案化的牺牲层206称为牺牲图案206’。在一些实施例中，光阻层214在刻蚀栅极介电层204期间被完全消耗，从而暴露出牺牲图案206’。
根据一些实施例，对半导体结构200进行沉积步骤2020，以形成保护层250，如图2C所示。根据一些实施例，保护层250覆盖牺牲图案206’的上部，并暴露出牺牲图案206’的下部。在一些实施例中，刻蚀步骤2010及沉积步骤2020是在相同的刻蚀设备中原位(in-situ)进行。
在一些实施例中，保护层250由聚合物形成。根据一些实施例，在沉积步骤2020中，导入例如具有碳氢键的前驱物(例如，CxHy)，前驱物发生聚合反应来沉积保护层250于牺牲图案206’上。在一些实施例中，沉积聚合物完全覆盖牺牲图案206’的顶面和侧壁。接着，刻蚀聚合物以暴露出牺牲图案206’的侧壁的下部，并维持牺牲图案206’的侧壁的上部和顶面被剩余的聚合物(即保护层250)覆盖。
根据一些实施例，对半导体结构200进行刻蚀工艺2100，以修整牺牲图案206’，如图2D所示。根据一些实施例，在刻蚀工艺2100期间，牺牲图案206’未被保护层250覆盖的下部被横向刻蚀，使得沟槽220在牺牲图案206’处横向扩张。根据一些实施例，保护层250保护牺牲图案206’的上部免于被刻蚀移除。根据一些实施例，修整的牺牲图案206’标示为牺牲图案206”，并且扩张的沟槽220标示为沟槽221。在一些实施例中，其中牺牲图案206”由氮化物形成，刻蚀工艺2100是采用热磷酸的湿刻蚀。在一些实施例中，刻蚀工艺2100未移除或是仅移除部分栅极介电层204以及半导体衬底202。根据一些实施例，在刻蚀工艺2100之后，通过例如灰化工艺移除保护层250。
图2D-1是根据本发明的一些实施例，绘示图2D的部分的剖面示意图，以说明额外的一些细节。在一些实施例中，修整的牺牲图案206”具有T型轮廓。在一些实施例中，牺牲图案206”包含上部206A以及下部206B，上部206A的宽度D5大于下部206B的宽度D6。在一些实施例中，在牺牲图案206”的一侧，上部206A具有侧壁206C，而下部206B具有侧壁206D。在一些实施例中，侧壁206C和侧壁206D是非连续的表面，并且侧壁206C和侧壁206D通过连接壁206E连接，其中连接壁206E于平行于半导体衬底202的主表面的方向上延伸。在一些实施例中，栅极介电层204的上表面未被牺牲图案206”的下部206B完全覆盖。
根据一些实施例，在半导体结构200上顺应性地形成衬层230，如图2E所示。根据一些实施例，衬层230配置以修复半导体衬底202被刻蚀工艺所损伤的表面，使得所得到的半导体装置具有较低漏电流，并且将后续形成于沟槽中的绝缘材料较佳地黏附至半导体衬底202的主动区202A。根据一些实施例，衬层230顺应性地沿着沟槽221的侧壁(即，牺牲图案206”的侧壁、栅极介电层204的上表面和侧壁、半导体衬底202的主动区202A的侧壁)、以及底面延伸，并将其覆盖。根据一些实施例，衬层230还沿着牺牲图案206”的上表面延伸，并将其覆盖。在一些实施例中，衬层230的材料和形成方法与第一衬层130相同或相似。
根据一些实施例，在衬层230之上形成第一绝缘材料234，如图2E所示。根据一些实施例，第一绝缘材料234填入沟槽221的剩余部分中，并且形成于衬层230的顶面之上。在一些实施例中，第一绝缘材料234的材料与形成方法与第一绝缘材料134相同或相似。
根据一些实施例，通过例如化学机械抛光(CMP)移除第一绝缘材料234和衬层230在牺牲图案206”的上表面之上的部分，直到暴露出牺牲图案206”，如图2F所示。在一些实施例中，牺牲图案206”配置为此移除工艺的研磨停止层。
根据一些实施例，凹蚀第一绝缘材料234和衬层230，以形成沟槽222，如图2G所示。根据一些实施例，凹蚀的第一绝缘材料234和衬层230标示为第一绝缘材料234’和衬层230’。在一些实施例中，沟槽222暴露出了牺牲图案206”、栅极介电层204、以及半导体衬底202的主动区202A。
根据一些实施例，形成第二绝缘材料236以填充沟槽222，如图2H所示。第二绝缘材料236覆盖牺牲图案206”的上表面。在一些实施例中，第二绝缘材料236的材料与形成方法与第二绝缘材料136相同或相似。
根据一些实施例，通过例如化学机械抛光(CMP)移除第二绝缘材料236在牺牲图案206”的上表面之上的部分，直到暴露出牺牲图案206”的上表面，如图2I所示。在一些实施例中，牺牲图案206”配置为此移除工艺的研磨停止层。根据一些实施例，研磨后的第二绝缘材料236标示为第二绝缘材料236’。根据一些实施例，衬层230’、第一绝缘材料234’、以及第二绝缘材料236’的组合形成隔离结构238。
根据一些实施例，以栅极电极置换牺牲图案206”。根据一些实施例，置换工艺包含移除牺牲图案206”，以形成开口240，如图2J所示。根据一些实施例，开口240暴露出栅极介电层204、以及隔离结构238的第二绝缘材料236’。在一些实施例中，其中牺牲图案206”由氮化物形成，移除工艺包含使用热磷酸的湿刻蚀。根据一些实施例，由移除牺牲图案206”所形成的开口240也具有T形轮廓。根据一些实施例，开口240的上部的宽度大于开口240的下部的宽度。
根据一些实施例，置换工艺包含形成导电材料242于半导体结构200之上，如图2K所示。导电材料242填充开口240，并覆盖隔离结构238的上表面。在一些实施例中，导电材料242的材料和形成方法与导电材料142相同或相似。
根据一些实施例，由于开口240的上部的宽度大于开口240的下部的宽度，所以在导电材料242填入开口240的期间，可降低空隙形成于开口240内的导电材料242中的可能性。因此，可提升所得到的半导体装置的可靠性和制造良品率。
根据一些实施例，置换工艺包含移除导电材料242在隔离结构238的上表面之上的部分，直到暴露出隔离结构238的上表面，如图2L所示。在一些实施例中，移除工艺是化学机械抛光(CMP)工艺。根据一些实施例，导电材料242在开口240中的剩余部分作为栅极电极244。在一些实施例中，栅极电极244与栅极介电层204的组合形成半导体装置的栅极结构，其接合半导体衬底202的主动区202A的通道区。
图2L-1是根据本发明的一些实施例，绘示图2L的部分的剖面示意图，以说明额外的一些细节。在一些实施例中，栅极电极244具有T型轮廓。在一些实施例中，栅极电极244包含上部244A以及下部244B，上部244A的宽度D7大于下部244B的宽度D8。在一些实施例中，在栅极电极244的一侧，上部244A具有侧壁244C，而下部244B具有侧壁244D。在一些实施例中，侧壁244C从侧壁244D朝向隔离结构238偏置，使得侧壁244C和侧壁244D是非连续的表面。在一些实施例中，侧壁244C和侧壁244D通过连接壁244E连接，连接壁244E于平行于半导体衬底202的主表面的方向上延伸。在一些实施例中，栅极电极244部分覆盖栅极介电层204的上表面。
根据一些实施例，栅极结构(包含栅极电极244和栅极介电层204)以及半导体衬底202的主动区202A埋置于隔离结构238中。根据一些实施例，隔离结构238的第二绝缘材料236’直接接触栅极电极244、栅极介电层204、以及主动区202A的上部。根据一些实施例，隔离结构238的第二绝缘材料236’部分覆盖栅极介电层204的上表面。根据一些实施例，隔离结构238的衬层230’内衬于半导体衬底202的主动区202A的侧壁的下部，并且围绕隔离结构238的第一绝缘材料234’。
在一些实施例中，可形成额外的部件于半导体结构200之上，以制得半导体记忆体，例如快闪记忆体。在一些实施例中，栅极电极244可作用为快闪记忆体的浮栅。
图3是根据本发明的一些实施例，绘示图2L-1的剖面示意图的修改。在刻蚀移除牺牲图案206”(图2J)期间，刻蚀剂可能会过刻蚀隔离结构238的第二绝缘材料236’。因此，图3所示的半导体结构300的栅极电极344具有比图2L-1所示的半导体结构200的栅极电极244更大的尺寸(例如，宽度)。根据一些实施例，栅极电极344的底面的宽度大于半导体衬底202的主动区202A的顶面的宽度。根据一些实施例，栅极电极344完全覆盖栅极介电层204。
根据上述，本发明实施例提供半导体结构的形成方法。通过通过进行修整工艺(例如，刻蚀工艺1000的步骤1030、或刻蚀工艺2100)，形成牺牲图案106”/206”具有上部宽度大于其下部宽度。因此，在牺牲图案置换为栅极电极的过程中，可降低空隙形成于用于栅极电极的导电材料中的可能性，从而提升所得到的半导体装置的可靠性和制造良品率。
虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰。因此本发明的保护范围当视前附的权利要求书范围所界定者为准。
Claims (14)
1.一种半导体结构的形成方法，其特征在于，包括：
提供一半导体衬底；
形成一牺牲层于该半导体衬底之上；
刻蚀该牺牲层以形成一牺牲图案；
使用该牺牲图案为刻蚀遮罩，刻蚀该半导体衬底以形成该半导体衬底的一主动区；
修整该牺牲图案；以及
以一栅极电极置换修整的该牺牲图案。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，修整该牺牲图案的步骤包括：
横向刻蚀该牺牲图案，使得修整的该牺牲图案具有一上部和一下部，该上部的宽度大于该下部的宽度。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：
在刻蚀该牺牲层之前，形成一硬遮罩层于该牺牲层之上，其中该硬遮罩层的材料是富含硅抗反射层Si-BARC、氮氧化硅SiON、或前述的组合，且该牺牲层的材料是碳、旋转涂布碳SOC、或前述的组合。
4.如权利要求1所述的半导体结构的形成方法，其特征在于：
刻蚀该牺牲层的步骤包括：在一第一步骤中，导入一刻蚀气体和一钝化气体，其中在该第一步骤中，该刻蚀气体的流量与该钝化气体的流量的比值为一第一比值，
修整该牺牲图案的步骤包括：在一第二步骤中，导入该刻蚀气体和该钝化气体，其中在该第二步骤中，该刻蚀气体的流量与该钝化气体的流量的比值为一第二比值，
该第二比值小于该第一比值。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：
在修整该牺牲图案之前，形成一保护层覆盖该牺牲图案的一上部，从而暴露出该牺牲图案的一下部。
6.如权利要求5所述的半导体结构的形成方法，其特征在于：
该牺牲层是一氮化物层，且该保护层由一聚合物形成，
刻蚀该牺牲层的步骤、刻蚀该半导体衬底的步骤、和形成该保护层的步骤是在相同的一刻蚀机台中原位进行。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀该牺牲层和该半导体衬底形成一沟槽，且该半导体结构的形成方法还包括：
形成一隔离结构于该沟槽中。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成该隔离结构的步骤包括：
形成一第一衬层沿着该沟槽的侧壁和底面；
形成一第二衬层于该第一衬层之上；
形成一第一绝缘材料于该第二衬层之上，且填充该沟槽的一下部；以及
形成一第二绝缘材料于该第一绝缘材料之上，以填充该沟槽的一上部。
9.一种半导体结构，其特征在于，包括：
一半导体衬底的一主动区；
一栅极电极，设置于该主动区之上，其中该栅极电极包括一上部和一下部，该上部的宽度大于该下部的宽度；以及
一隔离结构，其中该栅极电极和该主动区埋置于该隔离结构中，其中该隔离结构包括：
一第一绝缘材料；以及
一第二绝缘材料，设置于该第一绝缘材料之上。
10.如权利要求9所述的半导体结构，其特征在于，该栅极电极具有T型轮廓。
11.如权利要求9所述的半导体结构，其特征在于，该上部在该栅极电极的一第一侧具有一第一侧壁，且该下部在该栅极电极的该第一侧具有一第二侧壁，该第一侧壁和该第二侧壁是非连续的表面。
12.如权利要求11所述的半导体结构，其特征在于，该第一侧壁通过一连接壁与该第二侧壁连接，该连接壁在平行于该半导体衬底的主表面的一方向延伸。
13.如权利要求9所述的半导体结构，其特征在于，该隔离结构还包括：
一第一衬层，设置于该第一绝缘材料与该半导体衬底的该主动区之间；以及
一第二衬层，设置于该第一绝缘材料与该第一衬层之间，其中该第一衬层与该第二衬层更设置于该第二绝缘材料与该栅极电极之间。
14.如权利要求9所述的半导体结构，其特征在于，该栅极电极的底面的宽度大于该主动区的顶面的宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910952511.6A CN112635470B (zh) | 2019-10-09 | 2019-10-09 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910952511.6A CN112635470B (zh) | 2019-10-09 | 2019-10-09 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635470A true CN112635470A (zh) | 2021-04-09 |
| CN112635470B CN112635470B (zh) | 2024-03-05 |
Family
ID=75283245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910952511.6A Active CN112635470B (zh) | 2019-10-09 | 2019-10-09 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635470B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030043499A (ko) * | 2001-11-28 | 2003-06-02 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조방법 |
| US20050287731A1 (en) * | 2004-06-28 | 2005-12-29 | Micron Technology, Inc. | Isolation trenches for memory devices |
| US20080237685A1 (en) * | 2007-03-26 | 2008-10-02 | Samsung Electronics Co., Ltd. | Semiconductor memory device, method of fabricating the same, and devices employing the semiconductor memory device |
| US20110165745A1 (en) * | 2006-09-20 | 2011-07-07 | Toshitake Yaegashi | Nonvolatile semiconductor memory and manufacturing method thereof |
| CN105097704A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件及其形成方法 |
| CN109755246A (zh) * | 2017-11-03 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
-
2019
- 2019-10-09 CN CN201910952511.6A patent/CN112635470B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030043499A (ko) * | 2001-11-28 | 2003-06-02 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조방법 |
| US20050287731A1 (en) * | 2004-06-28 | 2005-12-29 | Micron Technology, Inc. | Isolation trenches for memory devices |
| US20110165745A1 (en) * | 2006-09-20 | 2011-07-07 | Toshitake Yaegashi | Nonvolatile semiconductor memory and manufacturing method thereof |
| US20080237685A1 (en) * | 2007-03-26 | 2008-10-02 | Samsung Electronics Co., Ltd. | Semiconductor memory device, method of fabricating the same, and devices employing the semiconductor memory device |
| CN105097704A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件及其形成方法 |
| CN109755246A (zh) * | 2017-11-03 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112635470B (zh) | 2024-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10600807B2 (en) | Integrated structures and methods of forming vertically-stacked memory cells | |
| US6153472A (en) | Method for fabricating a flash memory | |
| JP4886219B2 (ja) | 半導体装置およびその製造方法 | |
| US7005698B2 (en) | Split gate flash memory cell | |
| US20060017093A1 (en) | Semiconductor devices with overlapping gate electrodes and methods of fabricating the same | |
| US20230268417A1 (en) | Method for forming a semiconductor structure | |
| US9583499B1 (en) | Devices with embedded non-volatile memory and metal gates and methods for fabricating the same | |
| US20040235253A1 (en) | Method of fabricating recess transistor in integrated circuit device and recess transistor in integrated circuit device fabricated by the same | |
| CN107293545B (zh) | 半导体存储器件及其制造方法 | |
| KR100766232B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| JP2006509366A (ja) | 浮遊ゲート装置において結合係数が改善された自己整合シャロートレンチ分離 | |
| JP5132068B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006513576A (ja) | 改良された浮遊ゲート絶縁と浮遊ゲートの製造方法 | |
| KR20070069405A (ko) | 반도체소자의 제조방법 | |
| CN112635470B (zh) | 半导体结构及其形成方法 | |
| TWI700744B (zh) | 半導體結構及其形成方法 | |
| US20060063329A1 (en) | Method of fabricating a non-volatile memory | |
| KR100885787B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| US20230309297A1 (en) | Semiconductor structure and method for forming the same | |
| US7122428B2 (en) | Device isolation method of semiconductor memory device and flash memory device fabricating method using the same | |
| KR100455379B1 (ko) | 플래시 메모리 장치의 제조방법 | |
| US20240147726A1 (en) | Method of forming memory structure | |
| US6423612B1 (en) | Method of fabricating a shallow trench isolation structure with reduced topography | |
| CN116960149A (zh) | 半导体结构及其形成方法 | |
| CN118076106A (zh) | 存储器结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |