CN112599604A - 一种薄膜晶体管及其制作方法、显示面板 - Google Patents

一种薄膜晶体管及其制作方法、显示面板 Download PDF

Info

Publication number
CN112599604A
CN112599604A CN202011438273.6A CN202011438273A CN112599604A CN 112599604 A CN112599604 A CN 112599604A CN 202011438273 A CN202011438273 A CN 202011438273A CN 112599604 A CN112599604 A CN 112599604A
Authority
CN
China
Prior art keywords
layer
active layer
electrode
conductive
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011438273.6A
Other languages
English (en)
Other versions
CN112599604B (zh
Inventor
刘凯军
周佑联
许哲豪
康报虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202011438273.6A priority Critical patent/CN112599604B/zh
Publication of CN112599604A publication Critical patent/CN112599604A/zh
Application granted granted Critical
Publication of CN112599604B publication Critical patent/CN112599604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种薄膜晶体管及其制作方法、显示面板。所述薄膜晶体管包括形成于衬底上的遮光层，形成于所述遮光层上的有源层；以及依次形成于所述有源层上方的栅极，形成于栅极上方的源极和漏极；所述源极和漏极分别通过接触孔与所述有源层电性连接；所述有源层边缘设有挡光部，采用遮光材料制成。本发明能减少光线进入有源层导致漏电流增大，从而提升了TFT的品质。

Description

一种薄膜晶体管及其制作方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、显示面板。
背景技术
随着信息时代的加速推进，显示器件在信息技术的发展过程中占据了十分重要的地位，各类仪器仪表上的显示屏为人们的日常生活和工作提供着大量的信息。没有显示器，就不会有当今迅猛发展的信息技术。显示器集电子、通信和信息处理技术于一体,被认为是电子工业在20世纪微电子、计算机之后的又一重大发展机会。薄膜液晶显示器(Thin filmtransistor-liquid crystal display，TFT-LCD)因亮度好、对比度高、层次感强、颜色鲜艳、制造简单、性能稳定等特点，在生活和工作中已经被广泛应用。TFT-LCD主要采用每一个像素由一个TFT开关控制，TFT开关的栅极连在一起组成栅线，源极连在一起组成信号线。当在TFT的栅极栅极上施加电压时，可使TFT进入导通状态，同时显示数据通过信号线、导通的TFT到达TFT的漏极上，在像素上形成电场并对液晶充电实现显示效果。
理想的TFT的开态电流越大越好，关态电流越小越好，但是有源层对光比较敏感，很容易产生光电流导致关态电流增大。为了减小光致电流，一般采用底栅结构，但是底栅结构会使栅极与源极和漏极产生更大的寄生电容而导致像素电压误写入。为了降低寄生电容，顶栅结构开始在诸多显示器的制作中被应用。该结构的器件下方需要制作遮光层，防止光直射有源层而引起漏电流增加。但是该遮光层只能遮挡背光源发出的光，仍然有部分光经过衍射、散射等方式进入有源层引起关态漏电流增大。
发明内容
本发明所要解决的技术问题是提供一种降低漏电流，提高薄膜晶体管开关比的薄膜晶体管及其制作方法、显示面板。
为实现上述目的，本发明提供了一种薄膜晶体管，包括：
遮光层，形成于衬底上；
有源层，形成于所述遮光层上；
栅极，形成于所述有源层上方；
源极和漏极，形成于所述栅极上方；所述源极和漏极分别通过接触孔与所述有源层电性连接；以及
挡光部，形成于所述有源层边缘，采用遮光材料制成。
可选的，所述薄膜晶体管包括：
导电部，形成于有源层和遮光层之间，分成互相绝缘的两部分，对应设置在遮光层两侧位置，与有源层电性连接；
所述源极和漏极分别通过所述接触孔与对应的所述导电部电性连接；
所述有源层位于所述源极和漏极对应的接触孔之间；所述接触孔内填充有金属材料，形成所述挡光部。
可选的，所述导电部形成于所述遮光层表面；所述导电部之间设有第一绝缘层，所述第一绝缘层的厚度与所述导电部的厚度相同；所述有源层形成于所述导电部和所述第一绝缘层表面。
可选的，所述栅极对应设置在所述导电部之间的空隙上方位置；所述导电部之间的间隙的宽度小于等于所述栅极的宽度；所述源极和漏极之间的间隙的宽度大于等于栅极的宽度。
可选的，所述导电部的形状和对应的所述源极和漏极的形状一致。
可选的，所述有源层的厚度为
Figure BDA0002829787290000031
可选的，所述薄膜晶体管包括：
导电部，形成于所述遮光层表面；分成互相绝缘的两部分，对应设置在遮光层两侧位置，与有源层电性连接；
第一绝缘层，形成于所述导电部之间；所述第一绝缘层的厚度与所述导电部的厚度相同；所述有源层形成于所述导电部和所述第一绝缘层表面；
第二绝缘层，形成于所述有源层和所述栅极之间；
钝化层，形成于所述栅极上方；所述源极和漏极形成于所述钝化层表面，
接触孔，从钝化层表面贯穿到所述导电部；所述源极和漏极分别通过接触孔与对应的所述导电部电性连接；
所述有源层位于所述源极和漏极对应的接触孔之间；所述接触孔形成所述挡光部；所述栅极对应设置在所述导电部之间的空隙上方位置；所述导电部之间的间隙的宽度小于等于所述栅极的宽度；所述源极和漏极之间的间隙的宽度大于等于栅极的宽度；导电部的形状和对应的所述源极和漏极的形状一致；所述有源层的厚度为
Figure BDA0002829787290000041
本发明还公开一种薄膜晶体管的制作方法，包括步骤：
在衬底上形成遮光层；
在所述遮光层上方形成有源层，
在有源层上方形成栅极；以及
在所述有源层上方形成源极和漏极；
其中，所述源极和漏极分别通过接触孔与所述有源层电性连接；在源层边缘形成有挡光部；所述挡光部采用遮光材料制成。
可选的，所述的薄膜晶体管的制作方法包括步骤：
在遮光层上形成导电层；
利用半色调掩膜工艺形成金属层，所述金属层上方保留光阻层；
在光阻层上方铺设绝缘材料；
移除光阻，在所述金属层之间形成第一绝缘层；
在所述第一绝缘层和金属层表面形成所述有源层；
在所述有源层上方依次形成第二绝缘层、所述栅极、钝化层；
在所述钝化层上形成从钝化层表面贯穿到导电层的所述接触孔；
在钝化层表面形成所述源极和所述漏极，
所述源极和所述漏极通过所述接触孔与所述导电层电性连接；所述有源层位于所述源极和漏极的接触孔之间；所述接触孔内填充有金属材料，形成所述挡光部。
可选的，所述第一绝缘层厚度与所述导电部相同；所述栅极对应设置在所述导电部之间的空隙上方位置；所述导电部之间的间隙的宽度小于等于所述栅极的宽度；所述源极和漏极之间的间隙的宽度大于等于栅极的宽度。
本发明还公开一种显示面板，包括上述任意一项所述的薄膜晶体管。
发明人研究发现，虽然顶栅结构的TFT的有源层底部有遮光层遮光，顶部有栅极、源极和漏极的金属层遮光，但光线在液晶面板中会有产生折射和散射，光线会从有源层的侧面进入，从而增加了有源层的漏电流。本发明在有源层边缘设置挡光部，从有源层侧面进行遮光，从而明显减少光线进入有源层导致漏电流增大，从而提升了TFT的品质。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本发明实施例一种薄膜晶体管的结构示意图；
图2是本发明实施例另一种薄膜晶体管的结构示意图；
图3是本发明实施例另一种薄膜晶体管的结构示意图；
图4是本发明实施例薄膜晶体管的制作方法的示意图。
图5是本发明实施例薄膜晶体管的制作方法的工艺流程示意图。
其中：10、衬底；11、挡光部；12、第一绝缘层；13、钝化层；14、平坦层；15、像素电极；16、遮光层；17、导电部；18、有源层；19、漏极；20、第二绝缘层；21、栅极；22、源极；23、接触孔；24、光罩；25、光阻；26、遮光涂层；27、金属薄膜；28、绝缘薄膜。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本申请的示例性实施例的目的。但是本申请可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本申请的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
下面参考附图和较佳的实施例对本发明作进一步说明。
如图1所示，本实施方式公开一种显示面板，所述显示面板包括多个薄膜晶体管。所述薄膜晶体管包括形成于衬底10上的遮光层16，形成于所述遮光层上的有源层18；以及依次形成于所述有源层上方的栅极21、源极22和漏极19；所述源极和漏极分别通过接触孔23与所述有源层电性连接；所述有源层边缘设有挡光部11，采用遮光材料制成，对所述有源层边缘进行遮光。
发明人研究发现，虽然顶栅结构的TFT的有源层18底部有遮光层16遮光，顶部有栅极21、源极22和漏极19的金属层遮光，但光线在液晶面板中会有产生折射和散射，光线会从有源层的侧面进入，从而增加了有源层的漏电流。本发明在有源层边缘设置挡光部，从有源层侧面进行遮光，从而明显减少光线进入有源层导致漏电流增大，提升了TFT的品质。
如图2所示，本实施方式公开另一种薄膜晶体管。该薄膜晶体管包括形成于衬底10上的遮光层16，形成于所述遮光层上的导电部17，导电部分成互相绝缘的两部分，对应设置在遮光层两侧位置，导电部采用金属材质制成，如铜或铝。导电部之间，以及遮光层周围形成有第一绝缘层12；导电部及第一绝缘层表面形成有源层18。有源层上方形成有第二绝缘层20，第二绝缘层上方形成栅极21；栅极上方形成钝化层13，钝化层表面平整，其包覆栅极及栅极以下的所有膜层。钝化层对应栅极两侧位置各设有一个接触孔23，接触孔从钝化层表面贯穿到导电部表面。钝化层表面形成有源极22和漏极19，源极和漏极通过接触孔连接导电部。源极和漏极上设平坦层14，平坦层上设有像素电极15，像素电极通过过孔与漏极连接。
有源层位于所述源极和漏极的对应的接触孔之间；接触孔的截面形状与源极和漏极适配形状适配，源极和漏极的金属材料填充接触孔后自然形成挡光部，实现对有源层边缘的遮光。特别是源极，其截面一般呈U形，对有源层的三个侧面均能围合，而开口处对应的是漏极，可以对有源层的最后一个侧面围合，因此只要接触孔形状跟源极和漏极适配，就能对有源层的边缘实现全方位挡光。
接触孔是与导电部接触的，导电部采用金属材料制成，导电性能优于半导体层，而有源层形成于导电部表面，导电部与有源层的接触面积较大，因此导电部与有源层的导电性能也有保障。相比接触孔直接与有源层接触的方式，接触孔通过导电部与有源层接触的方式，可以降低接触孔对TFT开态电流的影响。
而且金属与半导体接触的接触孔在制作中易变形，这就导致TFT的沟道区长度不可控。采用本发明的技术方案，TFT的沟道区长度是由两个导电部的间距来决定的，通过现有的光罩制程，导电部的间距可以精确控制，因此能更精确的控制TFT沟道区长度，进一步提高器件的稳定性。
导电部形成于所述遮光层表面；所述导电部之间设有第一绝缘层，所述第一绝缘层的厚度与所述导电部的厚度相同；所述有源层形成于所述导电部和所述第一绝缘层表面。有源层的厚度为
Figure BDA0002829787290000091
之间。有源层跟遮光层不直接接触，减少漏电流；导电部的厚度与第一绝缘层的厚度一致，表面平整，使有源层更平整可靠。
栅极对应设置在所述导电部之间的空隙上方位置；导电部之间的间隙的宽度大于等于栅极的宽度。导电部和栅极之间不重叠，减少寄生电容；源极和漏极之间的间隙的宽度小于等于栅极的宽度，这样源极、栅极和漏极在垂直显示面板的方向没有间隙，避免漏光影响有源层性能。
进一步的，导电部的形状和对应的所述源极和漏极的形状一致，这样导电部和栅极、源极的光罩可以共用，降低制造成本。
有源层的材料可以为铟镓锌氧化物(indium gallium zinc oxide，IGZO)，多晶硅或低温多晶硅的全称是(Low Temperature Poly-Silicon，LTPS)等。
参考图3，本实施方式公开另一种薄膜晶体管，与图2实施方式不同的是，本实施方式的导电部同时覆盖有源层的表面和侧面，截面呈L形，导电部同时承担电连接和遮光的功能。
如图4所示，本实施方式公开一种上述薄膜晶体管的制作方法，包括步骤：
S41、在衬底上形成遮光层；
S42、在所述遮光层上方形成有源层，
S43、在有源层上方形成栅极；以及
S44、在所述有源层上方形成源极和漏极；
其中，所述源极和漏极分别通过接触孔与所述有源层电性连接；所述挡光部采用遮光材料制成。需要说明的是，挡光部可以在栅极之前形成，也可以在栅极之后形成。
参考图5所示，本实施方式结合具体的工艺流程对薄膜晶体管的制作方法进一步说明。
(a)先在玻璃衬底上涂布黑色遮光涂层26，再镀上一层金属薄膜27，以及光阻，然后利用半色调掩膜的光罩24进行曝光显影。
(b)接着进行第一次湿法刻蚀，刻蚀掉遮光层区域外的金属薄膜27材料，然后进行第一次干法刻蚀，刻蚀多余的遮光涂层26，形成遮光层16。
(c)在干法刻蚀完成后用O2或SF6刻蚀掉中间残留的光阻，然后进行第二次湿法刻蚀，刻蚀掉中间的金属薄膜材料，形成导电部17。
(d)接着在残留的光阻表面镀上一层绝缘薄膜28，绝缘薄膜同时覆盖光阻25、两个导电部17之间的遮光层以及遮光层外的衬底的表面。
(e)剥离残留的光阻，剥离后，光阻表面的绝缘层薄膜也随之移除，形成了第一绝缘层12。
(f)后面再用光罩制程依次形成有源层18、第二绝缘层20、栅极21、钝化层13、源极22、漏极19、平坦层14和像素电极15。
在源极、漏极与有源层的接触孔的制作中，直接刻蚀穿有源层，使源极和漏极分别与对应的导电部连接，从而降低接触孔对器件开态电流的影响,更好的防止光进入有源层引起光致漏电流，更精确的控制沟道长度，从而提高器件的稳定性。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。
以上是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：
遮光层，形成于衬底上；
有源层，形成于所述遮光层上；
栅极，形成于所述有源层上方；
源极和漏极，形成于所述栅极上方；所述源极和漏极分别通过接触孔与所述有源层电性连接；以及
挡光部，形成于所述有源层边缘，采用遮光材料制成。
2.如权利要求1所述的一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
导电部，形成于有源层和遮光层之间，分成互相绝缘的两部分，对应设置在遮光层两侧位置，与有源层电性连接；
所述源极和漏极分别通过所述接触孔与对应的所述导电部电性连接；
所述有源层位于所述源极和漏极对应的接触孔之间；所述接触孔内填充有金属材料，形成所述挡光部。
3.如权利要求2所述的一种薄膜晶体管，其特征在于，所述导电部形成于所述遮光层表面；所述导电部之间设有第一绝缘层，所述第一绝缘层的厚度与所述导电部的厚度相同；所述有源层形成于所述导电部和所述第一绝缘层表面。
4.如权利要求2所述的一种薄膜晶体管，其特征在于，所述栅极对应设置在所述导电部之间的空隙上方位置；所述导电部之间的间隙的宽度小于等于所述栅极的宽度；所述源极和漏极之间的间隙的宽度大于等于栅极的宽度。
5.如权利要求2所述的一种薄膜晶体管，其特征在于，所述导电部的形状和对应的所述源极和漏极的形状一致。
6.如权利要求3所述的一种薄膜晶体管，其特征在于，所述有源层的厚度为
Figure RE-FDA0002951314890000021
7.如权利要求1所述的一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
导电部，形成于所述遮光层表面；分成互相绝缘的两部分，对应设置在遮光层两侧位置，与有源层电性连接；
第一绝缘层，形成于所述导电部之间；所述第一绝缘层的厚度与所述导电部的厚度相同；所述有源层形成于所述导电部和所述第一绝缘层表面；
第二绝缘层，形成于所述有源层和所述栅极之间；
钝化层，形成于所述栅极上方；所述源极和漏极形成于所述钝化层表面，
接触孔，从钝化层表面贯穿到所述导电部；所述源极和漏极分别通过接触孔与对应的所述导电部电性连接；
所述有源层位于所述源极和漏极对应的接触孔之间；所述接触孔形成所述挡光部；所述栅极对应设置在所述导电部之间的空隙的上方位置；所述导电部之间的间隙的宽度小于等于所述栅极的宽度；所述源极和漏极之间的间隙的宽度大于等于栅极的宽度；所述导电部的形状和对应的所述源极和漏极的形状一致；所述有源层的厚度为
Figure RE-FDA0002951314890000031
8.一种薄膜晶体管的制作方法，其特征在于，包括步骤：
在衬底上形成遮光层；
在所述遮光层上方形成有源层，
在有源层上方形成栅极；以及
在所述有源层上方形成源极和漏极；
其中，所述源极和漏极分别通过接触孔与所述有源层电性连接；在源层边缘形成有挡光部；所述挡光部采用遮光材料制成。
9.一种如权利要求8所述的薄膜晶体管的制作方法，其特征在于，包括步骤：
在遮光层上形成导电层；
利用半色调掩膜工艺形成金属层，所述金属层上方保留光阻层；
在光阻层上方铺设绝缘材料；
移除光阻，在所述金属层之间形成第一绝缘层；
在所述第一绝缘层和金属层表面形成所述有源层；
在所述有源层上方依次形成第二绝缘层、所述栅极、钝化层；
在所述钝化层上形成从钝化层表面贯穿到导电层的所述接触孔；以及
在钝化层表面形成所述源极和所述漏极；
其中，所述源极和所述漏极通过所述接触孔与所述导电层电性连接；所述有源层位于所述源极和漏极的接触孔之间；所述接触孔内填充有金属材料，形成所述挡光部；
所述第一绝缘层厚度与所述导电部的厚度相同；所述栅极对应设置在所述导电部之间的空隙上方位置；所述导电部之间的间隙的宽度小于等于所述栅极的宽度；所述源极和漏极之间的间隙的宽度大于等于栅极的宽度。
10.一种显示面板，其特征在于，包括如权利要求1-7任意一项所述的薄膜晶体管。
CN202011438273.6A 2020-12-11 2020-12-11 一种薄膜晶体管及其制作方法、显示面板 Active CN112599604B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011438273.6A CN112599604B (zh) 2020-12-11 2020-12-11 一种薄膜晶体管及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011438273.6A CN112599604B (zh) 2020-12-11 2020-12-11 一种薄膜晶体管及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN112599604A true CN112599604A (zh) 2021-04-02
CN112599604B CN112599604B (zh) 2022-09-27

Family

ID=75192297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011438273.6A Active CN112599604B (zh) 2020-12-11 2020-12-11 一种薄膜晶体管及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN112599604B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004012726A (ja) * 2002-06-05 2004-01-15 Sharp Corp 表示装置およびその製造方法
JP2010267752A (ja) * 2009-05-14 2010-11-25 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
US20130187162A1 (en) * 2010-10-06 2013-07-25 Sharp Kabushiki Kaisha Thin film transistor substrate and process for production thereof
US20130328043A1 (en) * 2012-06-07 2013-12-12 Innolux Corporation Thin film transistor substrate and manufacturing method thereof, display
KR20140071218A (ko) * 2012-12-03 2014-06-11 엘지디스플레이 주식회사 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
CN104576523A (zh) * 2013-10-16 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN106094366A (zh) * 2016-08-23 2016-11-09 深圳市华星光电技术有限公司 Ips型阵列基板的制作方法及ips型阵列基板
WO2017012164A1 (zh) * 2015-07-20 2017-01-26 深圳市华星光电技术有限公司 Boa型液晶显示面板及其制作方法
CN107833905A (zh) * 2017-11-03 2018-03-23 惠科股份有限公司 开关阵列基板及其制造方法
CN108227322A (zh) * 2016-12-21 2018-06-29 精工爱普生株式会社 电光装置和电子设备
CN109564916A (zh) * 2018-10-12 2019-04-02 京东方科技集团股份有限公司 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004012726A (ja) * 2002-06-05 2004-01-15 Sharp Corp 表示装置およびその製造方法
JP2010267752A (ja) * 2009-05-14 2010-11-25 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
US20130187162A1 (en) * 2010-10-06 2013-07-25 Sharp Kabushiki Kaisha Thin film transistor substrate and process for production thereof
US20130328043A1 (en) * 2012-06-07 2013-12-12 Innolux Corporation Thin film transistor substrate and manufacturing method thereof, display
KR20140071218A (ko) * 2012-12-03 2014-06-11 엘지디스플레이 주식회사 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
CN104576523A (zh) * 2013-10-16 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
WO2017012164A1 (zh) * 2015-07-20 2017-01-26 深圳市华星光电技术有限公司 Boa型液晶显示面板及其制作方法
CN106094366A (zh) * 2016-08-23 2016-11-09 深圳市华星光电技术有限公司 Ips型阵列基板的制作方法及ips型阵列基板
CN108227322A (zh) * 2016-12-21 2018-06-29 精工爱普生株式会社 电光装置和电子设备
CN107833905A (zh) * 2017-11-03 2018-03-23 惠科股份有限公司 开关阵列基板及其制造方法
CN109564916A (zh) * 2018-10-12 2019-04-02 京东方科技集团股份有限公司 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法

Also Published As

Publication number Publication date
CN112599604B (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
US9911762B2 (en) Display device
JP3654474B2 (ja) アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法
CN103149760A (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN109378317A (zh) 阵列基板及其制备方法、显示装置
EP3306648A1 (en) Film transistor and manufacturing method therefor, array substrate and manufacturing method therefor, and display apparatus
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US8502946B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
KR20070102795A (ko) 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치
CN106959536A (zh) 显示面板、制作显示面板的方法及显示装置
CN113948533A (zh) 阵列基板及其制作方法
CN114089571B (zh) 阵列基板及制作方法和显示面板
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
CN113568230B (zh) 阵列基板及制作方法、显示面板
CN113725157B (zh) 阵列基板及其制作方法
CN113948532A (zh) 阵列基板及其制作方法和显示面板
US9653608B2 (en) Array substrate and manufacturing method thereof, display device and thin film transistor
CN100580939C (zh) 显示器件及其制造方法
CN106298523A (zh) 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
CN112599604B (zh) 一种薄膜晶体管及其制作方法、显示面板
KR102281844B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2001066633A (ja) 液晶表示装置および投射型液晶表示装置
CN110854134B (zh) 阵列基板的制作方法、阵列基板及显示装置
CN114823914A (zh) 阵列基板及其制作方法、显示面板
US7700388B2 (en) Manufacturing method of pixel structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant