CN112562518B - 一种显示面板和显示装置 - Google Patents
一种显示面板和显示装置 Download PDFInfo
- Publication number
- CN112562518B CN112562518B CN202011582716.9A CN202011582716A CN112562518B CN 112562518 B CN112562518 B CN 112562518B CN 202011582716 A CN202011582716 A CN 202011582716A CN 112562518 B CN112562518 B CN 112562518B
- Authority
- CN
- China
- Prior art keywords
- pixel
- display
- transition
- area
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种显示面板和显示装置。显示面板的显示区包括第一显示区、中间区和第二显示区,其中,中间区位于第一显示区和第二显示区之间,第一显示区的透光率大于第二显示区的透光率;显示区包括位于第一显示区的第一像素发光元件,位于中间区的中间像素发光元件和位于第二显示区的第二像素发光元件;第二显示区还包括与第二像素发光元件连接的第二像素电路,中间区还包括与中间像素发光元件连接的中间像素电路,其中,中间区还包括虚拟像素结构,虚拟像素结构不用于发光,本发明解决显示面板显示不均的问题,提升显示面板的透光率和显示效果。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示面板和显示装置。
背景技术
对于电子产品来说,前置摄像头等光学模组的设置必然会占据一定的空间,从而影响屏占比。而为了实现真正的全面屏,研究人员考虑屏下光学模组的实现方案。将光学模组比如摄像头设置在显示面板的发光器件的下方,即将光学模组设置在显示区内,光学模组所在的位置能够正常显示,当需要使用光学模组时,光线穿透显示面板到达光学模组最终被光学模组利用。对于屏下光学模组的方案中,通常的设计是减小光学模组所在区域的像素密度或者减小光学模组所在区域的遮光结构,以提升光学模组所在区域的透光率,进而提高光学模组接收的光量。而上述方案中光学模组所在区域在显示时还存在显示不均的问题,影响显示效果。
发明内容
本发明实施例提供一种显示面板和显示装置,以解决显示面板显示不均的问题,提升显示效果。
本发明的一个实施例中提供一种显示面板,显示面板的显示区包括第一显示区、中间区和第二显示区,其中,中间区位于第一显示区和第二显示区之间,且中间区包括第一过渡区和第二过渡区;第一显示区的透光率大于第二显示区的透光率;
显示面板包括像素发光元件,像素发光元件包括位于第一显示区的第一像素发光元件、位于中间区的中间像素发光元件和位于第二显示区的第二像素发光元件,中间像素发光元件还包括位于第一过渡区的第一过渡发光元件;
像素电路,像素电路包括第二像素电路和第一中间像素电路;第二像素电路位于第二显示区,且第二像素电路与第二像素发光元件连接;中间像素电路位于中间区,且中间像素电路与中间像素发光元件连接,中间像素电路还包括与第一过渡像素发光元件连接的第一过渡像素电路;
虚拟像素结构,虚拟像素结构位于第二过渡区。
本发明实施例提供的显示面板和显示装置,具有如下有益效果:在第一显示区和第二显示区中,第一显示区的透光率最大,且第一显示区、中间区和第二显示区均包括像素发光元件,本发明实施例能够应用于屏下光学模组方案中,将光学模组设置在第一显示区的下方,保证在光学模组启用时能够接收到足够多的光量,保障光学模组功能的同时有利于实现全面屏。同时,本发明实施例通过在第一显示区和第二显示区之间设置不用于显示的虚拟像素结构,可以避免透光率不同的两个显示区由于刻蚀图案密度的突变导致的曝光或刻蚀不均以及蒸镀区域差异等引起的显示性能差异,提高显示面板的显示效果。本发明实施例能够进一步改善在第一显示区和第二显示区边界之间,由于刻蚀图案突变导致的曝光或刻蚀不均问题导致像素发光元件亮度异常,能够提升显示效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的显示面板的局部俯视示意图;
图2为本发明实施例提供的显示面板的一种可选实施方式局部俯视示意图;
图3为本发明实施例提供的显示面板的一种可选实施方式局部俯视示意图;
图4为本发明实施例提供的显示面板的另一种可选实施方式俯视示意图;
图5为本发明实施例提供的显示面板的另一种可选实施方式俯视示意图;
图6为本发明实施例提供的显示面板的另一种可选实施方式俯视示意图;
图7为本发明实施例提供的显示面板的另一种可选实施方式俯视示意图;
图8为本发明实施例提供的显示面板的另一种可选实施方式俯视示意图;
图9为本发明实施例提供的显示面板的另一种可选实施方式俯视示意图;
图10为本发明实施例提供的显示面板的另一种可选实施方式俯视示意图;
图11为本发明实施例提供的显示面板的另一种可选实施方式俯视示意图;
图12为本发明实施例提供的显示面板的另一种可选实施方式俯视示意图;
图13为本发明实施例提供的显示面板的另一种可选实施方式俯视示意图;
图14为图8中沿A-A'位置处的一种可选实施方式截面示意图;
图15为本发明实施例提供的显示面板的另一种可选实施方式中局部截面示意图;
图16为本发明实施例提供的显示面板的另一种可选实施方式中阴极层的俯视示意图;
图17为本发明实施例提供的显示装置示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
图1为本发明实施例提供的显示面板的局部俯视示意图。如图1所示,显示面板的显示区包括第一显示区AA1、中间区AAZ和第二显示区AA2,其中,中间区AAZ位于第一显示区AA1和第二显示区AA2之间,中间区AAZ包括第一过渡区G1、第二过渡区G2;图1中仅示意出局部示意图,本发明实施例中,第一显示区的形状可以根据具体需求进行设计,第一显示区可以为圆形、矩形、三角形等任意形状。在显示时,第一显示区可以用于显示电量图形、消息通知图形、网络状态图形等。
显示区包括像素发光元件,像素发光元件包括位于第一显示区AA1的第一像素发光元件sp1,位于中间区AAZ的中间像素发光元件和位于第二显示区AA2的第二像素发光元件sp2,其中中间像素发光元件还包括位于第一过渡区G1的第一过渡像素发光元件spg;中间显示区还包括位于第二过渡区G2的虚拟像素结构x1。可以理解的,虚拟像素结构x1是不用于发光显示的,且虚拟像素结构可以为任何一个与像素相关联但无法实现发光显示的结构。可以理解的,像素发光元件为用于发光显示的结构,因此也可将像素发光元件理解为用于发光的子像素,即可以将像素发光元件称之为子像素,即,可以理解的,第一像素发光元件可以理解为第一子像素,第一过渡像素发光元件可以理解为第一过渡子像素,第二像素发光元件可以理解为第二子像素,为了方便表述,以像素发光元件来进行示例。显示面板还包括多个像素电路,像素电路用于将对应的像素发光信号传输至像素发光元件(子像素),以驱动像素发光元件进行发光显示。像素电路包括位于第二显示区AA2中的第二像素电路DL2和位于中间区的中间像素电路,第二像素电路DL2与第二像素发光元件sp2连接,中间像素电路包括与第一过渡像素发光元件spg连接的第一过渡像素电路DLg。
其中,第一显示区AA1的透光率大于第二显示区AA2的透光率,即第一显示区AA1具有最大的透光率,因此可以使本发明实施例提供的显示面板能够应用于屏下光学模组的方案中,将光学模组设置在第一显示区的下方,可以保证在光学模组启用时能够接收到足够多的光量,以满足光学模组工作。另外,由于第一显示区AA1和第二显示区AA2的透光率不同,设置虚拟像素结构x1位于第一显示区和第二显示区之间,在显示面板进行刻蚀工艺的时候,可以避免曝光或者刻蚀不均的问题影响显示区中的像素电路或像素发光元件,使刻蚀更加均匀,提升显示面板显示效果。
可选的,请继续参考图1,第一显示区AA1和第二显示区AA2的透光率差异,可以通过设置两个显示区中像素发光元件的密度不同来实现,即,可设置第一显示区AA1内的第一像素发光元件sp1的密度为E1,第二显示区AA2内的第二像素发光元件sp2的密度为E2,E2>E1。像素发光元件中通常包括透光率较低的结构(例如反射阳极、阴极),因此,当E2>E1时,可以提高第一显示区AA1的透光率,实现第一显示区AA1具有最大的透光率,用以保证光学模组接收的光量。虚拟像素结构x1设置在第一显示区AA1和第二显示区AA2之间,可以调节刻蚀图案的密度,避免刻蚀图案密度突变引起的曝光或者刻蚀不均。
可选的,请参考图2,在本发明的一种实施例中,第一过渡区G1内第一过渡像素发光元件像素发光元件spg的密度为EZ,第一过渡区G1内第一过渡像素发光元件像素发光元件spg的密度小于第二显示区AA2内第二像素发光元件sp2的密度E2,且第一过渡区G1内第一过度像素发光元件spg的密度EZ大于第一显示区AA1中第一像素发光元件sp1的密度E1,即E2>EZ>E1。在第一显示区、第一过渡区和第二显示区中,第一显示区内第一像素发光元件的密度最小,第一显示区的透光率最大,以确保与第一显示区相对应的光学模组能够接收到足够多的光量。
同时,第一过渡区内的像素发光元件密度大小介于第一显示区和第二显示区之间,在显示面板显示时,第一过渡区能够起到视觉过渡的效果,减小第二显示区和第一显示区之间的像素发光元件密度像素发光元件差异较大造成的分辨率差异,提升了显示效果。由于在第一显示区和第一过渡区之间像素发光元件的像素发光元件密度不同,则像素发光元件中像素发光元件的阳极刻蚀工艺以及像素定义层形成像素开口的刻蚀工艺中,在第一显示区和第一过渡区的边界附近存在刻蚀图案密度突变,会造成不同显示区之间像素发光元件差异,影响显示效果。本发明的一种实施例中,在第一显示区AA1和第一过渡区G1之间设置不用于显示的虚拟像素结构x1,即,第一显示区AA1和第一过渡区G1之间包括虚拟像素结构x1,即,此时第二过渡区G2位于第一显示区AA1和第一过渡区G1之间。在显示面板制作过程中,由于刻蚀图案密度的突变导致的曝光或刻蚀不均问题会发生在虚拟像素结构x1上,从而避免了曝光或者刻蚀不均问题对第一过渡区内靠近第一显示区一侧的第一过渡像素发光元件的亮度产生影响,或者对第一显示区内的靠近第一过渡区一侧的第一像素发光元件的亮度产生影响。本发明实施例能够进一步改善在第一显示区和第一过渡区之间,由于刻蚀图案突变导致的曝光或刻蚀不均问题导致像素发光元件亮度异常,能够提升显示效果。
可选的,如图3所示,可以在第一过渡区G1和第二显示区AA2之间设置不用于显示的虚拟像素结构x1,以避免不同曝光或者刻蚀密度突变导致的曝光或刻蚀不均引起的显示问题。可选的,还可以同时在第一显示区和第一过渡区之间,以及第二显示区和第一过渡区之间均设置虚拟像素结构,可以使显示面板中的图案密度更均匀,以提高整体显示面板的显示效果。
可选的,在本申请一种实施例中,第一过渡区G1中的第一过渡像素发光元件spg的密度EZ与第一显示区AA1中的第一像素发光元件sp1的密度E1相同,且均小于第二显示区中第二发光元件sp2的密度E2,即,E2>EZ,且EZ=E1。可以通过改变第一显示区AA1和第一过渡区G1中其他的遮光图案的密度来提升第一显示区AA1的透光率,而非降低第一显示区中像素发光元件sp1的密度,避免由于像素发光元件密度差异太大,可以提升屏下模组显示装置的PPI。
图1-图3中仅为了示意各个部分显示区内的像素发光元件密度的大小关系,对于像素发光元件的排布方式仅作示意性表示。
在一种实施例中,如图4所示,图4为本发明实施例提供的显示面板的一种可选实施方式局部俯视示意图。像素发光元件包括第一颜色像素发光元件、第二颜色像素发光元件和第三颜色像素发光元件。如图中示意的,在第一显示区AA1内,包括第一颜色第一像素发光元件像素发光元件1sp1、第二颜色第一像素发光元件像素发光元件2sp1、第三颜色第一像素发光元件像素发光元件3sp1,三种颜色像素发光元件分散设置。第一过渡区G1内,包括第一颜色第一过渡像素发光元件像素发光元件1spg、第二颜色第一过渡像素发光元件2spg和第三颜色第一过渡像素发光元件3spg。第一显示区AA1内和第一过渡区G1内像素发光元件均分散设置。该实施方式能够应用于采用像素渲染方式进行显示的显示面板,可以通过选择不同的像素发光元件渲染算法,提高第一显示区AA1显示时的亮度,避免由于像素发光元件密度差别较大时造成不同显示区之间的显示亮度差异明显,改善显示效果。
在另一种实施例中,如图5所示,图5为本发明实施例提供的显示面板的一种可选实施方式局部俯视示意图。如图中示意的,三种颜色不同的像素发光元件构成一个可以显示发白光的重复单元CC,在第一显示区AA1内和第一过渡区G1内重复单元CC均错位排列。该实施方式能够适用于采用real数据输出进行显示的显示面板。
可选的,可以根据第一显示区和第一过渡区的位置关系、以及第一显示区的形状,在第一过渡区和第一显示区之间的第二过渡区内,设置1~3行虚拟像素结构,和/或设置1~3列虚拟像素结构。具体的,参考图4中的示意,以第一显示区的形状大致为矩形进行示意。图6为本发明实施例提供的显示面板的另一种可选实施方式俯视示意图。图中仅示意出了第一显示区AA1、部分第一过渡区G1以及第二过渡区G2。以显示区内像素发光元件在第一方向x上排列成像素行,在第二方向y上排列成像素列为例。图中像素发光元件排布方式仅做示意性表示。在第二过渡区G2内围绕第一显示区AA1设置有多个虚拟像素结构x1,其中,在第一方向x上,在第一显示区AA1和第一过渡区G1之间设置有3列虚拟像素结构x1;在第二方向y上,在第一显示区AA1和第一过渡区G1之间设置有3行虚拟像素结构x1,。对于第一显示区为其他形状时,可参照图6的设置进行理解。通过虚拟像素结构的设置,实现因为第一过渡区和第一显示区的像素发光元件密度不同,而导致的在制作工艺中刻蚀图案密度的突变导致曝光或者刻蚀不均,而引起的电性差异问题,会发生在虚拟像素结构上,从而避免对显示区内需要正常显示的像素发光元件产生影响。虚拟像素结构的个数不需要设置的过多,以免在显示区内造成较大宽度的非显示区而影响显示效果。
在一种实施例中,请参考图7,图7为本发明实施例提供的显示面板的另一种可选实施方式俯视示意图,为了方便表述,仅示意性示出了不同显示区中的像素电路。第一显示区AA1和第二显示区AA2的透光率差异,可以通过设置两个显示区中像素电路的密度不同来实现。如图7所示,显示面板包括多个像素电路,像素电路包括位于第一显示区AA1的第一像素电路DL1和位于第二显示区AA2的第二像素电路DL2,第一显示区AA1中第一像素电路的密度为P1,第二显示区AA2中第二像素电路DL2的密度为P2,P2>P1。可以理解的,像素电路包括多个薄膜晶体管,像素电路还包括依次叠层设置的有源结构、栅极、第一金属结构和源漏极,这些结构所在的膜层之间还包括绝缘层,通过在绝缘层打过孔的方式来实现不同结构之间的连接从而实现像素电路的信号传输。像素电路中,栅极、第一金属结构、源漏极以及连接线的材料包括遮光效果好的金属材料,对光的透过率影响较大,因此设置第一显示区AA1中的第一像素电路密度P1小于第二显示区AA2中第二像素电路的密度P2,可以提高第一显示区AA1的光线的透过量,实现第一显示区具有最大的透光率,从而保证光学模组启用时能够接收到足够过的有效光量。
进一步的,请参考图7,还可以设置第一过渡区G1中第一过渡像素电路DLg的密度为PZ,P2>PZ>P1,即,在第一显示区AA1和第二显示区AA2之间还包括像素电路密度过渡区—第一过渡区G1。设置第一过渡区G1中的第一像素电路的密度过渡,可以理解的,一个像素电路通常与一个像素发光元件对应,在视觉上可以起到过渡作用,提升显示面板的显示效果,同时还可以提升显示面板的透光率。
在像素电路的制作过程中,由于不同显示区中的像素电路密度不同,刻蚀图案的密度会有较大差异,因此在第一显示区AA1和第一过渡区G1边界附近,会由于刻蚀图案密度的突变导致曝光或者刻蚀不均,从而致使不同像素电路中线宽线距不均,进而引起电性差异,尤其会影响像素电路中晶体管的宽长比,进而影响像素发光元件的亮度,造成不同位置处的显示效果差异。本发明的一种实施例中,请继续参考图7,可以在第一像素电路DL1和第一过渡像素电路DLg之间包括不用于显示发光的虚拟像素结构x1,使像素电路制作过程中的刻蚀图案密度突变导致的曝光或者刻蚀不均的问题发生在虚拟像素结构x1上,避免引起不同像素电路之间的性能差异,从而避免影响显示效果。可选的,还可以在第而像素电路DL2和第一过渡像素电路DLg之间包括不用于显示区发光的虚拟像素结构x1,提升显示面板整体显示效果。
可选的,请参考图8,第一像素电路DL1和第一过渡像素电路DLg均位于第一过渡区G1,第一像素电路DL1与第一像素发光元件sp1电连接,第一过渡像素电路DLg与第一过渡像素发光元件spg电连接,虚拟像素结构x1位于第二过渡区G2,且位于第一显示区AA1和第一过渡区G1之间。该实施方式中将驱动第一像素发光元件的第一像素电路设置在第一过渡区,将对光线遮挡较强的第一像素电路DL1移出第一显示区,从而能够进一步增大第一显示区的透光率,应用在屏下光学模组方案中能够显著提升光学模组接收的光量,从而进一步提升光学性能。
由于第一像素电路DL1位于第一过渡区G1,则第一显示区AA1和第一过渡区G1之间的刻蚀图案密度突变非常严重,在本申请的可选的一种实施例中,虚拟像素结构x1包括第一虚拟像素结构x11,将第一像素电路DL1设置于第一虚拟像素结构x11远离第一显示区AA1的一侧,由于虚拟像素结构x1位于第二过渡区G2,即,第二过渡区G2位于第一像素电路DL1和第一显示区AA1之间,在像素电路制作过程中,使得由于图案密度突变而导致的曝光或者刻蚀不均问题会发生在第一虚拟像素结构上x11,从而能够避免影响第一像素电路和第一过渡像素电路中晶体管的宽长比,避免第一过渡像素发光元件和第一像素发光元件亮度异常。
在一种实施例中,继续参考上述图8所示,显示面板还包括连接线L,连接线L的一端与第一像素发光元件sp1电连接,连接线L的另一端与第一像素电路DL1电连接,使第一像素电路DL1能够驱动第一像素发光元件sp1显示。
可选的,请参考图9,连接线L包括第一分部L1和第二分部L2,其中,第一分部L1位于第一显示区AA1,第二分部L2为连接线中除第一分部之外的部分,第一分部L1的透光率大于第二分部L2的透光率。通过连接线的设置实现位于第一过渡区的第一像素电路对第一显示区中的第一像素发光元件的驱动显示,位于第一显示区的第一分部的透光率较大,保证光线穿透第一分部时具有足够大的透光率,避免连接线的设置影响第一显示区的透光率。可选的,第一分部的制作材料包括铟锡氧化物(如ITO,IGZO等),或者其他具有导电能力且透光效果较好的材料。
可选的,第二分部L2的电阻率小于第一分部L1的电阻率。设置第二分部的电阻率小于第一分部的电阻率,第二分部能够平衡连接线整体的电阻,避免连接线上电阻过大导致,电压信号传输时压降过大而影响像素发光元件的发光亮度。可选的,第二分部的制作材料包括金属钼、金属铝、金属钛中任意一种或多种。
在一种实施例中,请参考图10,虚拟像素结构还包括第二虚拟像素结构x12,第一显示区AA1和中间区之间包括第一虚拟边边界B1,第一虚拟边界B1的延伸方向为X1。在中间区中,第二虚拟像素结构位于沿着第一方向相邻的两个中间像素电路之间,且在垂直于显示面板所在平面的方向上,第二虚拟像素结构x12至少部分覆盖连接线L。可选的,为了不额外造成多个第一像素电路DL1的信号传递差异,第二虚拟像素结构12和连接线L位于中间区的部分之间可以绝缘设置。由于像素电路中的驱动晶体管的栅极受到耦合串扰时,会影响驱动晶体管产生的驱动信号,使对应的像素发光元件发光亮度偏离目标亮度,引起显示不良,因此,连接线L在面板结构布局时,需要尽量减小与中间区中其他像素电路之间交叠面积,或者尽量增大与其他像素电路之间的间距,避免连接线L与中间区中的像素电路之间产生耦合串扰,从而保证显示质量,因此在沿着X1方向上,中间区中相邻的像素电路之间需要预留出空间给连接线L,造成中间区的像素电路密度与第一显示区或者第二显示区的像素电路密度产生差异,而第二虚拟像素结构x12的设置既可以避免刻蚀工艺中由于刻蚀图案密度差异而导致不同像素电路之间的性能差异,还可以最大化利用显示区空间,避免连接线和虚拟像素结构占用过多空间。
可选的,中间区的像素电路密度CZ相比于第二显示区C2中的第二像素电路DL2的密度C2减小,即,C2>CZ。中间区的像素电路可以包括中间区像素发光元件的中间像素电路和驱动第一像素发光元件的第一像素电路。如此设置,可以增加连接线L在中间区的布线空间和数量,因此,可以提高第一显示区AA1中可以设置的第一像素发光元件sp1的个数,从而增加第一显示区AA1的子像素密度(PPI),减小不同透光率的显示区之间的PPI差异,提高显示面板的显示效果。
进一步的,请参考图11,中间区还可以包括第三过渡区G3,第三过渡区G3与第二显示区AA2毗邻,即,第三过渡区G3位于第二显示区AA2和第一像素电路DL1之间,虚拟像素结构x1还包括第三虚拟像素结构x13,第三虚拟像素结构位于第三过渡区G3,可以理解的,第三虚拟像素结构x13位于第一过渡区G1和第二显示区AA2之间。第三虚拟像素结构的设置,可以均衡像素电路密度有差异的第一过渡区G1和第二显示区AA2之间的刻蚀图形密度差异,可以在第一过渡区G1和第二显示区AA2之间发生刻蚀工艺的曝光或者刻蚀不均时,避免刻蚀不均的问题发生在第二显示区AA2靠近第一过渡区G1的与虚拟像素结构同层的第二像素电路DL2中的结构上,也能避免刻蚀不均对第一过渡区内靠近第二显示区的像素电路的影响。可选的,可以根据第二显示区和中间区中第一过渡区G1的的位置关系,在第一过渡区和第二显示区之间的第三过渡区内,设置1~3行第三虚拟像素结构,和/或设置1~3列第三虚拟像素结构,以通过第三虚拟像素结构的设置,实现由于两个显示区中像素发光元件或者像素电路密度不同,制作工艺中刻蚀图案密度的突变导致曝光或者刻蚀不均,而引起的电性差异问题,会发生在第三虚拟像素结构上,从而避免对显示区内需要正常显示的像素发光元件产生影响。第三虚拟像素结构的个数不需要设置的过多,以免在显示区内造成较大宽度的非显示区而影响显示效果。
在一种实施例中,继续参考上述图12所示,位于第一显示区和第一过渡区G1之间的第一虚拟像素结构x11的排布方式与中间区中的中间像素发光元件spg的排布方式相同,或者请参考图13,第一虚拟结构x11的排布方式与中间区中的像素电路的排布方式相同。即,可以理解的,当第一显示区与第一过渡区的像素电路密度不同时,可以设置位于第一显示区和第一过渡区G1之间的第一虚拟像素结构x11的排布方式与第一过渡区G1内多个像素电路(可包括第一像素电路DL1和第一过渡像素电路DLg中的一种或多种)的排布方式相同,能够保证刻蚀工艺中图案密度的突变导致的曝光或刻蚀不均问题发生在第一虚拟像素结构x11上,避免对第一过渡区内靠近第一显示区的像素电路产生不良影响。或者当第一显示区与第一过渡区中像素发光元件的密度不同时,可以设置第一虚拟像素结构x11的排布方式与第一过渡区中的第一过渡像素发光元件spg的排布方式相同,在刻蚀工艺的过程中可以有效避免显示面板不同区域的像素发光元件产生的刻蚀不均。
可选的,请参考图12和图13,还可以设置位于第二显示区AA2和第一像素电路DL1之间的第三虚拟像素结构x13(位于第三过渡区G3)的排布方式与第二显示区中的第二发光元件sp2或者第二像素电路DL2的排布方式相同,避免中间区与第二显示区中的像素发光元件或者像素电路在刻蚀工艺中由于刻蚀图案密度突变造成的刻蚀不均。
具体来说,显示面板中的像素发光元件或者像素电路都是呈阵列排布,沿着显示面板的列方向或者行方向,虚拟像素结构的分布位置重复规律(排布方式)与相邻的像素电路或者像素发光元件的分布位置重复规律(排布方式)相同。请继续参考图13,以第一虚拟像素结构x11的排布方式与中间区中的像素电路排布方式相同为例进行解释,其中,中间区中包括与第一虚拟像素结构x11沿行方向相邻的像素电路DLZ(包括第一像素电路DL1和第一过渡像素电路DLg中的至少一种),以中间区和第一显示区边界线的延伸方向为列方向为例,第一虚拟像素结构x11和与其位于同一行的距离最近的像素电路DLZ之间的最小间距为H1,同一列中包括多个第一虚拟像素结构x11,多个虚拟像素结构x11和与其位于同一行的距离最近的像素电路DLZ之间的最小间距均为H1。需要说明的是,考虑到实际工艺过程中不可避免的会有工艺偏差造成的细微的尺寸偏差,因此,此处所说的间距相同指的是间距在工艺误差范围内大体相同。
在一种实施例中,请继续参见12,中间区AAZ中第三过渡区G3内还可以包括第三虚拟像素结构x13和过渡区像素发光元件spg,第三过渡区G3内的第三虚拟像素结构x13和过渡区像素发光元件spg的排布方式与第二显示区AA2中的第二像素发光元件的排布方式相同,其中,第三虚拟像素结构x13(也可以理解为第二虚拟子像素,即,当虚拟像素结构位于第二显示区和第一过渡区之间,且为虚拟像素发光元件时,可以称之为第二虚拟子像素)可以为虚拟像素发光元件,可选的,虚拟像素发光元件可以为不能发光的像素发光元件,可以与正常显示的像素发光元件具有相同的结构:阳极、像素开口、位于像素开口中的发光结构和阴极,只是这些结构中的至少两者不实现电连接,从而实现第三虚拟像素结构x13不发光显示。可选的,虚拟像素发光元件还可以为阳极、像素开口、位于像素开口中的发光结构中的至少一者,或者多者的结合,换句话说,虚拟像素发光元件相比于常规的像素发光元件可以缺少部分结构,以实现虚拟像素发光元件的不发光显示。第三虚拟像素结构x13的设置,可以避免不同显示区之间的像素发光元件图形密度突变引起的显示不均问题。同时,第三过渡区G3中的像素发光元件和虚拟像素发光元件的图形的排布方式与第二显示区AA1中的像素发光元件的排布方式相同,还可以合理利用第三过渡区的空间,利用中间像素发光元件和第三虚拟像素结构混合排布,可以避免第三过渡区中全部是不发光的虚拟像素结构,在保证刻蚀均一性的基础上,还可以增大显示区中的有效发光面积,提高显示效果。
可选的,请继续参见图13,第三过渡区G3中的像素电路DLZ(可以包括第一像素电路DL1和第一过渡像素电路DLg中的至少一种)与第三虚拟像素结构x13整体的排布方式与第二显示区AA2中第二像素电路DL2的排布方式相同,其中,第三虚拟像素结构可以为虚拟像素电路。可选的,显示面板的像素电路为了实现其功能,是由多个薄膜晶体管组成的,薄膜晶体管通常包括有源结构(半导体层)、位于有源结构一侧的栅极、位于栅极结构远离有源结构一侧的第一金属结构、位于第一金属结构远离栅极一侧的源漏极,需要说明的是,这些结构所在的膜层之间通常还包括绝缘层,在此不做赘述。虚拟像素电路可以与完整的像素电路结构相同,此时只需要设置其中的源极金属和漏极金属不连接半导体层的源极区和漏极区,从而即可实现虚拟像素电路不发光,即第三虚拟像素结构不用于发光显示。可选的,还可以设置虚拟像素电路包括有源结构、栅极、第一金属结构和源漏极中的至少一者,或者多者的结合,即,虚拟像素电路可能会缺失部分结构,从而使其不能用于发光显示。当第三虚拟像素结构为虚拟像素电路时,在像素电路制作过程中,由于刻蚀图案密度突变引起的曝光或刻蚀不均问题会发生在第三虚拟像素结构(虚拟像素电路)中,从而能够避免对第二像素电路或者第一过渡像素电路产生不良影响。进一步的,当虚拟像素结构缺失部分结构的时候,以缺失栅极为例,此时可以复用栅极所在的空间制作连接线,以实现第一子像素和第一像素电路之间的电连接,由于第三虚拟像素结构x13不用于驱动子像素进行显示,复用其中的部分空间(比如可以是虚拟像素电路中的源极、漏极或者栅极所在的金属膜层),不会影响子像素的发光显示,也能够减少第二过渡区内的走线条数。可选的,位于第三过渡区G3内的虚拟像素结构可以称为第二虚拟像素电路,换句话说,当虚拟像素结构位于第一过渡区G1和第二显示区AA2之间,且为虚拟像素电路时,此时虚拟像素结构可以称为第二虚拟像素电路。
在一种实施例中,图14为图8中切线A-A'位置处的一种可选实施方式截面示意图。像素电路实际包括多个晶体管以及电路连线,是非常复杂的结构,图14中仅简化示意出像素电路中的一个薄膜晶体管,以说明像素电路的结构。如图14所示的,第一过渡像素发光元件spg包括依次堆叠的阳极、像素开口、位于像素开口中的发光结构和阴极(图中并未标示),第一过渡像素发光元件spg的阳极和第一过渡像素电路DLg电连接。像素电路包括有源结构11、位于有源结构的一侧的栅极12、位于栅极远离有源结构一侧的第一金属层(图中未示出)和位于第一金属层远离栅极12一侧的源漏极13,薄膜晶体管的源漏极分别与半导体有源层中的源极区和漏极区连接。在第二过渡区G2内,虚拟像素结构x1可以为虚拟像素电路,当虚拟像素结构为虚拟像素电路时,位于第二过渡区G2内的虚拟像素结构也可以称为第一虚拟像素电路。虚拟像素电路x1可以包括与像素电路相同的结构,但是不与像素发光元件连接,从而实现虚拟像素结构不发光显示,在像素电路中源漏极分别需要通过绝缘层上的过孔实现与源极区和漏极区连接,该实施方式在制作绝缘层过孔工艺中,也能够保证将刻蚀过孔密度突变引起曝光或刻蚀不均问题发生在虚拟像素电路中的过孔上,从而保证第一过渡区内的像素电路中的过孔大小制作准确。可选的,也可以是第二过渡区内虚拟像素电路中,晶体管的源漏极不与半导体有源层中的源极区和漏极区连接,从而虚拟像素电路不能驱动像素发光元件发光显示。可选的,虚拟像素电路可以包括有源结构、栅极、第一金属结构或者源漏极中的一种或者多种,即,虚拟像素电路相对比用于显示的像素电路而言,缺少了部分结构,从而实现不用于发光显示,但是又可以改善由于显示面板不同区域像素电路密度不同,引起的刻蚀不均的问题,提升显示面板的显示效果。
需要说明的是,具体虚拟像素结构的设计和选择,视存在刻蚀图形密度突变的两个区域中具体的刻蚀图形所在的膜层、结构等情况而定,只要可以改善显示面板中刻蚀或者曝光密度不同的区域的密度差异即可。
在一种实施例中,图15为本发明实施例提供的显示面板的另一种可选实施方式中局部截面示意图。如图15所示,显示面板包括显示层,显示层包括阳极层a、发光层b、像素开口d和阴极层c,其中,阳极层a包括多个相互绝缘的阳极,阳极还包括第一阳极a1,一个第一像素发光元件sp1包括一个第一阳极a1。需要说明的是,现有设计中为了增加像素发光元件的寿命或者为了增加发光区域占用显示面板的面积,会将多个阳极块与同一个像素电路连接(即一驱多的情况),实现发光显示,可以理解的,此时这些阳极块之间是电连接的,不是互相绝缘的,因此这些阳极块共同构成一个阳极,与之对应的,这些阳极块均属于一个像素发光元件。
可选的,请继续参考图15,阴极层c具有多个第一开口K1,第一开口K1位于第一显示区AA1,且在垂直于显示面板方向上,第一开口K1与第一阳极a1不交叠。该实施方式中阴极层(通常来说,像素发光元件中阴极材料的透光率<50%)的第一开口与第一阳极不交叠,保证第一开口的设计不影响第一像素发光元件的发光显示,同时,应用在屏下光学模组方案中,光线由第一开口位置处穿透显示面板时,能够减少光损失,从而能够提升光线穿透率,也即能够增加光学模组接收的光量,进一步提升光学性能。
进一步的,图16为本发明实施例提供的显示面板的另一种可选实施方式中阴极层的俯视示意图。如图8所示,仅示意出了部分区域的阴极层的情况,阴极层还具有多个第二开口K2,第二开口K2位于第二过渡区G2;在第二过渡区G2内第二开口K2的排布方式与第一显示区AA1内第一开口K1的排布方式相同。在阴极层刻蚀开口的工艺中,由于刻蚀图案密度的突变导致的曝光或者刻蚀不均问题会发生在第二开口上,从而能够保证第一显示区内第一开口刻蚀的精确度,避免第一开口与第一阳极交叠,而影响第一像素发光元件的发光性能。
在一种实施例中,虚拟像素结构包括虚拟像素发光元件。像素发光元件包括依次堆叠的阳极、像素开口、位于像素开口中的发光结构和阴极,通常情况下,阳极以及像素定义层的像素开口都采用刻蚀工艺制作。虚拟像素发光元件可以具有与像素发光元件相同的结构,但是不与像素电路连接,以实现不发光显示。或者虚拟像素发光结构可以包括阳极、像素开口、发光结构中的至少一者,即,可以通过虚拟像素结构可以通过缺少部分像素发光元件中的结构,从而实现不发光显示。当显示面板中两个显示区之间的像素发光元件的密度不同时,例如第二显示区和第一显示区的像素发光元件的密度不同,在两个像素发光元件密度不同的显示区的边界位置处,在刻蚀阳极或者像素定义层时存在图案密度的突变,虚拟像素结构为虚拟像素发光元件(此时,位于第二过渡区内的虚拟像素结构也可称之为第一虚拟子像素)能够保证刻蚀工艺中图案密度的突变导致的曝光或刻蚀不均问题发生在虚拟像素发光元件位置处,避免对第二显示区内靠近第一过渡区的第二子像素或者第一过渡区内靠近第二显示区的第一过渡子像素产生不良影响。
在一种实施例中,像素电路还可以包括第三像素电路,像素发光元件还可以包括第三像素发光元件,虚拟像素结构可以包括第三像素电路和第三像素发光元件,二者之间绝缘,即可实现虚拟像素结构不发光显示。
基于同一发明构思,本发明实施例还提供一种显示装置,图17为本发明实施例提供的显示装置示意图。如图17所示,包括本发明任意实施例提供的显示面板100。其中,显示面板100的具体结构已经在上述实施例中进行了详细说明,此处不再赘述。当然,图17所示的显示装置仅仅为示意说明,该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (33)
1.一种显示面板,其特征在于,所述显示面板的显示区包括第一显示区、中间区和第二显示区,其中,所述中间区位于所述第一显示区和所述第二显示区之间,且所述中间区包括第一过渡区和第二过渡区;所述第一显示区的透光率大于所述第二显示区的透光率;
所述显示面板还包括:
像素发光元件,所述像素发光元件包括位于所述第一显示区的第一像素发光元件、位于所述中间区的中间像素发光元件和位于所述第二显示区的第二像素发光元件,所述中间像素发光元件还包括位于第一过渡区的第一过渡像素发光元件;
像素电路,所述像素电路包括第二像素电路和中间像素电路;所述第二像素电路位于所述第二显示区,且所述第二像素电路与所述第二像素发光元件连接;所述中间像素电路位于所述中间区,所述中间像素电路与所述中间像素发光元件连接,所述中间像素电路包括与所述第一过渡像素发光元件连接的第一过渡像素电路;
虚拟像素结构,所述虚拟像素结构位于所述第二过渡区。
2.根据权利要求1所述的显示面板,其特征在于,
所述第一显示区中所述第一像素发光元件的密度为E1,所述第二显示区中所述第二像素发光元件的密度为E2,E2>E1。
3.根据权利要求2所述的显示面板,其特征在于,
所述第一过渡区中所述第一过渡像素发光元件的密度为EZ,E2>EZ>E1。
4.根据权利要求3所述的显示面板,其特征在于,
所述第二显示区和所述第一过渡区之间包括所述虚拟像素结构,和/或,所述第一显示区和所述第一过渡区之间包括所述虚拟像素结构。
5.根据权利要求2所述的显示面板,其特征在于,
所述第一过渡区中所述第一过渡像素发光元件的密度为EZ,E2>EZ,且EZ=E1;
所述第二显示区和所述第一过渡区之间包括所述虚拟像素结构。
6.根据权利要求1所述的显示面板,其特征在于,
所述第一显示区包括第一像素电路,所述第一像素电路与所述第一像素发光元件连接,所述第一显示区中所述第一像素电路的密度为P1,所述第二显示区中所述第二像素电路的密度为P2,P2>P1。
7.根据权利要求6所述的显示面板,其特征在于,
所述第一过渡区中所述第一过渡像素电路的密度为PZ,P2>PZ>P1。
8.根据权利要求7所述的显示面板,其特征在于,
所述第一像素电路和所述第一过渡像素电路之间包括所述虚拟像素结构,和/或,所述第一过渡像素电路和所述第二像素电路之间包括所述虚拟像素结构。
9.根据权利要求1所述的显示面板,其特征在于,
所述第一过渡区还包括第一像素电路,所述第一像素电路与所述第一像素发光元件连接。
10.根据权利要求9所述的显示面板,其特征在于,
所述虚拟像素结构包括第一虚拟像素结构,所述第一像素电路位于所述第一虚拟像素结构远离所述第一显示区的一侧。
11.根据权利要求9所述的显示面板,其特征在于,
所述显示面板还包括连接线,所述连接线连接所述第一像素电路和所述第一像素发光元件。
12.根据权利要求11所述的显示面板,其特征在于,
所述连接线包括第一分部和第二分部,其中,所述第一分部位于所述第一显示区,所述第二分部为所述连接线中除所述第一分部之外的部分;
所述第一分部的透光率大于所述第二分部的透光率。
13.根据权利要求11所述的显示面板,其特征在于,
所述虚拟像素结构还包括位于所述中间区的第二虚拟像素结构;
所述第一显示区和所述中间区之间还包括第一虚拟边界,所述第一虚拟边界的延伸方向为第一方向;
在所述中间区,所述第二虚拟像素结构位于沿所述第一方向相邻的两个所述像素电路之间;
沿垂直于所述显示面板所在平面的方向上,所述第二虚拟像素结构至少部分覆盖所述连接线,且与所述连接线绝缘。
14.根据权利要求9所述的显示面板,其特征在于,
所述第一过渡区的所述像素电路的密度为CZ,所述第二显示区的所述第二像素电路的密度为C2,其中,C2>CZ。
15.根据权利要求14所述的显示面板,其特征在于,
所述中间区包括第三过渡区,所述第三过渡区与所述第二显示区毗邻,且所述第三过渡区位于所述第二显示区和所述第一像素电路之间;
所述虚拟像素结构还包括第三虚拟像素结构,所述第三虚拟像素结构位于所述第三过渡区。
16.根据权利要求15所述的显示面板,其特征在于,
所述虚拟像素结构包括第一虚拟像素结构,所述第一像素电路位于所述第一虚拟像素结构远离所述第一显示区的一侧,所述第一虚拟像素结构的排布方式与所述中间区中的所述中间像素发光元件或所述像素电路的排布方式相同;
和/或,所述第三过渡区中的所述第三虚拟像素结构的排布方式与所述第二显示区中的所述第二像素发光元件或所述第二像素电路的排布方式相同。
17.根据权利要求15所述的显示面板,其特征在于,
所述第三过渡中所述像素电路和第三虚拟像素结构的排布方式与所述第二显示区中的所述第二像素电路排布方式相同,所述第三虚拟像素结构为虚拟像素电路;
或,所述第三过渡区中所述中间像素发光元件和所述第三虚拟像素结构排布方式与所述第二显示区中的所述第二像素发光元件的排布方式相同,所述第三虚拟像素结构为虚拟像素发光元件。
18.根据权利要求1所述的显示面板,其特征在于,
所述显示面板包括显示层,所述显示层包括阳极层、发光层和阴极层,其中,所述阳极层包括多个相互绝缘的阳极,所述阳极包括第一阳极,一个所述第一像素发光元件包括一个所述第一阳极。
19.根据权利要求18所述的显示面板,其特征在于,
所述阴极层包括多个第一开口,所述第一开口位于所述第一显示区,且在垂直于所述显示面板所在平面的方向上,所述第一开口与所述第一阳极不交叠。
20.根据权利要求18所述的显示面板,其特征在于,
所述像素发光元件包括所述阳极、像素开口、位于所述像素开口中的发光结构和位于阴极层的阴极;
所述虚拟像素结构包括虚拟像素发光元件,所述虚拟像素发光元件包括所述阳极、所述像素开口和所述发光结构中的至少一者。
21.根据权利要求1所述的显示面板,其特征在于,所述像素电路包括:
有源结构;
栅极,位于所述有源结构的一侧;
第一金属结构,位于所述栅极结构远离所述有源结构的一侧;
源漏极,位于所述第一金属结构远离所述栅极的一侧;
所述虚拟像素结构包括虚拟像素电路,所述虚拟像素电路包括所述有源结构、所述栅极、所述第一金属结构和所述源漏极中的至少一者。
22.根据权利要求1所述的显示面板,其特征在于,
所述像素电路包括第三像素电路,所述像素发光元件包括第三像素发光元件;
所述虚拟像素结构包括所述第三像素电路和所述第三像素发光元件,其中,所述第三像素电路和所述第三像素发光元件之间绝缘。
23.一种显示面板,其特征在于,所述显示面板的显示区包括第一显示区、第一过渡区、第二显示区和第二过渡区,其中,第一过渡区位于所述第一显示区和所述第二显示区之间,所述第二过渡区位于所述第一过渡区和所述第一显示区之间;
所述显示面板包括多个像素电路;
所述显示区包括多个子像素,所述子像素包括位于所述第一显示区的第一子像素,位于所述第一过渡区的第一过渡子像素、位于所述第二过渡区的第一虚拟子像素和位于所述第二显示区的第二子像素,
其中,所述第一虚拟子像素不用于发光显示。
24.根据权利要求23所述的显示面板,其特征在于,
所述第一显示区内所述第一子像素的密度小于所述第一过渡区内所述第一过渡子像素的密度,所述第一过渡区内所述第一过渡子像素的密度小于所述第二显示区内所述第二子像素的密度。
25.根据权利要求23所述的显示面板,其特征在于,
所述像素电路包括第一像素电路、第一过渡像素电路和第一虚拟像素电路;
其中,所述第一像素电路和所述第一过渡像素电路位于所述第一过渡区,所述第一像素电路与所述第一子像素电连接,所述第一过渡像素电路与所述第一过渡子像素电连接,所述第一虚拟像素电路位于所述第二过渡区。
26.根据权利要求25所述的显示面板,其特征在于,
所述显示面板还包括连接线,所述连接线的一端与所述第一子像素电连接,所述连接线的另一端与所述第一像素电路电连接;
所述连接线包括第一分部和第二分部,其中,所述第一分部位于所述第一显示区,所述第二分部为所述连接线中除所述第一分部之外的部分,所述第一分部的透光率大于所述第二分部的透光率,且所述第二分部的电阻率小于所述第一分部的电阻率。
27.根据权利要求25所述的显示面板,其特征在于,
所述第二过渡区内的多个所述第一虚拟像素电路的排布方式与所述第一过渡区内多个所述像素电路的排布方式相同。
28.根据权利要求23所述的显示面板,其特征在于,
所述显示面板包括显示层,所述显示层包括阳极层、发光层和阴极层,其中,所述阳极层包括多个相互绝缘的阳极,所述阳极包括第一阳极,一个所述第一子像素包括一个所述第一阳极;
所述阴极层具有多个第一开口,所述第一开口位于所述第一显示区,且在垂直于所述显示面板方向上,所述第一开口与所述第一阳极不交叠。
29.根据权利要求28所述的显示面板,其特征在于,
所述阴极层还具有多个第二开口,所述第二开口位于所述第二过渡区;
在所述第二过渡区内所述第二开口的排布方式与所述第一显示区内所述第一开口的排布方式相同。
30.根据权利要求23至29任一项所述的显示面板,其特征在于,
所述显示区还包括第三过渡区,所述第三过渡区位于所述第一过渡区和所述第二显示区之间;
多个所述子像素还包括位于所述第三过渡区的至少一个第二虚拟子像素,所述第二虚拟子像素不用于发光显示。
31.根据权利要求30所述的显示面板,其特征在于,
所述第三过渡区内多个第二虚拟子像素的排布方式与所述第二显示区内多个所述第二子像素的排布方式相同。
32.根据权利要求30所述的显示面板,其特征在于,
多个所述像素电路还包括位于所述第二显示区的第二像素电路和位于所述第三过渡区的第二虚拟像素电路,所述第二像素电路与所述第二子像素电连接,所述第三过渡区内所述第二虚拟像素电路的排布方式与所述第二显示区内所述第二像素电路的排布方式相同。
33.一种显示装置,其特征在于,包括权利要求1至32任一项所述的显示面板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911363928.5A CN111028692A (zh) | 2019-12-26 | 2019-12-26 | 一种显示面板和显示装置 |
CN2019113639285 | 2019-12-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112562518A CN112562518A (zh) | 2021-03-26 |
CN112562518B true CN112562518B (zh) | 2022-05-20 |
Family
ID=70214528
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911363928.5A Pending CN111028692A (zh) | 2019-12-26 | 2019-12-26 | 一种显示面板和显示装置 |
CN202011582716.9A Active CN112562518B (zh) | 2019-12-26 | 2020-12-28 | 一种显示面板和显示装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911363928.5A Pending CN111028692A (zh) | 2019-12-26 | 2019-12-26 | 一种显示面板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN111028692A (zh) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111402740B (zh) * | 2020-04-27 | 2022-07-15 | 京东方科技集团股份有限公司 | 显示面板和电子设备 |
US20220123068A1 (en) * | 2020-05-11 | 2022-04-21 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display panel, mask, mask assembly, and method of manufacturing mask assembly |
CN113764460A (zh) * | 2020-06-01 | 2021-12-07 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
KR20220026002A (ko) | 2020-08-24 | 2022-03-04 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 구비하는 표시 장치 |
CN112037704B (zh) * | 2020-09-01 | 2023-01-24 | Oppo广东移动通信有限公司 | 显示面板及电子设备 |
KR20220031796A (ko) | 2020-09-03 | 2022-03-14 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 구비하는 표시 장치 |
CN112038381B (zh) * | 2020-09-10 | 2022-09-20 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
CN112117320B (zh) * | 2020-09-30 | 2022-08-09 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
CN116056528A (zh) * | 2020-09-30 | 2023-05-02 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
KR20220047460A (ko) | 2020-10-08 | 2022-04-18 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 구비하는 표시 장치 |
CN112102783B (zh) | 2020-11-05 | 2021-02-02 | 武汉华星光电半导体显示技术有限公司 | 显示装置及电子设备 |
EP4220726A4 (en) * | 2020-11-27 | 2023-11-22 | BOE Technology Group Co., Ltd. | DISPLAY SUBSTRATE, DISPLAY PANEL AND DISPLAY DEVICE |
CN112462545A (zh) * | 2020-12-02 | 2021-03-09 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
WO2022123431A1 (en) | 2020-12-07 | 2022-06-16 | Oti Lumionics Inc. | Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating |
KR20220095400A (ko) | 2020-12-29 | 2022-07-07 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 구비하는 표시 장치 |
CN112909020B (zh) * | 2021-01-21 | 2023-04-07 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
CN113053309B (zh) * | 2021-03-22 | 2022-08-30 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
GB2610083A (en) * | 2021-03-31 | 2023-02-22 | Boe Technology Group Co Ltd | Display substrate and manufacturing method therefor, and display apparatus |
CN116133479A (zh) * | 2021-04-23 | 2023-05-16 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
CN113178140B (zh) * | 2021-04-27 | 2023-07-14 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
US20240038163A1 (en) * | 2021-04-27 | 2024-02-01 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display Substrate and Preparation Method thereof, and Display Apparatus |
CN115552617A (zh) * | 2021-04-29 | 2022-12-30 | 京东方科技集团股份有限公司 | 显示面板及其制作方法和显示装置 |
CN113241031B (zh) * | 2021-05-08 | 2022-06-14 | 合肥维信诺科技有限公司 | 显示面板及显示装置 |
CN113823665B (zh) * | 2021-08-19 | 2022-12-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
CN113674689B (zh) * | 2021-08-23 | 2022-08-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
CN115734680A (zh) * | 2021-08-26 | 2023-03-03 | 中兴通讯股份有限公司 | 一种显示面板及显示装置 |
CN113707092B (zh) * | 2021-09-10 | 2022-09-27 | 武汉华星光电半导体显示技术有限公司 | 显示面板及电子装置 |
CN116897612A (zh) * | 2022-01-29 | 2023-10-17 | 京东方科技集团股份有限公司 | 显示基板 |
CN114566532A (zh) * | 2022-02-28 | 2022-05-31 | 昆山国显光电有限公司 | 显示面板及显示装置 |
CN114582265B (zh) * | 2022-02-28 | 2023-06-20 | 昆山国显光电有限公司 | 显示面板及显示装置 |
CN114495798B (zh) * | 2022-02-28 | 2024-03-22 | 北京京东方显示技术有限公司 | 控制装置及控制方法、显示设备、存储介质 |
CN114783305B (zh) * | 2022-04-26 | 2023-11-03 | 昆山国显光电有限公司 | 一种显示面板及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108336123A (zh) * | 2018-04-04 | 2018-07-27 | 京东方科技集团股份有限公司 | 一种oled基板及其制备方法、显示装置 |
CN110379836A (zh) * | 2019-07-19 | 2019-10-25 | 云谷(固安)科技有限公司 | 显示面板及显示装置 |
CN110518037A (zh) * | 2019-08-26 | 2019-11-29 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN110603578A (zh) * | 2019-07-31 | 2019-12-20 | 京东方科技集团股份有限公司 | 显示设备的全面板显示器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019144326A (ja) * | 2018-02-16 | 2019-08-29 | シャープ株式会社 | 表示パネル |
-
2019
- 2019-12-26 CN CN201911363928.5A patent/CN111028692A/zh active Pending
-
2020
- 2020-12-28 CN CN202011582716.9A patent/CN112562518B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108336123A (zh) * | 2018-04-04 | 2018-07-27 | 京东方科技集团股份有限公司 | 一种oled基板及其制备方法、显示装置 |
CN110379836A (zh) * | 2019-07-19 | 2019-10-25 | 云谷(固安)科技有限公司 | 显示面板及显示装置 |
CN110603578A (zh) * | 2019-07-31 | 2019-12-20 | 京东方科技集团股份有限公司 | 显示设备的全面板显示器 |
CN110518037A (zh) * | 2019-08-26 | 2019-11-29 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111028692A (zh) | 2020-04-17 |
CN112562518A (zh) | 2021-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112562518B (zh) | 一种显示面板和显示装置 | |
CN111129102B (zh) | 一种显示面板及显示装置 | |
CN110518037B (zh) | 一种显示面板及显示装置 | |
CN110379356B (zh) | 显示面板及显示装置 | |
US10756136B1 (en) | Display panel and display device | |
CN110767097B (zh) | 一种显示面板及显示装置 | |
CN112072000B (zh) | 显示面板及显示装置 | |
US11469275B2 (en) | Display panel and display device | |
CN111180494A (zh) | 一种显示面板及显示装置 | |
US20210335221A1 (en) | Display panel and display device | |
EP4131453A1 (en) | Display substrate, fabrication method therefor, and display device | |
US11929450B2 (en) | Electroluminescent display panel and display device | |
KR20200074223A (ko) | 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기 | |
CN113437233A (zh) | 一种显示基板及其制作方法、显示装置 | |
US20220093702A1 (en) | Display devices and display panels | |
CN112687193B (zh) | 显示面板 | |
CN111427207B (zh) | 一种显示面板和显示装置 | |
US20240074257A1 (en) | Display panel and electronic device | |
WO2023280099A1 (zh) | 显示基板和触控显示装置 | |
CN112670327B (zh) | 一种显示面板及显示装置 | |
CN114937684A (zh) | 一种显示面板及显示装置 | |
CN111176488B (zh) | 显示面板和显示装置 | |
CN114267283A (zh) | 一种显示面板及显示装置 | |
US20240114737A1 (en) | Display panel and display device | |
CN110082971B (zh) | 显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |