CN112526400A - 确定电子系统的电线中的缺陷的特征的方法和装置 - Google Patents

确定电子系统的电线中的缺陷的特征的方法和装置 Download PDF

Info

Publication number
CN112526400A
CN112526400A CN202010942243.2A CN202010942243A CN112526400A CN 112526400 A CN112526400 A CN 112526400A CN 202010942243 A CN202010942243 A CN 202010942243A CN 112526400 A CN112526400 A CN 112526400A
Authority
CN
China
Prior art keywords
signal
defect
determining
electronic system
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010942243.2A
Other languages
English (en)
Inventor
陈焕升
亨利阿诺德帕克
塔梅尔·穆罕默德·阿里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/846,024 external-priority patent/US11221379B2/en
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Publication of CN112526400A publication Critical patent/CN112526400A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/08—Locating faults in cables, transmission lines, or networks
    • G01R31/11—Locating faults in cables, transmission lines, or networks using pulse reflection methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/58—Testing of lines, cables or conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54—Testing for continuity

Abstract

本发明公开确定电子系统的电线中的缺陷的特征的方法和装置，其中所述方法包括：(i)从多个可选的时钟信号中选择时钟信号；(ii)从多个可选的参考电压中选择参考电压；(iii)通过以下方式获得信号：在所述电线上产生第一信号转变；和接收响应于缺陷对所述第一信号转变的反射而出现的第二信号转变；(iv)通过使用所述选择的时钟信号对所述信号进行采样来产生多个数值；(v)通过将所述多个数值与所述选择的参考电压进行比较来产生多个输出值；和(vi)基于所述多个输出值确定所述缺陷的特征。实施本发明实施例可确定缺陷的各种特征。

Description

确定电子系统的电线中的缺陷的特征的方法和装置
【技术领域】
本申请一般涉及电子系统，并且更具体地，涉及用于确定电子系统的电线中的缺陷的特征的方法和装置。
【背景技术】
电子系统不可避免地受到缺陷部件的影响，例如不完整的焊料，断线，错误连接，有缺陷的插座等。这些缺陷部件会对电子系统的操作产生负面影响甚至破坏。检测这些缺陷部件非常繁琐，因为它涉及拆卸整个系统，然后探测其所有部件，直到找到缺陷。该过程在数据中心应用中尤其麻烦，数据中心应用中线路和连接的数量可以是数千甚至更多。
【发明内容】
本发明提供确定电子系统的电线中的缺陷的特征的方法和装置，可用于确定缺陷的各种特征。
本发明提供一种确定电子系统的电线中的缺陷的特征的方法，包括：(i)从多个可选的时钟信号中选择时钟信号；(ii)从多个可选的参考电压中选择参考电压；(iii)通过以下方式获得信号：在所述电线上产生第一信号转变；和接收响应于缺陷对所述第一信号转变的反射而出现的第二信号转变；(iv)通过使用所述选择的时钟信号对所述信号进行采样来产生多个数值；(v)通过将所述多个数值与所述选择的参考电压进行比较来产生多个输出值；和(vi)基于所述多个输出值确定所述缺陷的特征。
本发明提供一种用于确定电子系统的电线中的缺陷的特征的装置，包括：集成电路(IC)，被配置为：(i)从多个可选的时钟信号中选择时钟信号；(ii)从多个可选的参考电压中选择参考电压；(iii)通过以下方式获得信号：在所述电线上产生第一信号转变；和接收响应于缺陷对所述第一信号转变的反射而出现的第二信号转变；(iv)通过使用所述选择的时钟信号对所述信号进行采样来产生多个数值；(v)通过将所述多个数值与所述选择的参考电压进行比较来产生多个输出值；和(vi)基于所述多个输出值确定所述缺陷的特征。
本发明提供另一种用于确定电子系统的电线中的缺陷的特征的装置，包括：集成电路，所述集成电路包括：发射器；信号驱动器，耦接于所述发射器和电线；模拟数字转换器(ADC)，耦接于所述电线；时钟选择电路，耦接于所述ADC，所述时钟选择电路被配为从多个可选的时钟信号中选择时钟信号；参考电压产生器，被配置为多个可选的参考电压中选择参考电压；比较器，包括耦接于所述ADC的第一输入和耦接于所述参考电压产生器的第二输入；和时域反射法(TDR)电路，耦接于所述比较器。
实施本发明实施例可用于确定缺陷的各种特征。
【附图说明】
图1根据一些非限制性实施例示出包括由电线进行互连的多个电子组件的电子系统的示例。
图2A根据一些非限制性实施例示出信号驱动器202和包括缺陷的电线203的示意图。
图2B根据一些非限制性实施例示出图2A的信号驱动器输出的信号转变如何沿电线进行传输的示意图。
图2C根据一些非限制性实施例示出在电线中出现开路的情形下信号驱动器202的输出的示例。
图2D根据一些非限制性实施例示出存在的缺陷具有的阻抗高于电线的特征阻抗时信号驱动器的输出的示例。
图2E根据一些非限制性实施例示出沿着电线没有缺陷的示例。
图2F根据一些非限制性实施例示出存在的缺陷具有的阻抗小于电线的特征阻抗时信号驱动器的输出的示例。
图2G根据一些非限制性实施例示出电线存在短路时信号驱动器的输出的示例。
图3根据一些非限制性实施例示出用于确定缺陷位置的方法的图。
图4根据一些非限制性实施例示出实现图3中所示的技术的控制电路的示例的电路图。
图5A根据一些非限制性实施例示出在存在毛刺的情况下栅极的输出的图。
图5B根据一些非限制性实施例示出已去除了毛刺的栅极的输出的图。
图5C根据一些非限制性实施例示出实现图3中所示的技术的控制电路的另一示例的电路图。
图6A根据一些非限制性实施例示出在存在开路的情况下的信号驱动器输出的图。
图6B根据一些非限制性实施例示出当图6A的信号驱动器的输出产生时计数器的输出的图。
图6C根据一些非限制性实施例示出在存在具有80Ω阻抗的缺陷的情况下的信号驱动器的输出的图。
图6D根据一些非限制性实施例示出当图6C的信号驱动器的输出产生时计数器的输出的图。
图6E根据一些非限制性实施例示出在存在具有20Ω阻抗的缺陷的情况下的信号驱动器输出的图。
图6F根据一些非限制性实施例示出当图6E的信号驱动器的输出产生时计数器的输出的图。
图6G根据一些非限制性实施例示出存在短路时的信号驱动器的输出的图。
图6H根据一些非限制性实施例示出当图6G的信号驱动器的输出产生时计数器的输出的图。
图6I根据一些非限制性实施例示出在存在具有20Ω阻抗的缺陷的情况下的另一信号驱动器的输出的图。
图6J根据一些非限制性实施例示出当图6I的信号驱动器的输出产生时计数器的输出的图。
图6K根据一些非限制性实施例示出在存在开路的情况下的信号驱动器的输出的图。
图6L根据一些非限制性实施例示出当图6K的信号驱动器的输出产生时计数器的输出的图。
图7A根据一些非限制性实施例示出确定沿电线的缺陷的位置的代表性方法的流程图。
图7B根据一些非限制性实施例示出代表性信号驱动器的输出和多个阈值的图。
图7C根据一些非限制性实施例示出跨过事件的发生的柱状图。
图7D根据一些非限制性实施例示出另一代表性信号驱动器的输出和多个阈值的图。
图7E根据一些非限制性实施例示出跨过事件的发生的另一柱状图。
图8A根据一些非限制性实施例示出包括模拟数字转换器的控制电路的示例。
图8B根据一些非限制性实施例示出一组可选的时钟信号的示例。
图8C示出根据一些非限制性实施例的用于确定缺陷的特征的典型方法的流程图。
图8D根据一些非限制性实施例示出如何在多个时钟周期内，在可选的时钟信号的多个循环内以及在参考电压的多个循环内对信号进行采样的图。
图8E-8H根据一些非限制性实施例示出多个输出值的表。
【具体实施方式】
在说明书及权利要求当中使用了某些词汇来指称特定的组件。所属技术领域具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”及“包括”为一开放式的用语，故应解释成“包含但不限定于”。“大体上”是指在可接受的误差范围内，所属技术领域具有通常知识者能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电性连接于该第二装置，或通过其它装置或连接手段间接地电性连接至该第二装置。以下所述为实施本发明的较佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，本发明的保护范围当视后附的权利要求所界定者为准。
接下面的描述为本发明预期的最优实施例。这些描述用于阐述本发明的大致原则而不应用于限制本发明。本发明的保护范围应在参考本发明的权利要求的基础上进行认定。
I.概观
发明人已经开发出显著减少在大型电子系统(比如，数据中心)中检测缺陷(例如不完整的焊料，破损的线缆，错误连接，有缺陷的插座，开路，短路等)的存在和/或位置所需的时间的方法。本发明人开发的方法基于时域反射法(Time-Domain Reflectometry，TDR)，这是一种用于通过观察反射波形来确定电线特性的测量技术。
传统技术依靠专用硬件来执行时域反射法。结果，在系统上执行时域反射法可能在系统可被测试之前需要执行多个步骤。其中一些步骤包括，例如，系统断电，断开电缆或其他连接器与系统的连接，移动系统到合适的测试位置，并将要测试的系统连接到专用的TDR仪器。结果是为了进行测试需要破坏系统的正常运行。
发明人开发的TDR电路直接与系统集成在一起进行测试。这意味着可以在不破坏系统的操作的情况下测试系统以了解缺陷的存在或其他特征。在一些实施例中，通过集成，TDR电路可以与其他电子电路共享硬件。例如同一个发射器硬件既可以用作数据发射器，也可以用作TDR发射器。具有分享的硬件特别适合于大型电路(例如用于数据中心，其中可能包含数千个发射器)。在这种情况下，实际上，TDR系统的设计人员不必设计专用的TDR发射器，而可以利用现有的发射器硬件，从而降低设计和制造成本。
发明人已经意识到，取决于用户希望确定哪些缺陷特征可以使用不同方法用于执行TDR。在某些情况下，用户可能希望确定缺陷的位置，但可能并不希望知道缺陷的其他特征。在这些情况下，用户可能可以根据缺陷的位置执行适当的测量，但不必了解缺陷的其他特征。本申请的一些实施例针对用于确定缺陷位置的方法和电路。这样的实施例可以使用阈值电压以确定某些信号转变的时间，并根据这些转变的时间确定缺陷的位置。此类方法在本文中称之为“用于时域反射法的非数字化方法”或简称为“非数字化TDR方法。”
然而，在其他情况下，作为位置的补充或替代，用户可能希望确定缺陷的其他特征。例如，用户可能希望确定缺陷的阻抗，进而可以指示缺陷的性质。用户可以使用与缺陷性质有关的信息来区分严重缺陷(例如，需要维修的缺陷)和非严重缺陷(例如，不需要维修的缺陷)。本申请的一些实施例针对用于确定缺陷的特征的方法和电路，以作为位置的补充或替代。这样的实施例可以依赖于使用模拟数字转换器来对TDR信号波形进行剖析，并且可以包括根据所述剖析确定缺陷的特征的电路。这种方法在本文中称为“用于时域反射法的数字化方法”或简称为“数字化TDR方法”。
II.用于时域反射法的非数字化方法
图1根据一些非限制性实施例示出包括多个电线的电子系统的示例。该具体示例示出设置在封装102上的集成电路(IC)104，封装102又设置在印刷电路板(PCB)100上。IC104可以包括各种类型的模拟和/或数字电路，微机械(MEMS)设备，传感器和/或其他电子组件。IC 104可以包括处理器，现场可程序设计门阵列(FPGA)，专用集成电路(ASIC)，存储器单元和/或任何其他合适的组件。IC 104可以用指令程序设计，该指令在被执行时执行不同的任务，例如以任何合适的方式发送，接收和/或处理信号。
在该示例中，IC 104连接到若干电线，其中电线的相对端可以连接到其他电子设备。在一些实施例中，IC 104可以连接到数百甚至数千条电线。每条电线可以包括不同的物理传输介质，例如电缆，电线，金属迹线，引脚，触点，焊料，连接器，插座等。例如，电线可以包括金属线110(其可以又包括形成在封装102上的金属迹线，形成在PCB 100上的金属迹线和连接金属迹线的连接器)，连接器112的触点114和电缆116。电缆116的另一端(图1中未示出)可以连接到某些其他组件或导电路径。另一电线可包括金属线120，连接器122的触点124，电缆126，底板125上的触点，底板125上的金属迹线128，连接器129等。
至少在理论上，连接到IC 104的每条电线可能易存在缺陷。例如，焊料可能仅部分地形成，电缆可能有缺陷，一对触点可能不正确地彼此配合，引脚之间可能发生错误连接，插座可能有缺陷等等。这些缺陷可能会改变电线的电气特性。例如，可能出现开路或短路。另外或替代地，电线的阻抗(例如，电阻，电容和/或电感)可以增加或偏离预期值。通常，电线中的缺陷是不希望的，因为它们会负面地改变电子系统的行为。
缺陷的识别通常是具有挑战性的任务。首先，可能难以识别哪些电子组件共享有缺陷的电线。其次，可能难以识别哪个特定电线有缺陷。第三，可能难以识别沿电线的哪个特定部件或位置是有缺陷的。在复杂的电子系统中，这些任务可能特别具有挑战性，在这些电子系统中可能存在数千条电线。本文描述的技术提供了用于识别复杂系统中缺陷的存在和位置的实用方法。
图2A示出电线203及与电线203电连通的信号驱动器202的示意图。信号驱动器202可以是IC 104的一部分。信号驱动器202可以包括用于产生要通过电线203传输的信号的电路。例如，信号驱动器202可以包括放大器，缓冲器，数模转变器等。在该示例中，电线203包括缺陷204。缺陷204可能是由于错误连接，制造不良的焊料，电缆损坏，以及其他可能的原因。缺陷204的存在和位置可能是电子系统的用户/操作者所不知道的。根据其性质，缺陷可能导致开路，接地短路，或者可能仅仅导致线路的阻抗偏离预期值。在一些实施例中，例如，线路的预期阻抗是50Ω，但是缺陷的存在使阻抗升高到50Ω以上，或者将阻抗降低到50Ω以下。
图2B示出信号驱动器202输出到电线203上的信号如何沿电线进行传输的图。在该示例中，信号驱动器202在t＝t0输出信号转变。在该示例中，为了说明起见，将假设信号驱动器被配置为输出从0到1V的转变(称为“期望转变”)，并且将进一步假设信号驱动器的输出阻抗，电线的特征阻抗和负载的输入阻抗均为50Ω。在这种情况下，在t＝t0实际输出的转变幅度是所期望的转变的幅度的一半(也即，0到0.5V)。应当理解，如果阻抗不匹配，则实际转变的幅度将不是所期望的转变的幅度的一半。
在时间t＝t1，0到0.5V的转变已经沿着电线203移到位置P1，其中位置P1在信号驱动器202和缺陷204之间。在时间t＝t2，转变到达缺陷204(在本例中为开路)所在的P2位置。当转变到达缺陷时，转变的幅度增加到信号驱动器配置为的输出的幅度(0到1V)。这是因为仅当出现反射时，信号才实际达到其预期电压。在假设没有反射出现的场景中(例如在无限长的无缺陷电缆中)，转变的幅度永远不会达到预期值。
位置P2处的反射可能发生，因为缺陷204引起电线阻抗的不连续性。然后，反射的转变可以朝向信号驱动器202返回，并且可以最终到达信号驱动器。图2C示出信号驱动器202的输出的图，在本文中也称为“TDR信号”。在该实施例中，缺陷是开路。如上所述，第一转变(0到0.5V)发生在t＝t0。在t＝t2时，转变达到电路不连续处，并产生反射。但是，此时信号驱动器的输出没有任何反应。在时间t＝t3，反射到达信号驱动器，结果，在信号驱动器的输出中出现第二转变(0.5V到1V)。
图2D示出缺陷导致线的阻抗升高到线的特征阻抗之上的示例。举例来说，如果特性阻抗为50Ω，则缺陷可能会将阻抗提高到50Ω以上，例如70Ω或80Ω。如图所示，在t＝t3，来自缺陷的反射到达信号驱动器。然而，与缺陷是开路的情况不同，第二转变仅达到0.6V而不是1V。这是因为缺陷具有有限的阻抗。
图2E示出沿线没有缺陷的示例。结果，即使在t＝t3之后，也不会发生反射并且信号保持在0.5V。
图2F示出缺陷导致线的阻抗降低到线的特征阻抗以下的示例。举例来说，如果特性阻抗为50Ω，则缺陷可能会将阻抗降低至小于50Ω，例如20Ω或30Ω。如图所示，在t＝t3，来自缺陷的反射到达信号驱动器。因为阻抗小于特征阻抗，所以在t＝t3之后信号的幅度小于0.5V(在该示例中为0.3V)。
图2G示出缺陷导致沿线短路的示例。例如，如果线路无意地耦接于地平面，则可能发生这种情况。在这种情况下，阻抗为零，并且在t＝t3时，信号返回到零。
一些实施例被配置为基于反射波形返回信号驱动器所花费的时间来确定缺陷204的位置。例如，一些实施例被配置为通过确定时间间隔Δt＝t3-t0的持续时间来确定缺陷204的位置。在一些实施例中，可以通过计算Δx＝vΔt来确定缺陷与信号驱动器的距离Δx，其中v是沿着电路路径行进的电信号的速度。可以使用本领域已知的不同技术测量速度v。另外或替代地，一些实施例被配置为确定(例如，测量或估计)线的阻抗，包括缺陷或缺陷本身的阻抗。阻抗的值可以通知使用者是否需要替换部件。例如，如果缺陷导致阻抗偏离预期值5％(或另一个阈值)或更小，则用户可以得出结论，不需要更换部件。另一方面，如果缺陷导致阻抗上升或下降超过5％，则用户可以得出结论，可能需要更换部件。
图3根据一些非限制性实施例示出确定缺陷的位置的方法的图。该图标出信号驱动器202的输出。如上所述，信号驱动器的输出包括在t＝t0处发生的第一转变和在t＝t3处发生的第二转变，第二转变由在缺陷204处发生的第一转变的反射产生。可以通过确定两个事件的发生来推断缺陷的位置。第一事件发生在第一个信号转变跨过(例如，在本实施例为向上跨过，在其他实施例中也可以为向下跨过)阈值Vth1；第二事件发生在第二转变跨过阈值Vth2。在该具体示例中，Vth1＝0.2V且Vth2＝0.8V；然而，阈值可以使用任意其他适合的值。
这些事件可以触发被配置为测量该时间间隔的持续时间的电路。例如，第一事件的发生可以触发比较器的输出从一个值切换到另一个值(参见比较器输出1)；第二个事件的发生可以触发比较器的输出从一个值切换到另一个值(参见比较器输出2)。可以基于比较器输出1切换的时间与比较器输出2切换的时间之间的间隔的持续时间来确定缺陷的位置。至少在一些实施例中，这可以通过计数时钟周期来实现。应当理解，虽然本文描述的方法使用两个单独的比较器来确定何时信号转变跨过相应的阈值，但是在其他实施例中，可以使用单个比较器。例如，单个比较器可以首先接收第一阈值作为第一输入，随后接收第二阈值作为第一输入。可以将信号驱动器的输出提供给比较器的第二输入。当然，可以使用用于测量时间间隔的持续时间的其他方法。在一些实施例中，计数器可以计数时钟周期，并且控制电路可以被配置为确定第一和第二事件发生在哪个时钟计数。在该示例中，控制电路可以确定第一事件在时钟周期3发生，并且第二事件在时钟周期9发生。在一些实施例中，可以使用以下表达式来计算缺陷的位置：Δx＝vΔt＝vP(count2-count1)，其中v是波形的速度，P是时钟的周期，count1(在本例中为3)是第一个事件发生时的时钟计数和count2(在本例中为9)是第二个事件发生时的时钟计数。
III.用于时域反射法的非数字化电路
图3联合图4根据一些非限制性实施例示出用于实现结合图1描述的方法的系统的示例。控制电路302可以经由电线203连接到负载320。如在先前的示例中，电线203包括缺陷204。控制电路302可以被配置为确定沿着电线的缺陷204的位置。在一些实施例中，控制电路302还可包括数字处理器和存储器单元(图4中未示出)。
开关312可以在TDR模式下闭合，并且可以在正常模式下打开。在TDR模式中，可以执行这里描述的类型的TDR测量。在正常模式中，信号驱动器202可以向/从负载320传输/接收数据。例如，信号“输入”可以被传输到负载320。
控制电路302还可以包括比较器304，门305和306以及计数器308。在该示例中，使用单个比较器来比较第一信号转变和第一阈值以及第二信号转变和第二阈值。然而，如上所述，可以使用单独的比较器来执行两个比较。比较器的输入端标记为“Vth”用于接收阈值。耦接于比较器的输入端Vth的控制电路可以被配置为设置阈值的值。例如，控制电路可以首先将Vth设置为第一阈值，并且在经过一定时间段之后，可以将Vth设置为第二阈值。将Vth设置为第二阈值的时间可使当接收到第二信号转变时，将该转变与第二阈值而不是第一阈值进行比较。当然，控制电路可能不能预先知道第二信号转变将何时到达，因此难以估计何时将Vth设定为第二阈值。尽管如此，可以克服该挑战，例如，通过在确定第一信号转变已经跨过第一阈值之后(例如，在跨过第一阈值1个时钟周期之后，2个时钟周期之后，或者在3个时钟周期之后等)将Vth设置为第二阈值。
当第一信号转变310跨过第一阈值(称为第一事件)时，以及当第二信号转变311跨过第二阈值(称为第二事件)时，比较器304的输出可以切换。例如，比较器的输出可以在第一事件和第二事件之间启用门306，使得计数器仅在第一事件和第二事件之间增加其时钟周期计数。虽然在该示例中门306是与门(AND)，但是可以使用其他逻辑门来控制计数器的操作。在另一示例中，计数器308可以在任意时间点开始计数时钟周期(例如，如图3所示，在t＝0时)并当收到复位信号(reset)时进行复位。当第一信号转变跨过第一阈值时，耦接于计数器308的控制电路(第4图中未示出)可以确定该第一事件发生在哪个时钟周期计数。随后，当第二信号转变跨过第二阈值时，控制电路可以确定该第二事件发生在哪个时钟周期计数。然后可以基于这些计数确定第一和第二事件之间的间隔的持续时间。例如，可以通过计算第二事件的计数和第一事件的计数之间的差乘以时钟的周期来确定间隔的持续时间。
门305(在该示例中为异或门(XOR))可用于设置操作的模式。在一些实施例中，例如，对于这里描述的电路，两种操作模式(mode)是可能的(当然，在其他实施例中，也可以有两种以上的模式)。一种操作模式可以旨在确定阻抗大于预期值的缺陷的位置(如结合圖3所述的情况)，并且可选地确定阻抗的值，该模式被称为“高阻抗模式”。另一种操作模式可以旨在确定阻抗小于预期值的缺陷的位置，并且可选地确定阻抗的值，该模式称为“低阻抗模式”。
因为预先可能不知道缺陷是否具有大于或小于预期值的阻抗，所以在一些实施例中，电路可以首先在一种模式下操作然后在另一种模式下操作。在该示例中，当“模式”控制信号等于0时，电路以高阻抗模式操作。反之亦然，当“模式”控制信号等于1时，电路工作在低阻抗模式。在高阻抗模式中，如果门306有效(例如，输出1)，则计数器308可以对时钟周期进行计数。在低阻抗模式中，如果门306不活动(例如，输出0)，则计数器308可以计数时钟周期。在本公开的IV部分中描述了不同操作模式的示例。
在一些实施例中，控制电路302可能遭受毛刺(glitch)。由于信号转变可能相对于时钟边沿异步发生，因此可能出现毛刺。结果，毛刺可能错误地导致计数器308的计数增加。这种情况在图5A中示出，如图5A所示，比较器响应跨过事件的输出切换(toggle)相较于时钟边沿的发生异步。这可能在短时间内错误地启用门306，这反过来可能导致计数器308错误地增加其计数。
如根据一些非限制性实施例的图5C所示，在一些实施例中，可以使用一个或多个触发器来避免该问题。如图5C所示，一对触发器(Flip-flop，FF)插在比较器304和门306之间。触发器可以由clkb触发，clkb是clk的反转。图5B是说明当使用如图5C所示的触发器时门306的输出的图。在这种情况下，即使跨过事件不是相对于时钟边沿同步发生，直到接收到clkb的边沿之前门306的输出也不会切换。结果，防止了毛刺的形成。图5C示出比较器304和门306之间的两个触发器，可以使用任何其他合适数量的触发器。触发器可以附加地或替代地用于复位信号。
在一些实施例中，IC 104可以包括控制电路302，用于IC所连接的每条(或至少一些)电线。以这种方式，可以并行执行多个TDR测量。
IV.操作模式
如上所述，本文描述的一些电路可以以两种不同模式操作：高阻抗模式或低阻抗模式。在高阻抗模式中，可以布置电路以确定阻抗(例如，电线的特征阻抗)大于预期值的缺陷的位置和可选的阻抗值。图3是高阻抗模式下的操作的示例。其他示例如下所述，在一些实施例中，可以根据缺陷的阻抗是高于还是低于预期值来不同地设置阈值这一事实可以保证两种单独的模式。
a.高阻抗模式
本文根据一些非限制性的实施例描述的在高阻抗模式下的操作方法的示例在图6A-6F中示出。具体而言，图6A示出缺陷是开路(无穷大电阻)的示例；图6C示出缺陷的阻抗(在这种情况下为80Ω)大于预期的50Ω阻抗的示例；图6E示出缺陷的阻抗(在这种情况下为20Ω)小于预期的50Ω阻抗的示例。图6B示出在图6A的情况下以时钟周期表示的计数器的输出。图6D示出图6C的情况下的计数器的输出。图6F示出图6E的情况下的计数器的输出。应当注意，虽然在这些示例中50Ω被视为预期阻抗，但是其他值也是可能的，因为本发明不限于任何特定值。
首先参考图6A-6B，在t＝t0处信号驱动器输出0至0.5V的转变(也即第一信号转变)，在t＝t3处信号驱动器输出0.5至1V的转变(也即第二信号转变)。在这种情况下，假设计数器已经在t0之前的某个时间t＝0开始计数时钟周期。该电路可以这样安排，使得当信号驱动器输出的0至0.5V的转变跨过Vth2时，计数器被禁能并且时钟周期计数(即计数器输出)被登记(例如，存储在存储器中)。在本实施例中，在信号驱动器输出0至0.5V的转变跨过Vth2时，计数器输出为X1(例如，3个时钟周期)。当信号驱动器输出的0.5至1V的转变跨过Vth3时，计数器被禁能(相同计数器或另一计数器，其中，当为相同计数器时，当信号驱动器输出跨过Vth2之后，计数器从禁能的计数位置接着计数)，并且时钟周期计数(即计数器输出)被登记(例如，存储在存储器中)。在本实施例中，在信号驱动器输出0.5至1V的转变跨过Vth3时，计数器输出为X2(例如，9个时钟周期)。如结合图3所讨论的，可以基于X2与X1的差值确定开路的位置。
现在参考图6C-6D，在该实施例中，缺陷具有80Ω阻抗，且在t＝t0时信号驱动器输出0到0.5V的转变(也即第一信号转变)，在t＝t3处信号驱动器输出0.5至0.615V的转变(也即第二信号转变)。当0到0.5V的转变跨过Vth2时，计数器被禁能，计数器输出为X1。随后，当0.5至0.615V的转变跨过Vth3时，计数器被禁能，计数器输出为X2。与前一种情况一样，可以基于X2与X1的差值推断缺陷的位置。应注意，与前一情况不同，t3之后信号驱动器输出的信号的电压小于1V(本例中为0.615V)。电压小于1V的原因是缺陷的阻抗是有限的。实际上，t3之后信号的电压取决于缺陷的阻抗。无限阻抗导致1V电压。相比之下，50Ω阻抗导致0.5V。中间的任何值产生0.5V和1V之间的电压。
发明人已经意识到，可以通过确定在缺陷处反射的信号驱动输出的幅度来确定由于缺陷而产生的阻抗值。在第6C的示例中，引入了附加阈值Vth4。作为示例，假设Vth4设置为0.7V并且Vth3设置为0.6V。由于信号驱动器输出的信号永远不会超过Vth4，因此在输出X2之后，计数器永远不会被禁能并继续计数。但是，在某些时候，计数器达到其最大值。例如，当计数器计数1024个时钟周期时，10位计数器达到其最大值。当计数器达到最大值时，据说它已经溢出。
因为计数器由于将Vth4设置为0.7V而溢出，所以可以推断出信号小于0.7V。同时，还可以推断出信号大于Vth3＝0.6V，因为0.5至0.615V的转变跨过该阈值触发了计数器输出X2。结果，可以推断出在t3之后信号驱动器输出的信号在0.6V和0.7V之间，最终缺陷的阻抗在75Ω和116Ω之间。应当理解，可以通过增加阈值的数量来增加确定阻抗值的分辨率。在一个示例中，可以在0和1V之间以0.1V步长引入十个不同的阈值。
图6E-6F的实施例说明了为什么高阻抗模式可能不适用于阻抗小于50Ω(或其他预期的阻抗值)的缺陷。在本实施例中，缺陷的阻抗为20Ω。与前面的情况一样，当信号驱动器输出的0至0.5V的转变跨过Vth2时，计数器输出X1。然而，由于信号驱动器接下来输出0.5至0.286V的转变，因此图中的Vth1(小于0.286V)从未被跨过。结果，计数器在达到最大值时溢出。因此，永远不会产生第二计数器输出，并且可能无法确定缺陷的位置。
b.低阻抗模式
为了确定阻抗小于预期阻抗的缺陷的位置，并且可选地确定阻抗的值，可以反转计数器的逻辑。例如，这可以通过将门305的模式输入设置为1来实现。在高阻抗模式中，计数器在测量开始之前被启用，而与在高阻抗模式中不同，在低阻抗模式下，计数器由特定事件启用，例如信号驱动器输出跨过预定义阈值。低阻抗模式下的操作示例根据一些非限制性实施例在图6G-6L中示出。特别地，图6G-6H指的是缺陷是短路(零阻抗)的情况。
在图6G-6H中，在t＝t0处信号驱动器输出0至0.5V的转变(也即第一信号转变)，在t＝t3处信号驱动器输出0.5至0的转变(也即第二信号转变)，在t＝t0之前，计数器被禁能。信号驱动器输出的0至0.5V的转变跨过Vth1时，计数器被使能，结果开始计数时钟周期。在＝t3，由于连接短路，信号驱动器输出0.5至0的转变，该转变跨过Vth2时，计数器被禁能，结果停止计数。在这种情况下，计数器的输出Y1表示在t0和t3之间经过的时间，其基于短路连接的位置。实质上，在低阻抗模式中，计数器可以被视为被配置为测量信号脉冲的宽度。
在图6I-6J的示例中，缺陷的阻抗为20Ω。在图6I-6J中，在t＝t0处信号驱动器输出0至0.5V的转变(也即第一信号转变)，在t＝t3处信号驱动器输出0.5至0.286V的转变(也即第二信号转变)。与前一种情况一样，当信号驱动器输出0至0.5V的转变跨过Vth1时，计数器被使能。然后当信号驱动器输出0.5至0.286V的转变跨过Vth2时停用计数器，从而产生Y1。在一些实施例中，如果Vth2的值设置得过低，则信号驱动器输出的信号可能永远不会低于该阈值Vth2，例如在本实施例中，如果将为Vth2设置为0.25V，而信号驱动器输出的信号最低只会到0.286V，则最终计数器溢出。在这种情况下，可以推断，在t3之后，信号驱动器输出的信号在0.5V和Vth2(例如，0.25V)之间，并且阻抗在50Ω和16.7Ω之间。
图6K-6L的实施例说明了低阻抗模式可能不适用于阻抗大于50Ω(或其他预期阻抗值)的缺陷的原因。在本实施例中，缺陷的阻抗是无限的(开路)。与前面的情况一样，当信号驱动器输出的第一信号转变(例如，0到0.5V的转变)跨过Vth1时启用计数器。但是，信号驱动器输出的第二信号转变(例如，0.5V到1V的转变)永远不会跨过Vth2(例如，为0.3V)，结果计数器溢出，因此不提供有用的信息。
V.时域反射法的迭代方法
图3的实施例示出第一和第二转变具有相同幅度(0.5V)的情况。这可能是因为信号驱动器的输出阻抗与电线的特征阻抗和负载的输入阻抗相匹配。在这种情况下，分别将阈值设置为0.2V和0.8V将确保上述方法和电路的正确操作。然而，在其他情况下，阻抗可能是不匹配的，这可能导致第一和第二信号转变具有不同的幅度。不幸的是，由于阻抗值的不可预测性质，第一信号转变的幅度与第二转变的幅度不同的程度可能不是预先已知的。结果，可能难以设置适合所有情况的阈值。
为了避免该问题，可以使用迭代TDR方法，其中阈值的值随时间变化，并且其中统计地确定缺陷的位置。该方法在图7A-7C中示出。方法600(图7A)可以在动作602处开始，其中第一阈值被设置为特定值并且第二阈值被设置为另一个值。如图7B所示，第一阈值可以初始设置为值1A，并且第二阈值可以设置为值2A。虽然结合在高阻抗模式下操作的电路描述了该方法，但是应当理解，类似的方法可以在低阻抗模式中使用。
在动作604，可以生成第一信号转变(例如，图4中的信号转变310)并将其输出到电线上进行监视。在动作606，响应于第一信号转变沿着电线缺陷的反射，可以接收第二信号转变(例如，图4中的信号转变311)。在动作608，可以基于第一信号转变跨过第一阈值来确定第一事件的发生。在动作610，可以基于第二信号转变跨过第二阈值来确定第二事件的发生。在动作612，可以改变第一阈值的值和/或第二阈值的值。例如，如图7B所示，第一阈值可以设置为值1B，第二阈值可以设置为值2B。然后，动作604-612可以重复N次，其中N>0。在一些实施例中，两个阈值的值在相同的迭代中变化。在其他实施例中，在迭代期间仅改变一个阈值的值，并且可以在后续迭代期间单独改变另一阈值的值。
图7C是柱状图，示出在高阻抗模式中第一事件的发生(第一信号转变跨过第一阈值)和第二事件的发生(第二信号转变跨过第二阈值)，其中第一和第二阈值如图7B所示。柱状图绘制为以时钟周期表示的时间的函数。
在动作614，可以基于第一跨过事件的发生来计算第一代表性测量值(例如，多数票决或平均值)，并且可以基于第二跨过事件的发生来计算第二代表性测量值。这些代表性测量值可以表示发生跨过事件时的平均时钟计数。例如，代表性测量值可以通过计算多数票决或图7C中所示的分布的平均值(例如，算术平均值，几何平均值，中值等)来计算。在该示例中，第一和第二代表性测量值分别等于10和115。
在动作616，可以基于第一和第二代表性测量值确定缺陷的位置。例如，可以通过计算第二代表性测量值与第一代表性测量值之间的差来确定缺陷的位置。如图7C中所示，该差异在该示例中等于105个时钟周期。可以使用以下表达式来计算缺陷的位置：Δx＝vP(Δcount)，其中v是波形的速度，P是时钟的周期性，Δcount是第一代表性测量值和第二代表性测量值之间的差(在该示例中为105)。
图7D示出用于低阻抗模式的代表性阈值组，图7E示出对应的柱状图。如图所示，柱状图示出两个连续事件的发生(信号正向跨过第一阈值并且信号负向跨过相同阈值)以及没有发生这种事件(对应于阈值2A)。基于这些事件的统计，可以确定缺陷的位置(不考虑计数器溢出)。
VI.用于时域反射法的数字化方法和电路
当用户希望确定沿着电子系统的一条或多条电线的缺陷的位置时，上述的TDR方法可能就足够了。但在其他情况下，除了位置之外或作为位置的替换，用户可能希望确定缺陷的其他特征，包括例如缺陷的电阻抗和/或缺陷的性质(例如缺陷是否为短路，开路，焊接不良的连接，异常高阻抗的引脚等)。
发明人已经认识到，在这种情况下，可能希望对TDR信号的波形进行剖析，所述剖析可能包括对TDR信号进行采样和数字化。根据一些实施例，以这种方式执行时域反射法的代表性电路如图8A所示。IC 802可以设计为至少以两种模式运行。在发送模式下，IC 802配置为生成表示信息的数据(例如，以比特的形式)并将数据发送到接收器。所述数据可以表示例如文本信息，视觉信息(例如视频或图像)，声音信息，位置信息，数值信息，财务信息等。在TDR模式下，IC 802配置为执行时域反射法。因此，IC 802的相同硬件可用于两个目的-将数据传输到另一个电子设备电路并执行时域反射法-从而无需破坏IC的运作即可进行测试。
IC 802包括发射器804，信号驱动器202，开关312，模拟数字转换器(ADC)808，时钟选择电路810，参考电压产生器812，比较器814和时域反射法(TDR)电路820。在发送模式下，发射器804生成表示将要发送到接收器的信息的数据。发射器804可以被设计为根据任何通信协议进行操作，包括例如“56G”标准(以56Gb/s的速度运行)和“112G”标准(以112Gb/s的速度运行)。其他通信标准也是可能的。在某些实施例中，发射器设计为以超过1Gb/s的速度发送数据。在发送模式下，开关312可以是断开的(open)。
如以上结合图2A所述，信号驱动器202可以包括放大器，缓冲器，数字模拟转换器或其他用于将信号输出到电线203的电路。信号驱动器202输出给电线203的输出是从发射器804接收的。相对于信号驱动器202而言，数据接收器830位于电线203的另一端。数据接收器830可以是任何电子电路的一部分，并且可以包括放大器，滤波器，模拟数字转换器，处理器，存储器等。
在TDR模式下，发射器804生成用于执行时域反射法的信号转变。例如，发射器804输出类似于上面结合图2B所描述的那些信号转变。信号驱动器202输出第一信号转变310到电线203上。当电线上存在缺陷204时，响应于第一信号转变310在缺陷204处的反射而出现第二个信号转变311。除其他因素外，第二信号转变311的幅度可以取决于信号的性质，如以上结合图2C-2G所述的那样。
在TDR模式下，开关312闭合(closed)。结果，电线203上存在的信号被耦接于ADC808，所述信号包括第一信号转变310和第二信号转变311。ADC 808被配置为对接收到的包括信号转变310和311的信号或所述信号的至少一部分进行采样和数字化。
在一些实施例中，ADC 808被配置为以相对低的频率进行操作，从而降低了ADC电路的复杂性以及降低了功耗。例如，ADC 808可以以小于1/(t3-t0)的频率进行采样(参见图2D-2G)。但是，可以控制ADC 808以足够高的分辨率对信号进行采样来分析发生转变的信号部分。在一些实施例中，可通过生成第一信号转变310的多个实例(instance)来完成(从而生成第二信号转变311的多个实例)，并且对于每个实例，都可以使用不同的时钟信号对信号进行采样。在某些实施例中，用于采样信号的不同实例的时钟信号可以是主时钟信号的延迟复制。时钟信号之间的延迟可能足够小，以获得高的整体采样分辨率。
ADC 808对信号进行采样的时序由时钟选择电路810控制。时钟选择电路810被配置为选择多个可选的时钟信号之一。例如，时钟选择电路810可以从时钟产生器811接收主时钟信号，并且可以输出多个时钟信号Φ0…ΦN中的一个，每个这样的时钟信号相对于主时钟信号具有不同的延迟。例如，时钟信号Φ0可以通过不引入延迟来获得，时钟信号Φ1可以通过将主时钟信号延迟δt来获得，时钟信号Φ2可以通过将主时钟信号延迟2δt来获得，时钟信号ΦN可以通过将主时钟信号延迟Nδt来获得，N是大于1的整数。在一些实施例中，延迟δt小于t3-t0。
因此，时钟选择电路810可以在以下可选的延迟中选择一个：0，δt，2δt…Nδt，并根据选择的延迟输出时钟信号。应该理解，尽管在该示例中延迟以线性方式增加，但是并非所有实施例均受此限制，因为延迟可以任何其他合适的方式增加。
根据一些非限制性实施例，图8B示出根据所选的延迟输出时钟信号的示例。时钟信号Φ0，Φ1和ΦN是相同主时钟的复制，但是延迟了不同的时间。在该示例中，时钟信号Φ0的上升沿出现在t＝t0，t＝T+t0、2T+t0等处(其中T表示时钟信号的周期)，时钟信号Φ1的上升沿出现在t＝t1，t＝T+t1、2T+t1等，并且时钟信号ΦN的上升沿出现在t＝tN，t＝T+tN，2T+tN等处。
ADC 808以由所选的时钟信号(例如，在所选的时钟信号的上升沿或下降沿)所确定的时序对信号进行采样。ADC 808的输出为代表采样时所述信号的电压的多个数值。例如，当选择时钟信号Φ0时，ADC 808在t＝t0产生第一数值，t＝T+t0产生第二数值，t＝2T+t0产生第三数值，依此类推。
比较器814将ADC 808产生的数值与参考电压进行比较。如果ADC 808的输出超过所述参考电压，则比较器814的输出为1，否则为0(可以选择使用相反的逻辑)。
参考电压产生器812选择要与ADC 808的输出进行比较的参考电压。在一些实施例中，参考电压产生器812从多个可选的电压V0...VM中选择一个参考电压，其中M为大于1的整数。M的值越大，则电路确定信号的电压的分辨率越高。比较器814输出多个输出值。第一输出值是通过将t＝t0时采样获得的数值与选择的参考电压进行比较而得到，第二输出值是通过将t＝T+t0时采样获得的数值与选择的参考电压进行比较而得到，第二输出值是通过将t＝2T+t0时采样获得的数值与选择的参考电压进行比较而得到，等等。所述输出值实质上表示ADC 808接收到的信号的数字化版本。
比较器的输出被提供为TDR电路820的输入。TDR电路820可以编程为基于所述输出值确定缺陷的特征。例如，TDR电路820可以被编程为基于第二信号转变311的时间与第一信号转变310的时间之间的差确定缺陷的位置。另外地或可替代地，TDR电路820可以被编程为根据第二信号转变311之后的信号的电压确定缺陷的阻抗的大小。另外地或可替代地，TDR电路820可以被编程为根据第二信号转变311之后的信号的电压确定缺陷是否为短路，开路，焊接不良的连接，一个异常高阻抗的引脚。
图8C示出根据一些非限制性实施例的用于确定缺陷的特征的典型方法的流程图。可以使用图8A的集成电路来执行图8C的方法，任何其他合适的电路也可被使用。方法850的动作可以按照图8C所示的顺序执行，或以任何其他顺序执行。方法850开始于动作852，在该动作中，从多个可选的时钟信号中选择时钟信号。所述多个时钟信号可以是主时钟的延迟版本，其中每个时钟信号的延迟量不同。在某些实施例中，选择时钟信号包括选择延迟和将主时钟信号延迟与所选的延迟相对应的量。
在动作854，从M个可选的电压中选择参考电压。所述可选的电压可以例如在0至VDD之间或在-VDD至VDD之间。
在动作856，通过在电线上产生第一信号转变并接收响应于缺陷对第一信号的反射而产生的第二信号转变来获得信号。因此，所述信号包括第一信号转变和第二信号转变。
在动作858，通过使用选择的时钟信号对所述信号进行采样来产生多个数值。例如，在所选时钟信号的第一边沿(上升沿或下降沿)处或第一边沿之后产生第一数值，在所选时钟信号的第二边沿处或第二边沿之后产生第二数值，在所选时钟信号的第三边沿处或第三边沿之后产生第三数值，等。
在动作860，通过将所述多个数值与所选的参考电压进行比较来产生多个输出值。例如，通过将动作858的第一数值与所选的参考电压进行比较来产生第一输出值，通过将动作858的第二数值与所选的参考电压进行比较来产生第二输出值，通过将动作858的第三数值与所选的参考电压进行比较来产生第三输出值，等。
方法850可以迭代地进行。例如，方法850可以循环(loop)可选的参考电压，并且可以循环可选的时钟信号。在一些在实施例中，如图8C的示例所示，循环可选的参考电压是内循环(inner loop)和循环可选的时钟信号是外循环(outer loop)，其他实施例中，循环可选的参考电压可以是外循环，并且循环可选的时钟信号是内循环。
动作862表示对参考电压的循环。在动作862，选择与上一次迭代所选择的参考电压不同的参考电压。随后，获得另一个信号(动作856)，产生多个数值(动作858)，并且产生多个输出值(动作860)。参考电压的循环重复M次，其中M是可选的参考电压的数量。可选地，如图8C的虚线所示，参考电压上的循环可能不包括动作856。
动作864表示时钟信号的循环。在动作864，选择与上一次迭代时所选择的时钟信号不同的时钟信号。随后，选择参考电压(动作854)，获得另一个信号(动作856)，产生多个数值(动作858)，产生多个输出值(动作860)，并且参考电压的循环再次重复M次。时钟信号的循环重复N次，其中N是可选的时钟信号的数量。因此，方法850包括MxN次迭代。
在动作866，基于通过MxN次迭代获得的多个输出值来确定缺陷的特征。可以在动作866确定的特征的示例包括缺陷的位置，缺陷的阻抗和缺陷的性质。在一些实施例中，可以基于第一信号转变和第二信号转变之间经过的时间确定缺陷的位置。在一些实施例中，可以基于第二信号转变之后的电压电平相对于第二信号转变之前的电压电平的关系来确定缺陷的阻抗。
图8D是根据一些实施例说明如何在多个时钟周期内，在可选的时钟信号的多个循环内以及在参考电压的多个循环内对信号进行采样的图。表8E-8H表示比较器814的输出。在该非限制性的示例中，可选的时钟信号为Φ0，Φ1，Φ2和Φ3，可选的参考电压为V0，V1，V2和V3，当然也可以使用任意其他合适的时钟信号和参考电压。
参考图8D和表8E，控制电路首先选择时钟信号Φ0和参考电压V0。在该循环中，ADC808在第一时钟周期从信号的第一实例获得数值A0，在第二时钟周期获得数值B0，在第三时钟周期获得数值C0。数值大于所选的参考电压导致比较器产生1，而数值小于所选的参考电压会导致比较器产生0(相反的逻辑也可以)。因此，如图8E的表的第一行(row)所示，当与参考电压V0比较时，比较器814产生以下输出值：1(在第一时钟周期)，1(在第二时钟周期)和1(在第三时钟周期)。
随后，选择不同的参考电压：V1。这次，如图8E的表的第二行所示，输出值为：0(在第一时钟周期)，1(在第二时钟周期)和1(在第三时钟周期)。控制电路继续循环可选的参考电压。后续的输出值反映在图8E的表的最后两行中。
随后，控制电路选择不同的时钟信号Φ1，并循环参考电压。选择该时钟信号时的输出值显示在图8F的表中。随后，控制电路选择不同的时钟信号Φ2，并循环参考电压。选择时钟信号Φ2时的输出值显示在图8G的表中。最后，控制电路选择不同的时钟信号Φ3，并循环参考电压。选择时钟信号Φ3时的输出值显示在图8H的表中。
图8E-8H的表的输出值被存储在控制电路的存储器中，并用于在数字域中重建信号的形状。重建后的信号可以进行后处理以确定用户感兴趣的任何特征，例如缺陷的位置，阻抗或性质。
如上所述，一些实施例针对包括循环设置的方法，以便在每次循环迭代时选择具有不同延迟的不同时钟信号。以此方式，尽管使用了相对低速的时钟，也可以以相当高的分辨率扫描信号的感兴趣部分。然而，在其他实施例中，可以扫描多个复制的信号，其中每个复制包括单个时钟信号且每个复制具有不同的延迟。因此，代替迭代多个可选的时钟周期，这样的方法迭代多个可选的TDR信号。
尽管如此，发明人已经意识到，与迭代具有不同延迟的TDR信号的方法相比，迭代具有不同的延迟的可选的时钟信号可以减少与集成电路设计和制造相关的成本。这尤其在发射器硬件同时充当数据发射器和TDR发射器的系统中特别显著。实际上，在这些情况下，使集成电路能够迭代具有不同延迟的TDR信号包括重新设计已经设计为用于执行数据传输的发射器硬件的至少一部分。反之亦然，使集成电路能够迭代具有不同的延迟的时钟信号可简单地包括在集成电路上冲压发射器硬件模板，并在其旁边添加用于选择不同时钟信号的电路。这种方法更具成本效益，因为其实施可能依赖于没有发射器硬件模板的预先存在。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何所属技术领域具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种确定电子系统的电线中的缺陷的特征的方法，其特征在于，包括：
(i)从多个可选的时钟信号中选择时钟信号；
(ii)从多个可选的参考电压中选择参考电压；
(iii)通过以下方式获得信号：
在所述电线上产生第一信号转变；和
接收响应于缺陷对所述第一信号转变的反射而出现的第二信号转变；
(iv)通过使用所述选择的时钟信号对所述信号进行采样来产生多个数值；
(v)通过将所述多个数值与所述选择的参考电压进行比较来产生多个输出值；和
(vi)基于所述多个输出值确定所述缺陷的特征。
2.如权利要求1所述的确定电子系统的电线中的缺陷的特征的方法，其特征在于，所述选择的参考电压为第一参考电压，所述方法还包括：
(vii)选择不同于所述第一参考电压的第二参考电压；和
(viii)重复(iii)-(vi)。
3.如权利要求2所述的确定电子系统的电线中的缺陷的特征的方法，其特征在于，所述选择的时钟信号为第一时钟信号，所述方法还包括：
(ix)选择不同于所述第一时钟信号的第二时钟信号；和
(x)重复(ii)-(vi)。
4.如权利要求1所述的确定电子系统的电线中的缺陷的特征的方法，其特征在于，所述从多个可选的时钟信号中选择时钟信号包括：
从多个可选的延迟中选择延迟，并将主时钟信号延迟与所选的延迟相对应的量。
5.如权利要求1所述的确定电子系统的电线中的缺陷的特征的方法，其特征在于，所述基于所述多个输出值确定所述缺陷的特征包括：
基于所述多个输出值确定所述缺陷的位置。
6.如权利要求1所述的确定电子系统的电线中的缺陷的特征的方法，其特征在于，所述基于所述多个输出值确定所述缺陷的特征包括：
基于所述多个输出值确定所述缺陷的阻抗。
7.如权利要求1所述的确定电子系统的电线中的缺陷的特征的方法，其特征在于，所述基于所述多个输出值确定所述缺陷的特征包括：
确定所述缺陷是否为短路或开路。
8.如权利要求1所述的确定电子系统的电线中的缺陷的特征的方法，其特征在于，所述多个可选的时钟信号表示主时钟信号的延迟版本。
9.如权利要求1所述的确定电子系统的电线中的缺陷的特征的方法，其特征在于，所述在所述电线上产生第一信号转变是通过使用信号驱动器执行的，所述方法还包括：
产生包括多个比特的数据，所述数据表示要发送到数据接收器的信息；和
使用所述信号驱动器将所述数据输出到所述电线上。
10.一种用于确定电子系统的电线中的缺陷的特征的装置，其特征在于，包括：
集成电路，被配置为：
(i)从多个可选的时钟信号中选择时钟信号；
(ii)从多个可选的参考电压中选择参考电压；
(iii)通过以下方式获得信号：
在所述电线上产生第一信号转变；和
接收响应于缺陷对所述第一信号转变的反射而出现的第二信号转变；
(iv)通过使用所述选择的时钟信号对所述信号进行采样来产生多个数值；
(v)通过将所述多个数值与所述选择的参考电压进行比较来产生多个输出值；和
(vi)基于所述多个输出值确定所述缺陷的特征。
11.如权利要求10所述的用于确定电子系统的电线中的缺陷的特征的装置，其特征在于，所述选择的参考电压为第一参考电压，其中所述集成电路还被配置为：
(vii)选择不同于所述第一参考电压的第二参考电压；和
(viii)重复(iii)-(vi)。
12.如权利要求11所述的用于确定电子系统的电线中的缺陷的特征的装置，其特征在于，所述选择的时钟信号为第一时钟信号，其中所述集成电路还被配置为：
(ix)选择不同于所述第一时钟信号的第二时钟信号；和
(x)重复(ii)-(vi)。
13.如权利要求10所述的用于确定电子系统的电线中的缺陷的特征的装置，其特征在于，所述从多个可选的时钟信号中选择时钟信号包括：
从多个可选的延迟中选择一个延迟，并将主时钟信号延迟与所选的延迟相对应的量。
14.如权利要求10所述的用于确定电子系统的电线中的缺陷的特征的装置，其特征在于，所述多个可选的时钟信号表示主时钟信号的延迟版本。
15.如权利要求10所述的用于确定电子系统的电线中的缺陷的特征的装置，其特征在于，所述基于所述多个输出值确定所述缺陷的特征包括：
基于所述多个输出值确定所述缺陷的阻抗。
16.如权利要求10所述的用于确定电子系统的电线中的缺陷的特征的装置，其特征在于，所述集成电路还被配置为：
产生包括多个比特的数据，所述数据表示要发送到数据接收器的信息；和
将所述数据输出到所述电线上。
17.一种用于确定电子系统的电线中的缺陷的特征的装置，其特征在于，包括：
集成电路，所述集成电路包括：
发射器；
信号驱动器，耦接于所述发射器和电线；
模拟数字转换器，耦接于所述电线；
时钟选择电路，耦接于所述模拟数字转换器，所述时钟选择电路被配置为从多个可选的时钟信号中选择时钟信号；
参考电压产生器，被配置为从多个可选的参考电压中选择参考电压；
比较器，包括耦接于所述模拟数字转换器的第一输入和耦接于所述参考电压产生器的第二输入；和
时域反射法电路，耦接于所述比较器。
18.如权利要求17所述的用于确定电子系统的电线中的缺陷的特征的装置，其特征在于，所述时钟选择电路被配置从多个可选的延迟中选择延迟，并基于所述选择的延迟选择所述时钟信号。
19.如权利要求17所述的用于确定电子系统的电线中的缺陷的特征的装置，其特征在于，其进一步包括将所述模拟数字转换器耦接于所述电线的开关。
20.如权利要求17所述的用于确定电子系统的电线中的缺陷的特征的装置，其特征在于，所述发射器被配置为输出多个比特信息。
CN202010942243.2A 2019-09-19 2020-09-09 确定电子系统的电线中的缺陷的特征的方法和装置 Withdrawn CN112526400A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962902429P 2019-09-19 2019-09-19
US62/902,429 2019-09-19
US16/846,024 2020-04-10
US16/846,024 US11221379B2 (en) 2017-12-21 2020-04-10 Systems and methods for on-chip time-domain reflectometry

Publications (1)

Publication Number Publication Date
CN112526400A true CN112526400A (zh) 2021-03-19

Family

ID=72086703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010942243.2A Withdrawn CN112526400A (zh) 2019-09-19 2020-09-09 确定电子系统的电线中的缺陷的特征的方法和装置

Country Status (2)

Country Link
EP (1) EP3796010B1 (zh)
CN (1) CN112526400A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089335A1 (en) * 2001-01-11 2002-07-11 Williams Emrys J. Integrated time domain reflectometry (TDR) tester
US20100176815A1 (en) * 2007-04-20 2010-07-15 Verigy (Singapore) Pte. Ltd. Apparatus, Method, and Computer Program for Obtaining a Time-Domain-Reflection Response-Information
US20100211338A1 (en) * 2006-10-25 2010-08-19 Nicolas Ravot Method and device for analyzing electric cable networks using pseudo-random sequences
CN102326089A (zh) * 2009-02-19 2012-01-18 Abb研究有限公司 用于测试电力分配系统的方法和电力分配系统分析器装置
US20150077131A1 (en) * 2012-04-03 2015-03-19 Commissariat A L'energie Atomique Aux Energies Alternatives Method and system for diagnosing a cable by distributed reflectometry with self-selective average
US20170023632A1 (en) * 2011-06-17 2017-01-26 Psiber Data Systems, Inc. System and method for automated testing of an electric cable
CN109946583A (zh) * 2017-12-21 2019-06-28 联发科技（新加坡）私人有限公司 确定电子系统的电线中的缺陷的位置的方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04285874A (ja) * 1991-03-13 1992-10-09 Chubu Electric Power Co Inc ケーブルの事故点標定方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089335A1 (en) * 2001-01-11 2002-07-11 Williams Emrys J. Integrated time domain reflectometry (TDR) tester
US20100211338A1 (en) * 2006-10-25 2010-08-19 Nicolas Ravot Method and device for analyzing electric cable networks using pseudo-random sequences
US20100176815A1 (en) * 2007-04-20 2010-07-15 Verigy (Singapore) Pte. Ltd. Apparatus, Method, and Computer Program for Obtaining a Time-Domain-Reflection Response-Information
CN102326089A (zh) * 2009-02-19 2012-01-18 Abb研究有限公司 用于测试电力分配系统的方法和电力分配系统分析器装置
US20170023632A1 (en) * 2011-06-17 2017-01-26 Psiber Data Systems, Inc. System and method for automated testing of an electric cable
US20150077131A1 (en) * 2012-04-03 2015-03-19 Commissariat A L'energie Atomique Aux Energies Alternatives Method and system for diagnosing a cable by distributed reflectometry with self-selective average
CN109946583A (zh) * 2017-12-21 2019-06-28 联发科技（新加坡）私人有限公司 确定电子系统的电线中的缺陷的位置的方法及装置

Also Published As

Publication number Publication date
EP3796010B1 (en) 2023-10-04
EP3796010A1 (en) 2021-03-24

Similar Documents

Publication Publication Date Title
CN109946583B (zh) 确定电子系统的电线中的缺陷的位置的方法及装置
US11221379B2 (en) Systems and methods for on-chip time-domain reflectometry
US8378707B2 (en) Evaluation of an output signal of a device under test
JP5319665B2 (ja) ジッタ較正
TWI424179B (zh) 用於識別數位訊號內之週期抖動的方法、自動測試設備(ate)及非暫時性機器可讀取媒體以及用於測試器件之方法
TWI767320B (zh) 確定電子系統的電線中的缺陷的特徵的方法和裝置
US7113749B2 (en) System and method for measuring a high speed signal
KR100471006B1 (ko) 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법
TWI451108B (zh) 時序分析裝置及時序分析方法
TWI494573B (zh) 用於判斷第一接腳與第二接腳之連接狀態的檢測電路與檢測方法
CN112526400A (zh) 确定电子系统的电线中的缺陷的特征的方法和装置
US7363568B2 (en) System and method for testing differential signal crossover using undersampling
US7671602B1 (en) Method and apparatus for cross-point detection
US20210311118A1 (en) Systems and methods for automatic time domain reflectometer measurement on a uni-directional drive channel
CN109583029B (zh) 一种消除受Ledge影响信号边沿斜率值的方法及装置
TWI594191B (zh) 識別系統、實體裝置、識別裝置及實體裝置的識別方法
CN104297609A (zh) 判断第一接脚与第二接脚连接状态的检测电路与检测方法
JP2014130095A (ja) 試験装置および試験方法
JP3645748B2 (ja) 半田不良検査装置
JP4129723B2 (ja) 集積回路試験装置及びアナログ波形測定方法
TWI738937B (zh) 差分時脈信號的測試系統及其方法
KR100883500B1 (ko) 피검사 장치의 출력 신호 평가 방법 및 시스템과, 컴퓨터 판독가능 저장 매체
Maichen Measurement Hardware

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210319

WW01 Invention patent application withdrawn after publication