CN112462834B - 用于快速唤醒芯片的电流偏置电路 - Google Patents
用于快速唤醒芯片的电流偏置电路 Download PDFInfo
- Publication number
- CN112462834B CN112462834B CN202011163154.4A CN202011163154A CN112462834B CN 112462834 B CN112462834 B CN 112462834B CN 202011163154 A CN202011163154 A CN 202011163154A CN 112462834 B CN112462834 B CN 112462834B
- Authority
- CN
- China
- Prior art keywords
- circuit
- current
- switch
- bias
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明提供一种用于快速唤醒芯片的电流偏置电路，属于集成电路技术领域。所述电流偏置电路包括偏置电流产生电路、低精度偏置电流产生电路以及电流输出支路，还包括附加开关电路；所述附加开关电路设置于所述偏置电流产生电路与所述电流输出支路之间，用于在所述电流偏置电路由关断到开启的过程中瞬间拉低所述电流输出支路的工作点的电位，以快速打开所述电流输出支路输出所述偏置电流产生电路产生的偏置电流。本发明通过附加开关电路在电流偏置电路由关断到开启的过程中瞬间拉低电流输出支路的工作点的电位，从而快速打开电流输出支路将偏置电流输出，从而快速启动芯片中的各种关键电路以快速唤醒芯片，解决了芯片唤醒时间长的问题。
Description
技术领域
本发明涉及集成电路技术领域，具体地涉及一种用于快速唤醒芯片的电流偏置电路。
背景技术
在物联网、工业控制、通信等领域中使用的大多数芯片都需要有多种工作模式以满足电池供电、无线供电场景下的低功耗需求。在大多数时间内芯片处于休眠模式，芯片中的大多数电路处于关闭状态，以减少功耗和损耗。当芯片遇到唤醒源触发时才进入正常工作状态，完成相关工作后就重新进入休眠状态，以节省功耗。芯片唤醒时，其内部的电压基准、振荡器电路、时钟电路、锁相环等高精度电路从关闭状态启动时需要精确的偏置电流，产生偏置电流的偏置电路也需要经历从关闭状态启动的过程。
在休眠工作状态下，芯片中的高频振荡电路及其偏置电路都会关闭以节省功耗(工作状态的功耗是休眠时功耗的数百倍)，从休眠到唤醒的过程中，传统的偏置电路启动较慢，造成关键电路(启动时需要偏置电流的高精度电路)启动较慢，导致芯片的唤醒时间长。
发明内容
本发明的目的是提供一种用于快速唤醒芯片的电流偏置电路，以快速启动芯片中的关键电路，从而解决芯片唤醒时间长的问题。
为了实现上述目的，本发明提供一种用于快速唤醒芯片的电流偏置电路，包括偏置电流产生电路、低精度偏置电流产生电路以及电流输出支路，还包括附加开关电路；
所述附加开关电路设置于所述偏置电流产生电路与所述电流输出支路之间，用于在所述电流偏置电路由关断到开启的过程中拉低所述电流输出支路的工作点的电位，以打开所述电流输出支路输出所述偏置电流产生电路产生的偏置电流。
进一步地，所述附加开关电路包括：第四开关和第五开关；所述偏置电流产生电路包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管以及第二开关；所述电流输出支路包括：第三PMOS管、第四PMOS管、第三开关、第二电阻以及电容；
所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极以及所述第四PMOS管的源极均与电源端连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，所述第三PMOS管的栅极和所述第四PMOS管的栅极通过所述第四开关与所述第二PMOS管的漏极连接，所述第三PMOS管的栅极和所述第四PMOS管的栅极通过所述第三开关连接到电源端；
所述第一PMOS管的漏极与所述第二PMOS管的栅极以及所述第二NMOS管的漏极连接，所述第二PMOS管的漏极与所述第一NMOS管的漏极以及所述电容的第一端连接并通过所述第五开关接地，所述第三PMOS管的漏极与所述第二NMOS管的栅极以及所述电容的第二端连接并通过所述第二电阻接地，所述第四PMOS管的漏极与需要偏置电流的工作电路连接；
所述第一NMOS管的栅极连接到基准电压，所述第一NMOS管的源极与所述第二NMOS管的源极以及所述第三NMOS管的漏极连接，所述第三NMOS管的栅极通过所述第二开关接地，所述第三NMOS管的源极接地。
进一步地，所述低精度偏置电流产生电路包括：第四NMOS管、第一电阻以及第一开关；所述第四NMOS管的栅极和漏极与所述第三NMOS管的栅极连接并通过所述第二开关接地，所述第四NMOS管的漏极通过所述第一电阻和所述第一开关连接到电源端，所述第四NMOS管的源极接地。
本实施方式提供的用于快速唤醒芯片的电流偏置电路，在现有的电流偏置电路基础上增加附加开关电路，通过附加开关电路在电流偏置电路由关断到开启的过程中瞬间拉低电流输出支路的工作点的电位，从而快速打开电流输出支路将偏置电流输出，为芯片的工作电路提供偏置电流，从而快速启动芯片中的各种关键电路以快速唤醒芯片，解决了芯片唤醒时间长的问题。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是现有的一种电流偏置电路在正常工作状态时的电路图；
图2是现有的一种电流偏置电路在关断状态时的电路图；
图3是本发明一种实施方式提供的电流偏置电路在正常工作状态时的电路图；
图4是本发明一种实施方式提供的电流偏置电路在关断状态时的电路图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本发明实施方式中，术语“第一”、“第二”、“第三”、“第四”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
图1是现有的一种电流偏置电路在正常工作状态时的电路图。如图1所示，现有的电流偏置电路包括偏置电流产生电路、低精度偏置电流产生电路以及电流输出支路。所述偏置电流产生电路包括：第一PMOS管Mp1、第二PMOS管Mp2、第一NMOS管Mn1、第二NMOS管Mn2、第三NMOS管Mn3以及第二开关SW2。所述低精度偏置电流产生电路包括：第四NMOS管Mn4、第一电阻R1以及第一开关SW1，用于产生一个低精准的偏置电流。偏置电流产生电路与低精度偏置电流产生电路共同作用产生精准的偏置电流，通过电流输出支路输出。所述电流输出支路包括：第三PMOS管Mp3、第四PMOS管Mp4、第三开关SW3、第二电阻R2以及电容Cc。该电流偏置电路在正常工作时，SW1闭合，SW2、SW3断开，Mn1的栅极连接到基准电压VREF，由R1、R2、Mp1、Mp2、Mp3、Mn1、Mn2及Mn3构成的运算放大器在R2上产生VREF/R2的电流，经过Mp3和Mp4构成的电流镜，镜像到时钟电路中以提供偏置电流IBIAS。
图2是现有的一种电流偏置电路在关断状态时的电路图。如图2所示，该电流偏置电路在关断时，SW1断开，SW2、SW3闭合，此时工作点A被SW3连接到电源VDD上。在唤醒该电流偏置电路的过程中(由关断到开启)，需要Mn3的电流将工作A点的电压变低才能将Mp3、Mp4打开，为时钟电路的提供偏置电流IBIAS。然而，在闭合SW1并断开SW2和SW3时，电容Cc作为运算放大器的补偿电容(用于补偿运算放大器环路的相位特性)，由于电容Cc、Mp3、Mp4的电容效应，工作点A会存在大量电荷，减慢了工作点A电压变低的速度，导致Mp3、Mp4打开变慢，为时钟电路提供偏置电流的速度变慢，从而导致芯片的唤醒时间变长。
本发明实施方式提供一种用于快速唤醒芯片的电流偏置电路，所述电流偏置电路包括偏置电流产生电路、低精度偏置电流产生电路以及电流输出支路，还包括附加开关电路。所述附加开关电路设置于所述偏置电流产生电路与所述电流输出支路之间，用于在所述电流偏置电路由关断到开启的过程中瞬间拉低所述电流输出支路的工作点的电位，以快速打开所述电流输出支路输出所述偏置电流产生电路产生的偏置电流。
图3是本发明一种实施方式提供的电流偏置电路在正常工作状态时的电路图；图4是本发明一种实施方式提供的电流偏置电路在关断状态时的电路图。如图3和图4所示，本实施方式提供的一种电流偏置电路包括偏置电流产生电路、低精度偏置电流产生电路、电流输出支路以及附加开关电路。所述偏置电流产生电路包括：第一PMOS管Mp1、第二PMOS管Mp2、第一NMOS管Mn1、第二NMOS管Mn2、第三NMOS管Mn3以及第二开关SW2。所述低精度偏置电流产生电路包括：第四NMOS管Mn4、第一电阻R1以及第一开关SW1。所述电流输出支路包括：第三PMOS管Mp3、第四PMOS管Mp4、第三开关SW3、第二电阻R2以及电容Cc。所述附加开关电路包括：第四开关SW4和第五开关SW5。
所述第一PMOS管Mp1的源极、所述第二PMOS管Mp2的源极、所述第三PMOS管Mp3的源极以及所述第四PMOS管Mp4的源极均与电源端VDD连接，所述第一PMOS管Mp1的栅极与所述第二PMOS管Mp2的栅极连接，所述第三PMOS管Mp3的栅极和所述第四PMOS管Mp4的栅极通过所述第四开关SW4与所述第二PMOS管Mp2的漏极连接，所述第三PMOS管Mp3的栅极和所述第四PMOS管Mp4的栅极通过所述第三开关SW3连接到电源端VDD。
所述第一PMOS管Mp1的漏极与所述第二PMOS管Mp2的栅极以及所述第二NMOS管Mn2的漏极连接，所述第二PMOS管Mp2的漏极与所述第一NMOS管Mn1的漏极以及所述电容Cc的第一端连接并通过所述第五开关SW5接地GND，所述第三PMOS管Mp3的漏极与所述第二NMOS管Mn2的栅极以及所述电容Cc的第二端连接并通过所述第二电阻R2接地GND，所述第四PMOS管Mp4的漏极与需要偏置电流的工作电路(例如时钟电路)连接。
所述第一NMOS管Mn1的栅极连接到基准电压VREF，所述第一NMOS管Mn1的源极与所述第二NMOS管Mn2的源极以及所述第三NMOS管Mn3的漏极连接，所述第三NMOS管Mn3的栅极通过所述第二开关SW2接地GND，所述第三NMOS管Mn3的源极接地GND。所述第四NMOS管Mn4的栅极和漏极与所述第三NMOS管Mn3的栅极连接并通过所述第二开关SW2接地GND，所述第四NMOS管Mn4的漏极通过所述第一电阻R1和所述第一开关SW1连接到电源端VDD，所述第四NMOS管Mn4的源极接地GND。
本实施方式提供的用于快速唤醒芯片的电流偏置电路，在现有的电流偏置电路基础上增加第四开关SW4和第五开关SW5。在正常工作时，第四开关SW4闭合、第五开关SW5断开，实现的功能与现有的电流偏置电路相同。在关断时，第四开关SW4断开、第五开关SW5闭合，使工作点A的电位连接到GND上，使工作点B的电位连接到VDD上，工作点A与工作点B之间是断开的，整个电路没有电流。
本实施方式提供的电流偏置电路，在关断时(SW4断开、SW5闭合)工作点A的电位连接到GND，工作点B的电位连接到VDD，工作点A与工作点B的电位差最大；在由关断到开启的过程中，即从SW4断开、SW5闭合转变为SW4闭合、SW5断开时，工作点A与工作点B被连接在一起，A、B两工作点会趋于同一电位。由于在关断时，A、B两工作点均有较大电容(Cc、Mn1、Mp2相当于工作点A的电容，Mp3、Mp4相当于工作点B的电容)，而在开启时(SW4闭合、SW5断开)A、B两工作点被连接在一起，电容上的电荷迅速转移使工作点A与工作点B的电位趋于同一电位，因此由关断到开启时，工作点B的电位会被瞬间拉低，从而快速打开Mp3、Mp4(即打开电流输出支路)；经过Mp3、Mp4构成的电流镜将偏置电流输出，为时钟电路提供偏置电流，提高时钟电路的启动速度。
需要说明的是，时钟电路是芯片的关键电路之一，本实施方式仅以时钟电路为例进行描述。本实施方式提供的电流偏置电路能够快速启动芯片中的各种关键电路以快速唤醒芯片，解决芯片唤醒时间长的问题。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。
Claims (3)
1.一种用于快速唤醒芯片的电流偏置电路，包括偏置电流产生电路、低精度偏置电流产生电路以及电流输出支路，其特征在于，还包括附加开关电路；
所述附加开关电路设置于所述偏置电流产生电路与所述电流输出支路之间，用于在所述电流偏置电路由关断到开启的过程中拉低所述电流输出支路的工作点的电位，以打开所述电流输出支路输出所述偏置电流产生电路产生的偏置电流；
所述偏置电流产生电路包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一开关以及第二开关；
所述电流输出支路包括：第三PMOS管、第四PMOS管、第三开关、第二电阻以及电容；
所述附加开关电路包括：第四开关和第五开关；
所述第三PMOS管的栅极和所述第四PMOS管的栅极通过所述第四开关与所述第二PMOS管的漏极连接，所述第二PMOS管的漏极与所述第一NMOS管的漏极以及所述电容的第一端连接并通过所述第五开关接地。
2.根据权利要求1所述的用于快速唤醒芯片的电流偏置电路，其特征在于，
所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极以及所述第四PMOS管的源极均与电源端连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，所述第三PMOS管的栅极和所述第四PMOS管的栅极通过所述第三开关连接到电源端；
所述第一PMOS管的漏极与所述第二PMOS管的栅极以及所述第二NMOS管的漏极连接，所述第三PMOS管的漏极与所述第二NMOS管的栅极以及所述电容的第二端连接并通过所述第二电阻接地，所述第四PMOS管的漏极与需要偏置电流的工作电路连接；
所述第一NMOS管的栅极连接到基准电压，所述第一NMOS管的源极与所述第二NMOS管的源极以及所述第三NMOS管的漏极连接，所述第三NMOS管的栅极通过所述第二开关接地，所述第三NMOS管的源极接地。
3.根据权利要求2所述的用于快速唤醒芯片的电流偏置电路，其特征在于，所述低精度偏置电流产生电路包括：第四NMOS管、第一电阻；
所述第四NMOS管的栅极和漏极与所述第三NMOS管的栅极连接并通过所述第二开关接地，所述第四NMOS管的漏极通过所述第一电阻和所述第一开关连接到电源端，所述第四NMOS管的源极接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011163154.4A CN112462834B (zh) | 2020-10-27 | 2020-10-27 | 用于快速唤醒芯片的电流偏置电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011163154.4A CN112462834B (zh) | 2020-10-27 | 2020-10-27 | 用于快速唤醒芯片的电流偏置电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112462834A CN112462834A (zh) | 2021-03-09 |
| CN112462834B true CN112462834B (zh) | 2022-05-13 |
Family
ID=74834576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011163154.4A Active CN112462834B (zh) | 2020-10-27 | 2020-10-27 | 用于快速唤醒芯片的电流偏置电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112462834B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118449513A (zh) * | 2024-06-03 | 2024-08-06 | 北京智芯微电子科技有限公司 | 一种发射电路、数字隔离器及芯片 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11167422A (ja) * | 1997-12-04 | 1999-06-22 | Fuji Electric Co Ltd | ３端子レギュレータ |
| CN101881982A (zh) * | 2009-05-05 | 2010-11-10 | 瑞萨电子(中国)有限公司 | 一种防止过冲的稳压电路及基准电路 |
| TW201044132A (en) * | 2009-06-03 | 2010-12-16 | Advanced Analog Technology Inc | Quick-start low dropout regulator |
| CN102183991A (zh) * | 2011-03-18 | 2011-09-14 | 清华大学 | 一种极低功耗带隙基准源 |
| CN105469818A (zh) * | 2014-09-12 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 读出放大器 |
| CN110377092A (zh) * | 2019-09-02 | 2019-10-25 | 中国科学院微电子研究所 | 一种低压差线性稳压器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG135975A1 (en) * | 2006-03-07 | 2007-10-29 | St Microelectronics Asia | Circuit and method for fast switching of a current mirror with large mosfet size |
| US9235225B2 (en) * | 2012-11-06 | 2016-01-12 | Qualcomm Incorporated | Method and apparatus reduced switch-on rate low dropout regulator (LDO) bias and compensation |
-
2020
- 2020-10-27 CN CN202011163154.4A patent/CN112462834B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11167422A (ja) * | 1997-12-04 | 1999-06-22 | Fuji Electric Co Ltd | ３端子レギュレータ |
| CN101881982A (zh) * | 2009-05-05 | 2010-11-10 | 瑞萨电子(中国)有限公司 | 一种防止过冲的稳压电路及基准电路 |
| TW201044132A (en) * | 2009-06-03 | 2010-12-16 | Advanced Analog Technology Inc | Quick-start low dropout regulator |
| CN102183991A (zh) * | 2011-03-18 | 2011-09-14 | 清华大学 | 一种极低功耗带隙基准源 |
| CN105469818A (zh) * | 2014-09-12 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 读出放大器 |
| CN110377092A (zh) * | 2019-09-02 | 2019-10-25 | 中国科学院微电子研究所 | 一种低压差线性稳压器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112462834A (zh) | 2021-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042299B2 (en) | Crystal oscillation circuit | |
| US10256797B2 (en) | Oscillator | |
| CN111610812B (zh) | 一种带隙基准电源产生电路及集成电路 | |
| CN110442180B (zh) | 功率-循环电压参考 | |
| US20220294426A1 (en) | Ultra-low energy per cycle oscillator topology | |
| KR20100077271A (ko) | 기준전압 발생회로 | |
| US20030006746A1 (en) | Reference voltage generator | |
| JP2013504263A (ja) | Ｍｏｓｆｅｔのソースバルク電圧を用いた信号処理ａｓｉｃ用の温度補償ｒｃ発振器 | |
| CN101876836A (zh) | 参考电压产生电路 | |
| US20170160763A1 (en) | Low-power pulsed bandgap reference | |
| JP2004194336A (ja) | 高品質並列共振発振器 | |
| CN112462834B (zh) | 用于快速唤醒芯片的电流偏置电路 | |
| CN106788338A (zh) | Rc振荡电路 | |
| CN112947662A (zh) | 一种基于比较器的低功耗ldo电路 | |
| CN113359918B (zh) | 一种可输出低噪声和高psrr的ldo电路 | |
| CN114204805A (zh) | 用于高压Buck变换器的电源轨电路 | |
| JP2573266B2 (ja) | 発振回路 | |
| JP2009140261A (ja) | 半導体集積回路 | |
| US20050094421A1 (en) | Integrated charge pump voltage converter | |
| TWI591459B (zh) | Analog electronic clock | |
| CN114510113A (zh) | 一种射频前端芯片的偏置电压产生电路 | |
| TW202211625A (zh) | 欠壓鎖定電路及其操作方法 | |
| Yao et al. | A low power trimming-free relaxation oscillator with process and temperature compensation | |
| CN103095253A (zh) | 低功耗晶振电路 | |
| US20240275282A1 (en) | Circuit and method for start-up of reference circuits in devices with a plurality of supply voltages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |