CN112446180A - 应用于多个操作模式的电路 - Google Patents

应用于多个操作模式的电路 Download PDF

Info

Publication number
CN112446180A
CN112446180A CN201910818203.4A CN201910818203A CN112446180A CN 112446180 A CN112446180 A CN 112446180A CN 201910818203 A CN201910818203 A CN 201910818203A CN 112446180 A CN112446180 A CN 112446180A
Authority
CN
China
Prior art keywords
signal
circuit
flop
multiplexer
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910818203.4A
Other languages
English (en)
Inventor
张斯扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201910818203.4A priority Critical patent/CN112446180A/zh
Publication of CN112446180A publication Critical patent/CN112446180A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开一种应用于多个操作模式的电路，其包含有一第一电路、一第二电路、一第一多任务器、一第二多任务器以及一特定正反器。在该电路的操作中，该第一电路用以产生一第一信号，该第二电路用以产生一第二信号，该第一多任务器用以根据一模式选择信号以输出该第一信号或是该第二信号，该第二多任务器用以根据该模式选择信号以输出一第一频率信号或是一第二频率信号，以及该特定正反器用以根据该第二多任务器所输出的该第一频率信号或是该第二频率信号以对该第一多任务器所输出的该第一信号或是该第二信号进行取样，以产生一输出信号。

Description

应用于多个操作模式的电路
技术领域
本发明是有关于电路设计，尤指一种可以在不同操作模式下都可以符合建立时间余裕(setup time margin)以及保持时间余裕(hold time margin)的电路。
背景技术
在一般的电路设计中，若是发生建立时间余裕不足的情形时，通常会通过延迟提供给正反器的频率信号以解决此一问题。然而，若是上述正反器会在不同的时间点操作在不同的模式时，例如测试模式以及操作模式，则由于其信号路径并不相同，故在解决操作模式下建立时间余裕不足的情形时可能会引发测试模式下保持时间余裕的问题，因而造成电路设计上的困扰。
发明内容
因此，本发明的目的之一在于提供一种应用于多个操作模式的电路，其可以在不同操作模式下都可以符合建立时间余裕以及保持时间余裕，且仅需要额外设置少量的延迟电路，以解决先前技术中的问题。
在本发明的一个实施例中，公开了一种应用于多个操作模式的电路，其包含有一第一电路、一第二电路、一第一多任务器、一第二多任务器以及一特定正反器。在该电路的操作中，该第一电路用以产生一第一信号，该第二电路用以产生一第二信号，该第一多任务器用以根据一模式选择信号以输出该第一信号或是该第二信号，该第二多任务器用以根据该模式选择信号以输出一第一频率信号或是一第二频率信号，以及该特定正反器用以根据该第二多任务器所输出的该第一频率信号或是该第二频率信号以对该第一多任务器所输出的该第一信号或是该第二信号进行取样，以产生一输出信号。
在本发明的另一个实施例中，公开了一种应用于多个操作模式的信号处理方法，其包含有以下步骤：使用一第一电路以产生一第一信号；使用一第二电路以产生一第二信号；根据一模式选择信号以输出该第一信号或是该第二信号；根据该模式选择信号以自一第一频率信号或是一第二频率信号中选择其一，其中该第一频率信号与该第二频率信号具有不同的相位；以及使用一特定正反器以使用该第一频率信号或是该第二频率信号来对该第一信号或是该第二信号进行取样，以产生一输出信号。
附图说明
图1为根据本发明一实施例的应用于多个操作模式的电路。
图2示出了参考频率信号、第一信号以及第一频率信号的示意图。
图3为根据本发明一实施例的应用于多个操作模式的信号处理方法的流程图。
具体实施方式
图1为根据本发明一实施例的应用于多个操作模式的电路100的示意图。如图1所示，电路100包含了一第一电路110、一第二电路120、一第一多任务器130、一第二多任务器140、一特定正反器150以及一延迟电路160，其中第一电路110包含了一第一正反器112以及一逻辑电路114，且第二电路120包含了一第二正反器122。在本实施例中，电路100的设计可以使得当操作在功能模式或是测试模式时都能够让特定正反器150可以符合建立时间余裕以及保持时间余裕。
在电路100的操作中，假设电路100操作在功能模式，例如电路100已经被应用在实际电子产品中并开始正常运作，则此时电路100内的其他组件会产生一模式选择信号VS至多任务器130以选择第一电路110所产生的一第一信号D1来作为输出。参考图1，第一电路110所包含的第一正反器112是使用一参考频率信号CK来对一信号D_F进行取样，且逻辑电路114接收第一正反器112的输出D0以产生第一信号D1，此外，在本实施例中，逻辑电路114本身造成的延迟会接近或大于参考频率信号CK的一个周期，而使得若是特定正反器150使用参考频率信号CK来对第一信号D1进行取样时会发生建立时间余裕不足的情形。因此，为了解决此一问题，延迟电路对参考频率信号CK进行延迟操作以产生一第一频率信号CK1，且第二多任务器140根据模式选择信号VS来选择第一频率信号CK1以作为输出，以供特定正反器150使用第一频率信号CK1来对第一信号D1进行取样以产生一输出信号Dout。图2示出了参考频率信号CK、第一正反器112的输出D0、第一信号D1以及第一频率信号CK1的示意图，如图2所示，由于第一信号D1是由具有较大延迟量的逻辑电路114所产生，故特定正反器150通过使用经过延迟而相位落后的频率信号CK1来对第一信号D1进行取样，可以确保符合建立时间余裕的要求。
另外，若是电路100操作在测试模式，例如电路100尚在工厂端进行测试而尚未应用在实际电子产品中，则此时电路100内的其他组件会产生模式选择信号VS至多任务器130以选择第二电路120所产生的一第二信号D2来作为输出。在本实施例中，第二电路120中的第二正反器122是使用参考频率信号CK来对一信号D_T进行取样以产生第二信号D2，且第二正反器122与第一多任务器130之间并不具有任何的延迟电路。因此，由于第一电路110所产生的第一信号D1与第二电路120所产生的第二信号D2所经过的路径延迟并不相同，故正反器150使用经过延迟后的第一频率信号CK1来对第二信号D2进行取样可能会发生保持时间余裕不足的情形。因此，第二多任务器140根据模式选择信号VS来选择第二频率信号CK2以作为输出，以供特定正反器150使用第二频率信号CK2来对第一信号D1进行取样以产生输出信号Dout。在本实施例中，参考频率信号CK是直接作为第二频率信号CK2，但本发明并不以此为限，只要第一频率信号CK1的相位落后于第二频率信号CK2且具有相同的频率，第一频率信号CK1以及第二频率信号CK2可以有不同的产生方式。
在图1的实施例中，第二正反器122与第一多任务器130之间不具有任何的延迟电路，然而，本发明并不以此为限，在其他的实施例中，第二正反器122与第一多任务器130之间亦可设置延迟量低于逻辑电路114的延迟电路，亦即第二正反器122与第一多任务器130之间对于第二信号D2的延迟量低于逻辑电路114或是延迟电路160延迟量。另外需注意的是，上述的延迟电路所指的是刻意使用电路组件，例如缓冲器或是反相器来实现，而不包含电路中一般连接组件的走线。
如以上的实施例所述，当特定正反器150所接收到的是来自于具有较长路径延迟的信号时(例如，第一信号D1)，则特定正反器150会使用经过较长延迟的频率信号(例如，第一频率信号CK1)来进行取样，以符合建立时间余裕的要求；另一方面，当特定正反器150所接收到的是来自于具有较短路径延迟的信号时(例如，第二信号D2)，则特定正反器150会使用经过较短延迟的频率信号(例如，第二频率信号CK2)来进行取样，以符合保持时间余裕的要求。因此，电路100可以在不同操作模式下都可以符合建立时间余裕以及保持时间余裕，且仅需要额外设置芯片面积需求低的第二多任务器140以及延迟电路160，以节省制作成本。
图3为根据本发明一实施例的应用于多个操作模式的信号处理方法的流程图。参考以上实施例的说明，信号处理方法的流程如下所述。
步骤300：流程开始。
步骤302：使用一第一电路以产生一第一信号。
步骤304：使用一第二电路以产生一第二信号。
步骤306：根据一模式选择信号以输出该第一信号或是该第二信号至一特定正反器。
步骤308：根据该模式选择信号以自一第一频率信号或是一第二频率信号中选择其一并输出至该特定正反器，其中该第一频率信号与该第二频率信号具有不同的相位。
步骤310：使用该特定正反器以使用该第一频率信号或是该第二频率信号来对该第一信号或是该第二信号进行取样，以产生一输出信号。
以上所述仅为本发明的优选实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
【符号说明】
100 电路
110 第一电路
112 第一正反器
114 逻辑电路
120 第二电路
122 第二正反器
130 第一多任务器
140 第二多任务器
150 特定正反器
160 延迟电路
300～310 步骤
CK 参考频率信号
CK1 第一频率信号
CK2 第二频率信号
D0 第一正反器的输出
D_F、D_T 信号
D1 第一信号
D2 第二信号
Dout 输出信号
VS 模式选择信号。

Claims (10)

1.一种应用于多个操作模式的电路，包含有：
一第一电路，用以产生一第一信号；
一第二电路，用以产生一第二信号；
一第一多任务器，耦接于该第一电路以及该第二电路，用以根据一模式选择信号以输出该第一信号或是该第二信号；
一第二多任务器，用以根据该模式选择信号以输出一第一频率信号或是一第二频率信号；以及
一特定正反器，耦接于该第一多任务器以及该第二多任务器，用以根据该第二多任务器所输出的该第一频率信号或是该第二频率信号以对该第一多任务器所输出的该第一信号或是该第二信号进行取样，以产生一输出信号。
2.根据权利要求1所述的电路，其中该第一频率信号与该第二信号具有不同的相位。
3.根据权利要求2所述的电路，其中该第一电路包含有：
一第一正反器；以及
一逻辑电路，用以根据该第一正反器的输出以产生该第一信号；以及
该第二电路包含有：
一第二正反器，用以产生该第二信号。
4.根据权利要求3所述的电路，其中该第一频率信号的相位落后于该第二频率信号；以及当该模式选择信号指示一第一模式时，该第一多任务器输出该第一信号，且该第二多任务器输出该第一频率信号至该特定正反器；以及当该模式选择信号指示一第二模式时，该第二多任务器输出该第二信号，且该第二多任务器输出该第二频率信号至该特定正反器。
5.根据权利要求4所述的电路，其中该第一模式为一功能模式，且该第二模式为一测试模式。
6.根据权利要求4所述的电路，还包含有：
一延迟电路，用以对一参考频率信号进行延迟操作以产生该第一频率信号；
其中该延迟电路是用来使得该特定正反器能够符合一建立时间余裕。
7.根据权利要求6所述的电路，其中该第二正反器与该第一多任务器之间对于该第二信号的延迟量低于该延迟电路的延迟量。
8.根据权利要求6所述的电路，其中该第二正反器与该第一多任务器之间不具有任何的延迟电路。
9.根据权利要求6或7所述的电路，其中该参考频率信号作为该第二频率信号。
10.根据权利要求3所述的电路，其中该第一正反器与该第二正反器接收相同的频率信号。
CN201910818203.4A 2019-08-30 2019-08-30 应用于多个操作模式的电路 Pending CN112446180A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910818203.4A CN112446180A (zh) 2019-08-30 2019-08-30 应用于多个操作模式的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910818203.4A CN112446180A (zh) 2019-08-30 2019-08-30 应用于多个操作模式的电路

Publications (1)

Publication Number Publication Date
CN112446180A true CN112446180A (zh) 2021-03-05

Family

ID=74735301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910818203.4A Pending CN112446180A (zh) 2019-08-30 2019-08-30 应用于多个操作模式的电路

Country Status (1)

Country Link
CN (1) CN112446180A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011412A (en) * 1998-05-01 2000-01-04 International Business Machines Corporation Frequency shift detection circuit with selectable granularity
US6393592B1 (en) * 1999-05-21 2002-05-21 Adaptec, Inc. Scan flop circuitry and methods for making the same
US20040210807A1 (en) * 2003-04-17 2004-10-21 James Sweet Methodology for selectively testing portions of an integrated circuit
US7777534B2 (en) * 2006-10-23 2010-08-17 Realtek Semiconductor Corp. Fraction-N frequency divider and method thereof
CN103532525A (zh) * 2012-06-28 2014-01-22 慧荣科技股份有限公司 正反器电路
CN103684362A (zh) * 2012-09-10 2014-03-26 联咏科技股份有限公司 多相位时钟除频器
KR20150109650A (ko) * 2014-03-20 2015-10-02 한국과학기술원 시간 디지털 변환기 및 그의 제어 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011412A (en) * 1998-05-01 2000-01-04 International Business Machines Corporation Frequency shift detection circuit with selectable granularity
US6393592B1 (en) * 1999-05-21 2002-05-21 Adaptec, Inc. Scan flop circuitry and methods for making the same
US20040210807A1 (en) * 2003-04-17 2004-10-21 James Sweet Methodology for selectively testing portions of an integrated circuit
US7777534B2 (en) * 2006-10-23 2010-08-17 Realtek Semiconductor Corp. Fraction-N frequency divider and method thereof
CN103532525A (zh) * 2012-06-28 2014-01-22 慧荣科技股份有限公司 正反器电路
CN103684362A (zh) * 2012-09-10 2014-03-26 联咏科技股份有限公司 多相位时钟除频器
KR20150109650A (ko) * 2014-03-20 2015-10-02 한국과학기술원 시간 디지털 변환기 및 그의 제어 방법

Similar Documents

Publication Publication Date Title
US6070260A (en) Test methodology based on multiple skewed scan clocks
JP2007108172A (ja) 半導体回路のオンチップ特性を測定するための装置及びそれに関する方法
US7242737B2 (en) System and method for data phase realignment
JP2002289776A (ja) 半導体装置
US6756808B2 (en) Clock edge detection circuit
US9021323B1 (en) Test techniques and circuitry
JP4191185B2 (ja) 半導体集積回路
CN112446180A (zh) 应用于多个操作模式的电路
KR100800139B1 (ko) 디엘엘 장치
US10276258B2 (en) Memory controller for selecting read clock signal
US11402431B2 (en) Detection circuit and detection method
CN116388737A (zh) 用于转换故障测试的时钟整形器电路
JP4335961B1 (ja) テスト回路
KR102491690B1 (ko) 클락 검출기 및 클락 검출 방법
US7246286B2 (en) Testing methods and chips for preventing asnchronous sampling errors
TWI698088B (zh) 應用於多個操作模式的電路
US11482992B2 (en) Clock sweeping system
US7152195B2 (en) Scan test circuit
JP2679622B2 (ja) クロック位相制御回路
RU2806240C1 (ru) Схема обнаружения и способ обнаружения
KR100244430B1 (ko) 반도체 칩의 테스트 회로
JPWO2006025285A1 (ja) 可変遅延回路、マクロセルデータ、論理検証方法、試験方法および電子デバイス
US7583544B2 (en) Data reading circuit
JP4186559B2 (ja) スキャンフリップフロップ
JP6530288B2 (ja) 半導体装置および半導体装置のテスト方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination