CN112436009B - 包含结合衬垫下方的电路系统的存储器装置 - Google Patents

包含结合衬垫下方的电路系统的存储器装置 Download PDF

Info

Publication number
CN112436009B
CN112436009B CN202010795500.4A CN202010795500A CN112436009B CN 112436009 B CN112436009 B CN 112436009B CN 202010795500 A CN202010795500 A CN 202010795500A CN 112436009 B CN112436009 B CN 112436009B
Authority
CN
China
Prior art keywords
conductive
memory device
substrate
coupled
conductive pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010795500.4A
Other languages
English (en)
Other versions
CN112436009A (zh
Inventor
C·切拉福利
K·W·马尔
B·J·瑟德林
M·P·瓦奥莱特
J·D·托迈科
J·E·戴维斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112436009A publication Critical patent/CN112436009A/zh
Application granted granted Critical
Publication of CN112436009B publication Critical patent/CN112436009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及包含结合衬垫下方的电路系统的存储器装置。一些实施例包含设备和制造所述设备的方法。所述设备中的一个包含：半导体裸片的衬底；存储器单元部分，其位于所述衬底的第一部分上方；导电衬垫部分，其位于所述衬底的第二部分上方和所述存储器单元部分外部；以及传感器电路，其包含位于所述衬底的所述第二部分上方和所述导电衬垫部分下方的部分。所述导电衬垫部分包含导电衬垫。所述导电衬垫中的每一个是耦合到所述衬底外部的基底的导电触点的相应电路径的部分。

Description

包含结合衬垫下方的电路系统的存储器装置
技术领域
本申请案涉及存储器装置。
背景技术
存储器装置广泛地用于计算机和许多其它电子物品中来存储信息。存储器装置经常包含半导体裸片，其中形成存储器单元和相关联电路系统。许多封装技术可用于在封装中组装裸片。此封装也被称作集成电路(IC)封装或IC芯片。封装具有电连接以允许在裸片上的电路与封装外的外部装置之间传输电信号。
在组装期间的封装过程可引发裸片上的应力。此应力可能难以检测。因此，通常仅可观察到永久损坏(例如，在组装封装之后损坏)。检测由于裸片的组装带来的裸片应力的一些常规技术经常是基于有限数目的故障裸片。此类常规技术通常也缺乏示出来自在裸片的电路上的组装的裸片应力的影响的数据。此外，裸片的电路在存储器装置的制造期间可能经受工艺变化。一些常规技术可以使用来自裸片的小样本的有限数据来量化和预测此类工艺变化的预期影响。常规技术的这些限制可减少产量，引入裸片功能性中的边际性，在包含裸片的存储器装置的正常操作模式期间产生可靠性问题，和/或下文论述的其它缺陷。
发明内容
本发明的一个方面涉及一种设备，其包括：半导体裸片的衬底；存储器单元部分，其位于所述衬底的第一部分上方；导电衬垫部分，其位于所述衬底的第二部分上方和所述存储器单元部分外部，所述导电衬垫部分包含导电衬垫，所述导电衬垫中的每一个是耦合到所述衬底外部的基底的导电触点的相应电路径的部分；以及传感器电路，其包含位于所述衬底的所述第二部分上方和所述导电衬垫部分下方的部分。
本发明的另一方面涉及一种设备，其包括：半导体衬底；存储器单元部分，其位于所述半导体衬底上方；电路系统，其电耦合到所述存储器单元部分，所述电路系统包含位于所述存储器单元部分下方和所述半导体衬底的第一部分上方的部分；导电衬垫部分，其位于所述半导体衬底的第二部分上方和所述存储器单元部分外部，所述导电衬垫部分包含导电衬垫；导电线，所述导电线中的每一个包含耦合到所述导电衬垫中的相应导电衬垫的第一末端以及耦合到基底的导电触点的第二末端；以及电路，其位于所述半导体衬底的所述第二部分上方，所述电路包含位于所述导电衬垫当中的导电衬垫下方的至少一部分。
本发明的再另一方面涉及一种设备，其包括：存储器装置的衬底；存储器阵列，其位于所述衬底的第一部分上方；导电衬垫部分，其位于所述衬底的第二部分上方和所述存储器阵列外部，所述导电衬垫部分包含导电衬垫，所述导电衬垫中的每一个是耦合到所述衬底外部的基底的导电触点的相应电路径的部分；以及传感器电路，其耦合到所述导电衬垫中的至少一个且经配置以在所述存储器装置的制造阶段当中的至少一个阶段期间为电学可存取的。
本发明的又另一方面涉及一种设备，其包括：电路板，其包含导电触点；存储器装置，其位于所述电路板上方，所述存储器装置包含：半导体衬底；存储器单元部分，其位于所述半导体衬底上方；电路系统，其电耦合到所述存储器单元部分，所述电路系统包含位于所述存储器单元部分下方和所述半导体衬底的第一部分上方的部分；导电衬垫部分，其位于所述半导体衬底的第二部分上方和所述存储器单元部分外部，所述导电衬垫部分包含第一导电衬垫和第二导电衬垫；第一导线，其耦合于所述第一导电衬垫与所述导电触点中的第一导电触点之间；第二导线，其耦合于所述第二导电衬垫与所述导电触点中的第二导电触点之间；第一电路，其包含位于所述第一导电衬垫下方的至少一部分；以及第二电路，其包含位于所述第二导电衬垫下方的至少一部分。
本发明的另一方面涉及一种方法，其包括：从位于裸片的导电衬垫部分下方的传感器电路收集在第一时间间隔期间产生的第一信息；从所述传感器电路收集在第二时间间隔期间产生的第二信息；分析所述第一和第二信息以产生结果；以及基于所述结果调整在所述裸片的封装的至少部分期间的制造参数。
附图说明
图1示出根据本文中描述的一些实施例的包含基底、裸片和罩壳的封装的侧视图。
图2示出根据本文中描述的一些实施例的图1的封装的俯视图，其包含裸片的导电衬垫、基底的导电触点，和连接于导电衬垫与导电触点之间的导线(例如，结合导线)，以及位于裸片的相应部分下方的电路的轮廓(例如，布局)。
图3示出根据本文中描述的一些实施例的图1的封装的Y-Z方向上的侧视图，其包含位于封装的裸片的导电衬垫部分下方的电路系统的电路。
图4示出根据本文中描述的一些实施例的包含环形振荡器的图3的电路系统的传感器电路的示意图。
图5示出根据本文中描述的一些实施例的包含位于存储器装置的不同层级上的存储器单元的存储器装置的一部分的结构。
图6示出根据本文中描述的一些实施例的包含封装的系统。
图7是根据本文中描述的一些实施例的示出制造封装的方法的流程图。
具体实施方式
本文中所描述的技术包含在存储器装置的裸片上提供有效监视器以用于分析(例如，风险评估)裸片的特定部分的性质(例如，电学和物理性质)。在一实例中，所述有效监视器包含嵌入于裸片中的传感器电路。所述传感器电路可在存储器装置的制造的不同阶段(例如，封装前和封装后阶段)期间经启用以提供评估信息。从传感器电路收集的评估信息可帮助对制造存储器装置的工艺(例如，CMOS工艺)中的变化的检测。收集的评估信息也可允许分析在封装组合件期间(例如，在封装前和封装后阶段期间)裸片上的应力的影响。在一实例中，传感器电路中包含环形振荡器。传感器电路可形成于经常经受结合和封装应力的位置处(例如，导电结合衬垫下方)。本文中所描述的技术可允许在裸片的通常可能浪费的更多位置(例如，导电结合衬垫下方)中形成可靠的电路系统。本文中所描述的技术也可允许在组装期间检测裸片上的应力，进而可作出校正以减少或消除具有永久损坏的裸片的数目。所描述的技术可改进产量，维持存储器装置中的电路系统的可靠性，且改进制造工艺。下文参考图1至图7论述所描述的技术的其它改进和益处。
图1示出根据本文中描述的一些实施例的呈包含基底102、裸片103和罩壳104的封装101的结构的形式的设备。封装101可为电子封装(例如，IC封装)，其可包含栅格阵列(例如，球栅阵列(BGA)封装)、薄型小外形封装(TSOP)、通用快闪存储(UFS)封装或其它类型电子封装。具有封装101的设备可包含或被包含系统(例如，可为其部分)，所述系统例如芯片上系统(SoC)、封装上系统(SoP)、固态驱动器(SSD)、手机、平板计算机、计算机、汽车中的电子模块，或其它类型的电子系统。
如图1所示，封装101可具有在X、Y和Z方向(例如，维度)中定位的组件(例如，电路元件)。X方向和Y方向彼此垂直且垂直于Z方向。图1示出在X-Z方向上的封装101的侧视图(例如，横截面图)。图2和图3中示出封装101的其它视图。
图2示出在X-Y方向上的封装101的俯视图(例如，平面图)。在图1中可见沿着线1-1(例如，横截面线)的封装101的一部分。图3示出封装101的侧视图(例如，横截面图)可从图2中的线3-3(例如，横截面线)获取。在本文的说明书中，附图中示出的元件的尺寸(例如，物理结构)未缩放。为简单起见，封装101的一些组件可在封装101的一个视图(侧视图)中示出。然而，那些组件中的一些可从封装101的另一视图(例如，俯视图)省略。以下描述参考图1和图2。
如图1所示，封装101可包含存储器装置105，其中裸片103可为存储器装置105的部分。虽然存储器装置105被描述为封装101的部分，但存储器装置105可包含整个封装101。
存储器装置105可包含非易失性存储器装置。举例来说，存储器装置105可包含快闪存储器装置(例如，NAND快闪存储器装置)或另一类型的非易失性存储器装置。替代地，存储器装置105可包含易失性存储器装置。如果存储器装置105是NAND存储器装置，那么存储器装置105的裸片103可被称为NAND存储器裸片。
封装101的基底102(图1和图2)(也是存储器装置105的基底)可经配置(例如，结构化)以提供封装101的组件(例如，裸片103中的电路)与封装101外部的其它装置(例如，封装101外部的装置)之间的电连接。基底102可包含电路板(例如，印刷电路板)、引线框、两者的组合，或另一类型基底。如图1和图2中所示，基底102可包含位于基底102的表面102s1(例如，基底102的顶侧上的表面)上的导电触点171、172、173、174、175、176、177、178和179(171至179)。基底102可包含引线框，使得导电触点171至179中的至少一个可为引线框的部分。导电触点171至179中的每一个可包含导电材料(例如，或多种材料)，所述材料可包含单个金属或合金。导电触点171至179的实例材料包含铜、金和其它导电材料。图1和图2示出具有多边形(例如，正方形或矩形)形状作为一实例的导电触点171至179中的每一个。然而，导电触点171至179中的每一个可具有不同形状。
基底102可包含可位于基底102的表面102s2(例如，基底102的底侧上的表面)上的导电连接(电连接)102b。连接102b可包含焊料球或焊料凸块(例如，如果封装101是BGA封装)或其它导电材料。在封装101的替代结构中，基底102可包含引线102L(例如，如果封装101是TSOP)。连接102b(或替代地引线102L)可为封装101的组件(例如，裸片103中的电路)与封装101外部的其它装置之间的电连接的部分。图1和图2示出封装101的连接102b的实例数目和位置。然而，连接102b的数目和位置可变化。
如图1所示，基底102可包含耦合于连接102b(或替代地引线102L)与相应导电触点171至179之间的导电路径102c。在封装101的电路与外部装置(或多个外部装置)之间传输的信号可通过连接102b(或引线102L)和导电路径102c传导。信号可包含电力(例如，供电)信号(例如，Vcc(供应电压)和Vss(接地))、数据信号(例如，输入/输出(I/O)信号)、控制信号和其它信号。因此，导电触点171至179可包含供电触点(携载电力信号的触点)。供电触点可包含至少一个正供应电压触点(例如，Vcc触点)和至少一个接地触点(例如，Vss触点)。导电触点171至179还可包含作为携载数据信号的触点的数据信号触点(例如，I/O触点)，以及控制信号触点(携载控制信号的触点)。导电路径102c可耦合到导电触点171至179的相应供电触点、数据信号触点和控制信号触点。导电路径102c中的每一个之间的导电路径可包含不同导电区(例如，金属区)，其可为基底102的金属线和金属通孔结构的部分。为简单起见，图1部分地且象征性地示出导电路径102c为细线。
封装101的裸片103(图1和图2)(也是存储器装置105的裸片)可包含半导体裸片(例如，硅裸片)。裸片103可包含存储器单元和相关联电路。此类电路可为存储器装置105的部分且可包含解码器电路(例如，字线和位线解码器)、驱动器电路(例如，字线驱动器)、缓冲器(例如，页缓冲器电路)、感测放大器、电荷泵和存储器装置105的其它电路系统。
封装101的罩壳104(图1中示出且图2中未示出)(也是存储器装置105的罩壳)可形成(例如，覆盖)于裸片103上方和基底102的至少一部分上方。如图1所示，罩壳104可形成于基底102的表面102s上方，使得导电触点171至179可直接接触罩壳104的材料(例如，环氧树脂)。罩壳104可保护裸片103免于损坏(例如，物理损坏)且可电隔离裸片103与其它装置(例如，封装101外部的装置)。罩壳104可包含环氧树脂或其它不导电囊封材料。
如图1所示，裸片103可包含其上(或其中)可形成存储器装置105的组件中的一些的衬底110。衬底110可包含半导体衬底(例如，基于硅的衬底)。举例来说，衬底110可包含p型硅衬底(掺杂有p型掺杂剂材料的硅衬底)或n型硅衬底(掺杂有n型掺杂剂材料的硅衬底)。衬底110可包含边缘(例如，在X方向上的左边缘)110L以及相对于X方向(其垂直于Z方向)与边缘110L相对的边缘(例如，在X方向上的右边缘)110R。如图1所示，Z方向垂直于衬底110(例如，从其向外延伸)。Z方向可从相对于衬底110的竖直方向观看。因此，边缘110L和110R可为衬底110的竖直边缘。由于衬底110是裸片103的部分，因此边缘110L和110R也可为裸片103的边缘(或边缘的部分(例如，竖直边缘)。
如图1所示，衬底110可包含在X方向上彼此邻近定位的部分(例如，半导体部分)111、112和113。举例来说，部分111(例如，左部分)邻近边缘110L定位(例如，在附近或紧邻其定位)。部分113(例如，右部分)邻近边缘110R定位(例如，在附近或紧邻其定位)。部分112在X方向上位于部分111与113之间(例如，紧邻其定位)。存储器装置105的组件(例如，电路)中的一些可位于衬底110的不同部分上(例如，形成于其中或形成于其上)。
如图1所示，存储器装置105可包含衬底110的在相应部分111、112和113上方的部分(例如，作用区)中形成的电路121、122和123。电路121、122和123中的每一个可包含可经配置以执行存储器装置(例如，存储器装置105)的功能的部分的电路元件(例如，晶体管)。举例来说，电路121、122和123(单独地或以任何组合)可包含存储器装置105的解码器电路、驱动器电路、缓冲器、感测放大器、电荷泵和其它电路系统(或可为其部分)。图1象征性地仅示出分别包含于电路121、122和123中的晶体管T1、T2和T3作为一实例。然而，电路121、122和123可包含除晶体管以外的额外电路元件(例如，电阻器、电容器和反相器，以及导电路径)。电路121、122和123中的晶体管(例如，晶体管T1、T2和T3)可使用互补型金属氧化物半导体(CMOS)过程或其它过程形成。举例来说，电路121、122和123中的晶体管可包含使用CMOS工艺形成的n沟道金属氧化物半导体(NMOS)晶体管和123p沟道金属氧化物半导体PMOS晶体管。
衬底110可包含作用区和非作用区。衬底110的作用区可含有电路元件的至少部分(例如，至少晶体管的源极、漏极和沟道)。此电路元件可经结构化以执行特定功能(例如，晶体管的功能)。举例来说，电路121、122和123可包含经配置以执行存储器装置105的功能的部分的电路元件(例如，相应晶体管T1、T2和T3)。因此，电路121、122和123位于衬底110的作用区(或多个作用区)上(例如，是其部分)。衬底110的非作用区可不含有电路元件(例如，无晶体管)。如图1所示，衬底的部分111、112和113可不包含电路元件(例如，无晶体管或无晶体管的部分)。举例来说，整个部分111、112和113可在电路121、122和123形成之前和之后保持相同(例如，可包含相同材料(例如，p型硅))。因此，部分111、112和113位于衬底110的非作用区(或作用区)上(例如，是其部分)。
存储器装置105(图1和图2)可包含存储器单元部分(例如，存储器阵列)131、布线部分132、导电衬垫(例如，结合衬垫(或结合衬垫))部分133以及布线部分134。如图1和图2中所示，存储器单元部分131的至少部分(例如，存储器单元部分131的部分或整个存储器单元部分131)可位于电路系统121的至少部分上方(例如，正上方(在Z方向上))以及衬底110的部分111的至少部分上方(例如，正上方(在Z方向上))。
导电衬垫部分133位于存储器单元部分131外部。导电衬垫部分133的至少部分(例如，导电衬垫部分133的部分或整个导电衬垫部分133)可位于电路系统123的至少部分上方(例如，正上方(在Z方向上))和衬底110的部分113的至少部分上方(例如，正上方(在Z方向上))。
如图1和图2中所示，布线部分132和134可位于存储器单元部分131的相对侧(例如，在X方向上的左侧和右侧)上。布线部分132的至少部分(例如，布线部分132的部分或整个布线部分132)可位于电路系统122的至少一部分上方(例如，正上方(在Z方向上))和衬底110的部分112的至少部分上方(例如，正上方(在Z方向上))。布线部分134的至少部分(例如，布线部分134的部分或整个布线部分134)可位于电路系统121的至少部分上方和衬底110的部分111的至少部分上方(例如，正上方(在Z方向上))。
存储器单元部分131可包含存储器单元，所述存储器单元中的每一个在图1中标记为“单元”。存储器单元可位于存储器装置105的不同层级(物理装置层级)上。图1示出包含层级(物理装置层级)141、142、143、144、145、146和147(141至147)的存储器装置105。层级141至147是在Z方向上的存储器装置105的不同层级。存储器单元部分131的存储器单元可位于相应层级(例如，四个层级)143、144、145和146上。
电路121、122和123可位于同一层级(例如，层级142)上。如图1所示，电路系统121的至少一部分可位于存储器单元部分131下方(例如，正下方(在Z方向上))和衬底110的部分111上方(例如，正上方(在Z方向上))。电路系统122的至少一部分可位于布线部分132下方(例如，正下方(在Z方向上))和衬底110的部分112上方(例如，正上方(在Z方向上))。电路系统123的至少一部分可位于布线部分132下方(例如，正下方(在Z方向上))和衬底110的部分113上方(例如，正上方)。
图1示出存储器单元部分131的存储器单元(在相应层级143、144、145和146上)的四个层级(例如，四个层次)的实例。然而，存储器单元部分131可包含存储器单元的不同数目的层级(例如，8、16、32、64、126或更多层级)。
存储器单元部分131的存储器单元可布置成存储器单元串131s(示出三个存储器单元串131s作为实例)。存储器单元串131s中的每一个可包含来自存储器装置105的不同层级(例如，层级143、144、145和146)的存储器单元(示出四个存储器单元作为实例)。存储器单元串131s中的每一个中的存储器单元可与彼此串联连接且可相对于衬底110以一个存储器单元在另一存储器单元上方来定位(例如，竖直定位)。
如上文所提及，存储器装置105可包含非易失性存储器装置(例如，NAND快闪存储器装置)。因此，存储器单元串131s的存储器单元可包含非易失性存储器单元(例如，NAND快闪存储器单元)。存储器单元串103s的存储器单元中的每一个可经配置以存储信息(例如，数据)的至少一个位(例如，仅单个位或多个位)。存储器单元串131s中的每一个可具有与下文参考图5描述的存储器装置501的存储器单元串的结构类似或相同的结构。
如图1和图2中所示，布线部分132和134(图1和图2)中的每一个以及导电衬垫部分133可分别包含导电路径132c、134c和133c。导电路径132c、134c和133c可为存储器装置105中的电路元件之间的电连接的部分。举例来说，导电路径132c、134c和133c可为存储器单元部分131与电路121、122和123之间的电连接的部分。
导电路径132c、134c和133c可携载在存储器装置105的电路元件之间传导(例如，传输)的信号。所述信号可包含电力信号(例如，Vcc和Vss信号)、数据信号、控制信号和其它信号。导电路径132c、134c和133c中的每一个之间的导电路径可包含可为裸片103的金属线和金属通孔结构的部分的不同导电区(例如，金属区)。为简单起见，图1和图2部分地且象征性地示出导电路径132c、134c和133c为细线。
如图1和图2中所示，导电衬垫部分133可包含导电衬垫(例如，结合衬垫(或结合衬垫))151、152、153、154、155、156、157、158和159(151至159)。导电衬垫151至157可位于裸片103的表面133s上(例如，形成于其上)且邻近(例如，靠近或紧邻)裸片103的边缘110R。表面133s可为导电衬垫部分133的电介质材料的最顶部表面。导电衬垫151至159中的每一个可包含导电材料(例如，单个金属)或材料(例如，合金)。导电衬垫151至159的实例材料包含铜、金和其它导电材料。如图1所示，罩壳104可形成于包含导电路径132c、134c和133c的裸片103的组件上方，使得导电衬垫151至159可直接接触罩壳104的材料(例如，环氧树脂)。
在裸片103的电路与外部装置(或多个外部装置)之间传输的信号可通过导电衬垫151至159传导。如上文所描述，信号可包含电力信号(例如，Vcc和Vss信号)、数据信号(例如，(I/O)信号)、控制信号和其它信号。因此，导电衬垫151至159可包含供电衬垫(携载电力信号的衬垫)。供电衬垫可包含至少一个正供应电压衬垫(例如，Vcc衬垫)和至少一个接地触点(例如，Vss衬垫)。导电衬垫151至159还可包含作为携载数据信号的衬垫的数据信号衬垫(例如，I/O衬垫)，和控制信号衬垫(携载控制信号的衬垫)。
导电路径132c、133c和134c中的每一个的至少一部分可耦合到导电衬垫151至159。因此，导电路径132c中的至少一个可耦合到导电衬垫151至159的供电衬垫、数据信号衬垫和控制信号触点中的至少一个。导电路径134c中的至少一个可耦合到导电衬垫151至159的供电衬垫、数据信号衬垫和控制信号触点中的至少一个。导电路径133c中的至少一个可耦合到导电衬垫151至159的供电衬垫、数据信号衬垫和控制信号触点中的至少一个。
封装101可包含导线(例如，结合导线)161、162、163、164、165、166、167、168和169(161至169)。导线161至169中的每一个可包含耦合(例如，通过焊料耦合)到导电衬垫151至159中的一个的末端(例如，末端部分)以及耦合(例如，通过焊料耦合)到导电触点171至179中的一个的另一末端(例如，另一末端部分)。导线161至169中的每一个可包含导电材料(例如，单个金属)或多种材料(例如，合金)。导线161至169的实例材料包含铜、金和其它导电材料。如图1所示，可形成罩壳104，使得导线161至169可直接接触罩壳104的材料(例如，环氧树脂)且可由罩壳104的材料包围(例如，完全包围)。
因此，如图1和图2中所示，导电衬垫151至159中的每一个可为直接耦合到基底102的导电触点(例如，导电触点171至179中的一个)的电路径(例如，导电电路路径)的部分，其中所述导电触点位于衬底110外部。举例来说，导电衬垫151可为直接耦合到基底102的导电触点171的电路径(例如，包含导电衬垫151和导线161的电路径)的部分。在另一实例中，导电衬垫152可为直接耦合到基底102的导电触点172的电路径(例如，包含导电衬垫152和导线162的电路径)的部分。
存储器装置105可包含图1和图2中未图示的其它结构，以免混淆本文中所描述的实例实施例。
图3示出从图2中的线3-3获取的封装101的侧视图。如图3所示，电路系统123可包含分别位于导电衬垫151至159下方(例如，正下方)的电路123.1至123.9。举例来说，电路123.1的至少一部分(即，电路123.1的一部分或整个电路123.1)可直接位于导电衬垫151下方。在另一实例中，电路123.3的至少一部分(即，电路123.3的一部分或整个电路123.3)可直接位于导电衬垫153下方。在另一个实例中，电路123.5的至少一部分(即，电路123.3的一部分或整个电路123.5)可直接位于导电衬垫155下方。
电路123.1至123.9中的每一个可位于衬底110的区(例如，作用区)上(例如，形成于其中)以及衬底110的部分111(例如，非作用区)上方。图3示出电路系统123包含九个电路123.1至123.9的实例。然而，电路系统123中的电路的数目可变化。
电路123.1至123.9中的至少一个可包含可经配置以执行存储器装置(例如，存储器装置105)的功能(或多个功能)的部分的电路元件(例如，晶体管(例如，图1所示的晶体管T3))。举例来说，电路123.1至123.9中的至少一个可包含存储器装置105的解码器电路、驱动器电路、缓冲器、感测放大器、电荷泵和其它电路系统(或可为其部分)。电路123.1至123.9中的两个或更多个可经配置以执行相同功能。可使用CMOS工艺或其它工艺形成电路123.1至123.9中的电路元件(例如，晶体管)。
电路123.1至123.9可通过导电路径133c的至少部分电耦合到存储器装置105的其它部分(例如，到存储器单元部分131以及电路121和122(图1)。电路123.1至123.9也可通过导电路径133c电耦合到导电衬垫151至159。
如图3所示，导电衬垫部分133可包含在导电衬垫部分133中在Z方向上位于不同层级上(例如，形成于其中)的导电材料(例如，金属)331和332的层级(例如，不同层)。导电材料331和332的层级中的每一个可包含导电材料区。举例来说，导电材料331的层级可包含导电区(例如，金属线)331.1、331.2和331.3。在另一实例中，导电材料332的层级可包含导电区(例如，金属线)332.1、332.2和332.3。
图3示出导电区331.1、331.2和331.3彼此分离(例如，电分离)的实例作为一实例。然而，导电区331.1、331.2和331.3中的至少两个(两个或更多个或全部)可彼此电耦合(例如，通过材料(例如，金属)彼此耦合。此材料(未示出)可为与形成导电区331.1、331.2和331.3的材料(例如，金属)相同的材料，且可位于与导电区331.1、331.2和331.3相同的层级(例如，导电材料331的层级)上。
类似地，图3示出导电区332.1、332.2和332.3彼此分离(例如，电分离)的实例作为一实例。然而，导电区332.1、332.2和332.3中的至少两个(两个或更多个或全部)可彼此电耦合(例如，通过材料(例如，未图示)彼此耦合)。此材料可为与形成导电区332.1、332.2和332.3的材料(例如，金属)相同的材料，且可位于与导电区332.1、332.2和332.3相同的层级(例如，导电材料332的层级)上。
封装101可包含导电区(例如，金属)320以将电路123.1至123.9电耦合到相应导电区331.1、331.2和331.3。导电区320中的每一个可包含或包含于在Z方向上延伸的导电通孔(例如，相应电路123.1至123.9与相应导电区331.1、331.2和331.3之间的竖直金属通孔)中。图3示出耦合于电路123.1至123.9中的一个与导电区331.1、331.2和331.3中的一个之间的导电区320中的一个的实例。然而，封装101可包含电耦合到电路123.1至123.9之间的相应电路以及导电区331.1、331.2和331.3中的至少一个的多于一个导电材料(例如，多于一个竖直金属通孔)。
封装101可包含导电材料(例如，金属)321以将导电区331.1、331.2和331.3电耦合到相应导电区332.1、332.2和332.3。导电区321中的每一个可包含或包含于在Z方向上延伸的导电通孔(例如，在导电区331.1、331.2和331中的一个与导电区332.1、332.2和332.3中的一个之间的竖直金属通孔)中。然而，封装101可包含电耦合到导电区332.1、332.2和332.3之间的相应导电区以及导电区332.1、332.2和332.3之间的导电区的多于一个导电材料(例如，多于一个竖直金属通孔)。
封装101可包含导电材料(例如，金属)322以将导电区332.1、332.2和332.3电耦合到导电路径133c的其它相应导电区。
如图3所示，电路123.1至123.9中的至少一个可包含传感器电路，例如传感器电路123.5。传感器电路123.5可包含至少一个环形振荡器(RO)(例如，RO 431和RO 432)，如参考图4更详细描述。
图3示出电路123.2和123.8也可任选地包含传感器电路，其可与传感器电路123.5类似或相同。图3示出包含至多三个传感器电路123.2、123.5和123.8的电路系统123作为一实例。然而，电路系统123中的电路的数目可不同于三个。举例来说，电路系统123可包含仅一个传感器电路(例如，传感器电路123.2、123.5和123.8中的一个)、仅两个传感器电路，或多于三个传感器电路。图3示出传感器电路123.5和电路系统123的其它(任选的)传感器电路的实例位置。然而，传感器电路123.5的位置(和传感器电路123.2和123.8中的每一个的位置)可不同于图3所示的位置。以下描述指代传感器电路123.5的操作和功能(例如，用途)。传感器电路123.3、123.8或这两者(如果它们包含于封装101中)可具有相似的操作和功能。
传感器电路123.5可经配置(例如，结构化)以操作和提供信息(例如，评估信息)，可分析所述信息以维持传感器电路123.5位于(放置于)其上的裸片103的部分中形成的电路系统的可靠性。举例来说，由传感器电路123.5提供的信息可用以确定导电衬垫部分133下方的衬底110的区(例如，含有电路系统123的区)是否可以可靠地用于形成电路系统(例如，电路系统123)。由传感器电路123.5提供的信息也可用以改进形成封装101的制造过程的部分(例如，在组装过程期间的封装和结合)。举例来说，由传感器电路123.5提供的信息可用以检测裸片103的部分上的应力(例如，导电衬垫151至159、导电衬垫部分133以及导电衬垫部分133下方的衬底110的部分上的应力)。基于检测，可作出调整(例如，在封装101的组装期间的封装和结合程序)以防止或减少此类应力。这可避免对裸片的永久损坏且可维持形成于位于导电衬垫151至159下方的衬底110的一部分中(或形成于其上)的电路系统(例如，电路系统123)的可靠性。
传感器电路123.5可电耦合(例如，通过导电路径133c耦合)到导电衬垫151至159中的至少一个，使得可从导电衬垫151至159(例如，通过导电路径133c)存取传感器电路123.5。传感器电路123.5可经配置以可在封装101的制造(存储器装置105的制造)的不同阶段当中的至少一个阶段期间电学存取。举例来说，可在封装前阶段和封装后阶段期间启用(例如，激活)和存取传感器电路123.5以提供封装前信息和封装后信息。封装前阶段可发生在裸片103组装于封装101中之前(例如，导线161至169(图1和图2)形成之前)。封装后阶段可发生在封装前阶段之后以及裸片103组装于封装101中之后(例如，在导线161至169形成之后)。可分析从传感器电路123.5收集的封装前信息和封装后信息以确定裸片103的特定部分是否可改进或可以可靠地使用。此特定部分可包含衬底110的其中形成电路系统123(图1、图2和图3)的区。
分析封装前信息和封装后信息可包含将封装后信息与封装前信息进行比较。基于所述比较，可校正封装后信息相对于封装前信息的偏离以减少或减轻在封装后组装期间可能发生的应力。这可减少永久损坏(例如，导电衬垫部分133附近的损坏)且改进在导电衬垫部分133下方的衬底110的部分中形成的电路系统(例如，电路系统123)的可靠性和质量。
传感器电路123.5可经配置以在测试模式(例如，探测测试模式)中操作。测试模式可在封装101的制造(存储器装置105的制造)的不同阶段当中的至少一个阶段期间发生。举例来说，测试模式可在封装前阶段期间、在封装后阶段期间或在封装前阶段和封装后阶段两者期间发生。测试模式可为存储器装置105的测试模式的部分。替代地，测试模式可为专用于从传感器电路123.5收集信息(例如，图4中示出的信息IN)的单独测试模式。
可在存储器装置105的正常操作(例如，正常模式)期间停用(例如，去活)传感器电路123.5。举例来说，可在封装101装运到封装101的用户之后或在封装101安装于系统(例如，SoC、SoP、蜂窝式电话、计算机或其它电子系统)中之后停用传感器电路123.5(例如，在存储器装置105的正常操作中未预期)。
图4示出根据本文中描述的一些实施例的包含环形振荡器431和432的图3的电路系统123的传感器电路123.5。如图4所示，传感器电路123.5可提供(例如，产生)信息(例如，评估信息)INFO。信息INFO可由可位于裸片103上或裸片103外部的测试设备(例如，测试器)上的收集单元(未图示)收集。信息INFO可经存储(例如，在裸片外存储，例如存储于测试设备中)。随后，信息INFO可用于分析在封装前阶段和封装后阶段期间裸片103的一部分(例如，在图1中的电路系统123的位置处的部分)的电学和物理性质。
如图4中所示出，传感器电路123.5可包含耦合到环形振荡器431和432的控制单元420、选择器(例如，多路复用器)440和输出单元450。控制单元420可接收控制信息CTL以控制传感器电路123.5的操作。可从测试设备(未图示)或从位于裸片103上的控制单元(例如，测试模式控制单元，未图示)将控制信息CTL提供到控制单元420。控制信息CTL可至少包含时钟信息(例如，时钟信号CLK，未图示)、计数器开始和停止信号(例如，用以控制计数器451)，和用以控制选择器440的选择信息。控制单元420可将时钟信息作为输入信号提供到环形振荡器431和432中的每一个的输入节点(未经标记)。控制单元420可使用选择信息来控制信号SEL且使选择器440选择信号(例如，振荡信号)OSC1和OSC2中的一个作为信号(例如，振荡信号)OSC。
环形振荡器431可包含彼此串联连接的反相器(例如，奇数数目的反相器)I1、I2和I3。环形振荡器432可包含彼此串联连接的反相器(例如，奇数数目的反相器)I4、I5和I6。如图4中所示出，串联连接的反相器I1、I2和I3与串联连接的反相器I4、I5和I6并联耦合于控制单元420与选择器440之间。
环形振荡器431和432可在不同供应电压下操作。举例来说，环形振荡器431和432可分别在供应电压Vcc1和Vcc2下操作。供应电压Vcc2的值可小于供应电压Vcc1的值。环形振荡器431和432可分别产生信号OSC1和OSC2。信号OSC1和OSC2中的每一个的频率可基于控制信息CTL中包含的时钟信号(例如，信号CLK，未图示)的频率。由于环形振荡器431和432可在不同供应电压下操作，因此信号OSC1和OSC2的频率可不同。举例来说，信号OSC1可具有大于信号OSC2的频率的频率。
选择器440可包含输入节点441和442、选择节点443以及输出节点444。选择器440可接收信号SEL以选择输入节点441处的信号OSC1或输入节点442处的信号OSC2，且提供(例如，传递)所选择信号(信号OSC1或信号OSC2)到输出节点444作为信号OSC。因此，信号OSC可基于信号OSC1(例如，如果选择振荡器431)或信号OSC2(例如，如果选择振荡器432)。
输出单元450可接收信号OSC且基于信号OSC产生信息(例如，输出信息)INFO。信息INFO可包含信号OSC的时序信息(例如，循环(周期)的数目)。举例来说，信息INFO可包含在一时间间隔(例如，固定时间量)内的信号OSC的循环的数目，所述时间间隔是控制信息CTL中可包含的预定时间间隔。输出单元450可包含计数器451以对此时间间隔内的信号OSC的循环数目进行计数。控制信息CTL可使计数器451基于控制信息CTL中分别包含的计数器开始和停止信号来开始和停止所述时间间隔内的信号OSC的循环数目的计数。
图4示出包含两个环形振荡器431和432的传感器电路123.5作为一实例。然而，传感器电路123.5的环形振荡器的数目可不同于两个。环形振荡器的数目可取决于由裸片103形成的电路系统的不同类型组件(例如，晶体管)的数目。举例来说，裸片103可包含可具有两种不同栅极氧化物厚度的晶体管(例如，NMOS和PMOS)。在此实例中，传感器电路123.5可包含两个环形振荡器(例如，环形振荡器431和432)以允许分析裸片103的晶体管的不同类型(例如，两种不同的栅极氧化物厚度)。
如上文所描述，可在封装前阶段和封装后阶段期间从传感器电路123.5收集信息(例如，评估信息)。在图4中，可在封装前阶段和封装后阶段中的每一个中收集不同信息。举例来说，信息INFO可包含信息INFO_pre1、INFO_post1、INFO_pre2和INFO_post2。信息INFO_pre1和INFO_post1可分别基于在封装前和封装后阶段期间环形振荡器431的操作来收集。信息INFO_pre2和INFO_post2可分别基于在封装前和封装后阶段期间环形振荡器432的操作来收集。这些所收集的信息(例如，INFO_pre1、INFO_post1、INFO_pre2和INFO_post2)可用以分析在封装前阶段和封装后阶段期间裸片103的一部分(例如，在图1中的电路系统123的位置处的部分)的电学和物理性质。
每一信息INFO_pre1和INFO_post1可包含同一时间间隔(例如，X个单位的时间)内的信号OSC的循环的数目。举例来说，信息INFO_pre1可包含X秒内的信号OSC的N个循环，且信息INFO_post1可包含X秒内的信号OSC的M个循环(其中N和M是整数且X是正数)。在此实例中，取决于在封装前阶段和封装后阶段期间裸片103的一部分(例如，在图1中电路系统123的位置处的部分)的电学和物理性质，N和M的值可为相同的(或大体上相同)或可为不同的。
每一信息INFO_pre2和INFO_post2可包含同一时间间隔(例如，Y个单位的时间)内的信号OSC的循环的数目。举例来说，信息INFO_pre1可包含Y秒内的信号OSC的O个循环，且信息INFO_post1可包含Y秒内的信号OSC的P个循环(其中O和P是整数且Y是正数)。在此实例中，取决于裸片103的一部分(例如，在图1中电路系统123的位置处的部分)的电学和物理性质，O和P的值可为相同的(或大体上相同)或可为不同的。
如上文所描述，分析封装前信息和封装后信息可包含将封装后信息与封装前信息进行比较。举例来说，可将信息INFO_pre1与信息INFO_post1进行比较，且可将信息INFO_post1与信息INFO_post2进行比较。来自所述比较的结果可用以调整制造参数(例如，过程和温度)以预测和减少永久损坏(例如，由于在结合和封装期间的裸片应力)且改进导电衬垫部分133下方的衬底110的一部分中形成的电路系统(例如，电路系统123)的可靠性和质量。举例来说，如果INFO_post1的值(例如，信号OSC的M数目个循环)与值(例如，信号OSC的N数目个循环)的差(例如，由所述比较得到的时钟移位)大于可接受裕量(例如，预定裕量)，那么可执行调整以调整制造参数(例如，在封装前阶段、封装后阶段或这两者期间)以减少封装后信息与封装前信息的值之间的差(例如，减少时钟移位)。在另一实例中，如果INFO_post2的值(例如，信号OSC的O数目个循环)与值(例如，信号OSC的P数目个循环)的差(例如，由所述比较得到的时钟移位)大于可接受裕量(例如，预定裕量)，那么可执行调整以调整制造参数(例如，在封装前阶段、封装后阶段或这两者期间)以减少封装后信息与封装前信息的值之间的差(例如，减少时钟移位)。
上文描述的比较可基于从同一裸片、从同一晶片的不同裸片、从一个晶片上的裸片到另一晶片的裸片以及从一个批次的晶片到另一批次的晶片收集的封装前信息和封装后信息。可执行所述比较以确定同一裸片内的封装前信息与封装后信息之间的值的差(例如，时钟移位)、同一晶片的裸片之间的时钟的范围(例如，分布)、从一个晶片的裸片到另一晶片的裸片的时钟(例如，基于封装前信息和封装后信息)的范围(例如，分布)，以及从一个批次的晶片到另一批次的晶片的时钟的范围(例如，分布)。如上文所描述，基于所述比较，可作出校正(例如，过程和温度的调整)以减少永久损坏(例如，导电衬垫部分133附近的损坏)且改进导电衬垫部分133下方的衬底110的部分中形成的电路系统(例如，电路系统123)的可靠性和质量。
图4示出作为传感器电路123.5的部分的环形振荡器431和432(用于生成信息INFO)作为一实例。然而，传感器电路123.5中可包含其它类型的电学元件(不同于环形振荡器)，只要此类电学元件可允许传感器电路123.5提供可用以分析裸片103的一部分的电学和物理性质的信息(例如，封装前信息和封装后信息)即可，如上文所描述。
图5示出根据本文中描述的一些实施例的存储器装置501的一部分的结构的侧视图。存储器装置501可包含衬底590、包含具有位于相应层级(物理装置层级)543、544、545和546上的存储器单元510、511、512和513的存储器单元串531s的存储器单元部分(例如，存储器单元阵列)531，以及形成于存储器单元部分531下方的电路系统521。存储器装置105(图1和图2)的至少一部分可包含图5的存储器装置501的部分的结构。举例来说，图1的存储器装置105的层级143、144、145和146可分别与图5的存储器装置501的层级543、544、545和546类似或相同。存储器装置105(图1和图2)的存储器单元部分131(包含存储器单元串131s中的每一个)可具有与图5的存储器装置501的存储器单元部分531(包含存储器单元串531s)的结构类似或相同的结构。图1的衬底110和电路系统121存储器装置105可具有分别与图5的衬底590和电路系统521的结构类似或相同的结构。
在图5中，衬底590可包含半导体衬底(例如，基于硅的衬底)。举例来说，衬底590可包含p型硅衬底或n型硅衬底。存储器单元510、511、512和513可在存储器装置501的z方向上分别在相应层级543、544、545和546中位于彼此之上。z方向可在与衬底590的厚度相关联的方向上延伸。图5还示出垂直于z方向的x方向。
存储器单元部分531可包含具有在Z方向上延伸的长度的柱532。如图5所示，存储器单元510、511、512和513可在z方向上沿着柱532的相应部分定位。柱532可包含导电材料(例如，经导电掺杂的多晶硅)，其可经配置(例如，结构化)以允许导电区570与导电区599之间的电流传导。导电区570可为存储器装置501的数据线(例如，本地位线，经标记为“BL”)的部分。导电区599可为存储器装置501的源极(例如，源极区、源极线或源极板，经标记为“SRC”)的部分。
存储器装置501可包含控制栅极550、551、552和553可在z方向上沿着柱532的相应部分定位。控制栅极550、551、552和553可为存储器装置501的存取线(例如，本地字线)的部分。控制栅极550、551、552和553的材料可包含导电材料(例如，经导电掺杂的多晶硅、金属、其它导电材料)。
存储器装置501可包含选择栅极(例如，源极选择栅极(SGS))580，以及在z方向上沿着柱532的相应部分定位的选择栅极(例如，漏极选择栅极(SGD))586。选择栅极580和586的材料可包含导电材料(例如，经导电掺杂的多晶硅、金属、其它导电材料)。
存储器单元串531可包含柱532的一部分与控制栅极550、551、552和553当中的相应控制栅极之间的材料503、504、505。材料503也可在柱532与选择栅极580和586中的每一个之间。如图5所示，材料503、504和505可在存储器单元510、511、512和513之间分离。位于特定存储器单元(存储器单元510、511、512和513当中)的材料503、504和505可为所述特定存储器单元的部分(例如，存储器元件)。
材料503可包含电荷阻挡材料(或多个电荷阻挡材料)，例如能够阻挡电荷的隧穿的电介质材料(例如，氮化硅)。
材料504可包含电荷存储材料(或多个电荷存储材料)，其可提供电荷存储功能以表示存储于存储器单元510、511、512和513中的信息的值。举例来说，材料504可包含多晶硅(例如，经导电掺杂的多晶硅)，其可为p型多晶硅或n型多晶硅。多晶硅可经配置以作为存储器单元(例如，存储器单元510、511、512或513)中的浮动栅极(例如，用以存储电荷)操作。在另一实例中，材料504可包含电介质材料(例如，基于氮化硅的材料或其它电介质材料)，其可在存储器单元(例如，存储器单元510、511、512或513)中捕集电荷。
材料505可包含隧道电介质材料(或多个隧道电介质材料)，例如二氧化硅，其能够允许电荷(例如，电子)的隧穿。
电路系统521可包含电路元件(例如，晶体管)可经配置以执行存储器装置(例如，存储器装置501)的功能的部分。举例来说，电路系统521可包含存储器装置501的解码器电路、驱动器电路、缓冲器、感测放大器、电荷泵和其它电路系统。图5象征性地示出包含实例晶体管T1A和T1B的电路521的电路元件。晶体管T1A和T1B可通过导电路径(未图示)耦合到存储器单元部分531的部分。此类导电路径可包含在Z方向上延伸的导电片段(例如，竖直导电结构，未图示)。举例来说，晶体管T1A可为存储器装置501的驱动器电路(例如，字线驱动器)，其中晶体管T1A可耦合(通过导电路径，未图示)到控制栅极550、551、552和553中的一个(例如，相应本地字线的部分)。在另一实例中，晶体管T1B可为存储器装置501的感测放大器的部分，其中晶体管T1B可耦合(通过导电路径，未图示)到导电区570(例如，本地位线的部分)。
存储器装置501可包含非易失性(例如，NAND快闪存储器装置)。因此，存储器单元510、511、512和513可包含非易失性存储器单元(例如，NAND快闪存储器单元)。为简单起见，图5示出存储器装置501的仅一部分。从图5省略存储器装置501的其它组件以免混淆本文所描述的存储器装置的实例结构。
图6示出根据本文中描述的一些实施例的呈系统(例如，电子系统)600的形式的设备。系统600的部分或整个系统600可包含或被包含芯片上系统、封装上系统、固态驱动器、手机、平板计算机、计算机、汽车中的电子模块，或其它类型的电子系统。如图6所示，系统600可包含处理器610、存储器装置620、存储器控制器630、图形控制器640、I/O控制器650、显示器652、键盘654、指向装置656、至少一个天线658、连接器615和总线660(例如，形成于系统600的电路板(未图示)上的导电线)。
在一些布置中，系统600不必包含显示器。因此，可从系统600省略显示器652。在一些布置中，系统600不必包含任何天线。因此，可从系统600省略天线658。
处理器610、存储器装置620、存储器控制器630、图形控制器640和I/O控制器650中的每一个可包含裸片且可为IC封装的部分。
处理器610可包含通用处理器或专用集成电路(ASIC)。处理器610可包含中央处理单元(CPU)。
存储器装置620可包含动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、快闪存储器装置(例如，NAND快闪存储器装置)、相变存储器、这些存储器装置的组合，或其它类型的存储器。
在一实例中，存储器装置620可包含上文参考图1至图5所描述的存储器装置105或存储器装置501。因此，存储器装置620可包含上文参考图1至图5所描述的存储器装置105(包含封装101的结构)和存储器装置501的结构。
显示器652可包含液晶显示器(LCD)、触摸屏(例如，电容式或电阻式触摸屏)或另一类型的显示器。指向装置656可包含鼠标、触笔或另一类型的指向装置。
I/O控制器650可包含用于有线或无线通信(例如，通过一或多个天线658的通信)的通信模块。此类无线通信可包含根据WiFi通信技术、长期演进高级(LTE-A)通信技术或其它通信技术的通信。
I/O控制器650还可包含用以允许系统600根据以下标准或规范(例如，I/O标准或规范)中的一或多个与其它装置或系统通信的模块，所述标准或规范包含通用串行总线(USB)、DisplayPort(DP)、高清多媒体接口(HDMI)、Thunderbolt、外围组件互连高速(PCIe)、以太网和其它规范。
连接器615可经布置(例如，可包含端子，例如引脚)以允许系统600耦合到外部装置(或系统)。这可允许系统600通过连接器615与此装置(或系统)通信(例如，交换信息)。连接器615可通过连接616(例如，总线)耦合到I/O控制器650。
连接器615、连接616和总线660的至少一部分可包含符合USB、DP、HDMI、Thunderbolt、PCIe、以太网和其它规范中的至少一个的元件(例如，导电端子、导电线或其它导电元件)。
图6示出系统600的彼此分开地布置的元件(例如，装置和控制器)作为一实例。在一些布置中，系统600的两个或更多个元件(例如，处理器610、存储器装置620、图形控制器640和I/O控制器650)可位于同一IC封装上。
图7是根据本文中描述的一些实施例的示出制造封装的方法700的流程图。方法700中使用的封装可为包含上文参考图1至图6所描述的裸片(例如，裸片103)的封装(例如，封装101)或存储器装置(例如，存储器装置105)中的任一个。如图7所示，方法700可包含活动710、720、730和740。
活动710可包含从位于裸片的边缘处的导电衬垫部分下方的传感器电路收集在第一时间间隔期间产生的第一信息。方法700中的传感器电路可包含裸片103(图3)的电路123.2、123.5和123.8中的任一个。活动710中的第一信息可对应于上文参考图4所描述的信息INFO_pre1(或INFO_pre2)。
活动720可包含从传感器电路收集在第二时间间隔期间产生的第二信息。活动720中的第二信息可对应于上文参考图4所描述的信息INFO_post1(或INFO_post2)。
活动730可包含分析第一和第二信息以产生结果。在活动730中分析第一和第二信息可对应于分析上文参考图4所描述的信息INFO_pre1、INFO_post1、INFO_pre2和INFO_post2。
活动740可包含基于结果调整在裸片的封装的至少部分期间的制造参数。在活动740中调整制造参数可对应于上文参考图4所描述的调整在裸片103的封装的至少部分期间的制造参数。
方法700可包含比图7中示出的活动710、720、730和740更少的活动或更多的活动。举例来说，方法700可包含上文参考图4所描述的与来自传感器电路123.5的信息INFO相关联的活动。
设备(例如，封装101、存储器装置501和系统600)和方法(例如，方法700、制造封装101或存储器装置105的方法)的说明既定提供对各种实施例的结构的一般理解，且并不希望提供对可能利用本文所描述的结构的设备的所有元件和特征的完整描述。本文的设备指代例如装置(例如，封装101和存储器装置501中的任一个)或系统(例如，系统600)。
上文参考图1至图7所描述的组件中的任一个可以数种方式实施，包含经由软件的模拟。因此，设备(例如，封装101、存储器装置501和系统600)或上文描述的存储器装置和系统中的每一个的部分在本文可全部表征为“模块”(或“模块”)。此类模块可包含硬件电路、单处理器和/或多处理器电路、存储器电路、软件程序模块和对象和/或固件及其组合，如对于各种实施例的特定实施方案来说需要和/或适当。举例来说，这些模块可包含于系统操作模拟包中，例如软件电信号模拟包、电力使用和范围模拟包、电容-电感模拟包、电力/散热模拟包、信号发射-接收模拟包，和/或用以操作或模拟各种潜在实施例的操作的软件和硬件的组合。
本文所描述的IC封装和存储器装置(例如，封装101、存储器装置105和501)可包含于设备(例如，电子电路)中，所述设备例如高速计算机、通信和信号处理电路、单处理器或多处理器模块、单个或多个嵌入式处理器、多核处理器、消息信息开关，以及包含多层、多芯片模块的专用模块。这些设备可进一步包含作为多种其它设备(例如，电子系统)(例如电视机、蜂窝电话、个人计算机(例如，膝上型计算机计算机、桌上型计算机、手持式计算机、平板计算机等)、工作站、无线电、视频播放器、音频播放器(例如，MP3(动画专家组、音频层3)播放器)、车辆、医疗器件(例如心脏监视器、血压监视器等)、机顶盒等)内的子组件。
上文参考图1至图7所描述的实施例包含设备和操作所述设备的方法。所述设备中的一个包含：半导体裸片的衬底；位于衬底的第一部分上方的存储器单元部分；位于衬底的第二部分上方和存储器单元部分外部的导电衬垫部分；以及包含位于衬底的第二部分上方和导电衬垫部分下方的部分的传感器电路。导电衬垫部分包含导电衬垫。导电衬垫中的每一个是耦合到衬底外部的基底的导电触点的相应电路径的部分。描述了包含额外设备和方法的其它实施例。
在具体实施方式和权利要求书中，相对于两个或更多个元件(例如，材料)使用的术语“在…上”、一个“在另一个上”意味着元件之间(例如，材料之间)的至少一些接触。术语“上方”意味着元件(例如，材料)极为接近，但可能具有一或多个额外介入元件(例如，材料)而使得接触是可能的但不是要求的。“在…上”或“上方”都不暗示如本文所使用的任何方向性，除非如此陈述。
在具体实施方式和权利要求书中，通过术语“中的至少一个”接合的项目列表可意味着所列项目的任何组合。举例来说，如果列举项目A和B，那么短语“A和B中的至少一个”意味着仅A；仅B；或A和B。在另一实例中，如果列举项目A、B和C，那么短语“A、B和C中的至少一个”意味着仅A；仅B；仅C；A和B(不包含C)；A和C(不包含B)；B和C(不包含A)；或所有的A、B和C。项目A可包含单个元件或多个元件。项目B可包含单个元件或多个元件。项目C可包含单个元件或多个元件。
在具体实施方式和权利要求书中，通过术语“中的一个”接合的项目列表可意味着所列项目中的仅一个。举例来说，如果列举项目A和B，那么短语“A和B中的一个”意味着仅A(不包含B)或仅B(不包含A)。在另一实例中，如果列出项目A、B和C，那么短语“A、B和C中的一个”意味着仅A；仅B；或仅C。项目A可包含单个元件或多个元件。项目B可包含单个元件或多个元件。项目C可包含单个元件或多个元件。
以上描述和图式说明本发明主题的一些实施例，以使所属领域的技术人员能够实践本发明主题的实施例。其它实施例可并入有结构性、逻辑、电性、过程以及其它变化。实例仅代表可能的变化。一些实施例的部分和特征可包含在其它实施例的那些部分和特征中，或代替那些部分和特征。在阅读和理解以上描述后，所属领域的技术人员将明白许多其它实施例。

Claims (17)

1.一种存储器装置，其包括：
半导体裸片的衬底；
存储器单元部分，其位于所述衬底的第一部分上方；
导电衬垫部分，其位于所述衬底的第二部分上方和所述存储器单元部分外部，所述导电衬垫部分包含导电衬垫，所述导电衬垫中的每一个是耦合到所述衬底外部的基底的导电触点的相应电路径的部分；以及
传感器电路，其包含位于所述衬底的所述第二部分上方和所述导电衬垫部分下方的部分，其中所述传感器电路的所述部分包含至少一个晶体管，所述至少一个晶体管位于所述导电衬垫部分下方且耦合到导电衬垫中的一者，所述传感器电路包含：
第一环形振荡器；
第二环形振荡器；
选择器，其耦合到所述第一环形振荡器的输出及所述第二环形振荡器的输出；以及
输出单元，其耦合到所述选择器的输出，以提供在所述存储器装置的测试模式期间响应于在所述第一环形振荡器和所述第二环形振荡器中的一者的输出处的信号的测试信息，其中所述传感器电路在所述存储器装置的正常操作中被禁用。
2.根据权利要求1所述的存储器装置，其进一步包括：
金属层级，其位于所述导电衬垫部分与所述传感器电路之间；以及
导电区，其位于所述传感器电路与金属层级之间且耦合到所述传感器电路和金属层级。
3.根据权利要求2所述的存储器装置，其中所述金属层级是第一金属层级，且所述存储器装置进一步包括：
第二金属层级，其位于所述导电衬垫部分与所述第一金属层级之间；以及
额外导电区，其位于所述第一和第二金属层级之间且耦合到所述第一和第二金属层级。
4.根据权利要求3所述的存储器装置，其进一步包括耦合到所述存储器单元部分以及所述第一和第二金属层级中的至少一个的导电路径。
5.根据权利要求1所述的存储器装置，其中所述导电衬垫包含耦合到所述基底的供电触点的导电衬垫。
6.根据权利要求1所述的存储器装置，其中所述导电衬垫包含耦合到所述基底的数据输入/输出触点的导电衬垫。
7.一种存储器装置，其包括：
半导体衬底；
存储器单元部分，其位于所述半导体衬底上方，
电路系统，其电耦合到所述存储器单元部分，所述电路系统包含位于所述存储器单元部分下方和所述半导体衬底的第一部分上方的部分；
导电衬垫部分，其位于所述半导体衬底的第二部分上方和所述存储器单元部分外部，所述导电衬垫部分包含导电衬垫；
导电线，所述导电线中的每一个包含耦合到所述导电衬垫中的相应导电衬垫的第一末端以及耦合到基底的导电触点的第二末端；以及
传感器电路，其位于所述半导体衬底的所述第二部分上方，所述传感器电路包含具有晶体管的至少一部分，所述晶体管位于所述导电衬垫当中的导电衬垫下方，所述传感器电路包含：
第一环形振荡器；
第二环形振荡器；
选择器，其耦合到所述第一环形振荡器的输出及所述第二环形振荡器的输出；以及
输出单元，其耦合到所述选择器的输出，以提供在所述存储器装置的测试模式期间响应于在所述第一环形振荡器和所述第二环形振荡器中的一者的输出处的信号的测试信息，其中所述传感器电路在所述存储器装置的正常操作中被禁用。
8.根据权利要求7所述的存储器装置，其中所述第一环形振荡器和所述第二环形振荡器中的每一者包含彼此串联连接的奇数数目的反相器，且所述奇数数目的反相器位于所述导电衬垫部分下方。
9.根据权利要求7所述的存储器装置，其中所述电路系统包含位于所述存储器单元部分下方和所述衬底的所述第一部分上方的页缓冲器电路。
10.根据权利要求7所述的存储器装置，其中所述电路系统包含位于所述存储器单元部分下方和所述衬底的所述第一部分上方的感测放大器。
11.根据权利要求7所述的存储器装置，其中所述存储器单元区域包含作为所述存储器装置的字线的部分的材料层级。
12.一种存储器装置，其包括：
衬底；
存储器阵列，其位于所述衬底的第一部分上方；
导电衬垫部分，其位于所述衬底的第二部分上方和所述存储器阵列外部，所述导电衬垫部分包含导电衬垫，所述导电衬垫中的每一个是耦合到所述衬底外部的基底的导电触点的相应电路径的部分；以及
传感器电路，其耦合到所述导电衬垫中的至少一个且经配置以在所述存储器装置的制造阶段当中的至少一个阶段期间为电学可存取的，
其中所述存储器装置的所述制造阶段包含封装前阶段和封装后阶段，且
其中所述传感器电路经配置以在所述封装前阶段和所述封装后阶段中的至少一个中的测试模式期间为可存取的，所述传感器电路包含：
第一环形振荡器；
第二环形振荡器；
选择器，其耦合到所述第一环形振荡器的输出及所述第二环形振荡器的输出；以及
输出单元，其耦合到所述选择器的输出，以提供在所述存储器装置的测试模式期间响应于在所述第一环形振荡器和所述第二环形振荡器中的一者的输出处的信号的测试信息，其中所述传感器电路在所述存储器装置的正常操作中被禁用。
13.一种存储器设备，其包括：
电路板，其包含导电触点；
存储器装置，其位于所述电路板上方，所述存储器装置包含：
半导体衬底；
存储器单元部分，其位于所述半导体衬底上方；
电路系统，其电耦合到所述存储器单元部分，所述电路系统包含位于所述存储器单元部分下方和所述半导体衬底的第一部分上方的部分；
导电衬垫部分，其位于所述半导体衬底的第二部分上方和所述存储器单元部分外部，所述导电衬垫部分包含第一导电衬垫和第二导电衬垫；
第一导线，其耦合于所述第一导电衬垫与所述导电触点中的第一导电触点之间；
第二导线，其耦合于所述第二导电衬垫与所述导电触点中的第二导电触点之间；
第一传感器电路，其包含具有第一晶体管的至少一部分，所述第一晶体管位于所述第一导电衬垫下方；以及
第二传感器电路，其包含具有第二晶体管的至少一部分，所述第二晶体管位于所述第二导电衬垫下方，所述第一传感器电路和所述第二传感器电路中的每一者包含：
第一环形振荡器；
第二环形振荡器；
选择器，其耦合到所述第一环形振荡器的输出及所述第二环形振荡器的输出；以及
输出单元，其耦合到所述选择器的输出，以提供在所述存储器装置的测试模式期间响应于在所述第一环形振荡器和所述第二环形振荡器中的一者的输出处的信号的测试信息，其中所述第一传感器电路和所述第二传感器电路在所述存储器装置的正常操作中被禁用。
14.根据权利要求13所述的存储器设备，其进一步包括位于所述存储器单元部分的一侧上的导电路径。
15.根据权利要求14所述的存储器设备，其中所述导电路径是第一导电路径，所述存储器部分的所述侧是所述存储器部分的第一侧，所述存储器设备进一步包括位于所述存储器单元部分的第二侧上的第二导电路径，且所述第一侧和第二侧彼此相对。
16.根据权利要求15所述的存储器设备，其中所述导电衬垫包含供电衬垫，且所述第一和第二导电路径当中的导电路径耦合到所述供电衬垫。
17.根据权利要求16所述的存储器设备，其中所述导电衬垫包含数据信号衬垫，且所述第一和第二导电路径当中的额外导电路径耦合到所述数据信号衬垫。
CN202010795500.4A 2019-08-08 2020-08-10 包含结合衬垫下方的电路系统的存储器装置 Active CN112436009B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/535,882 US11424169B2 (en) 2019-08-08 2019-08-08 Memory device including circuitry under bond pads
US16/535,882 2019-08-08

Publications (2)

Publication Number Publication Date
CN112436009A CN112436009A (zh) 2021-03-02
CN112436009B true CN112436009B (zh) 2024-05-07

Family

ID=74498339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010795500.4A Active CN112436009B (zh) 2019-08-08 2020-08-10 包含结合衬垫下方的电路系统的存储器装置

Country Status (2)

Country Link
US (2) US11424169B2 (zh)
CN (1) CN112436009B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424169B2 (en) * 2019-08-08 2022-08-23 Micron Technology, Inc. Memory device including circuitry under bond pads

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100320526A1 (en) * 2009-06-22 2010-12-23 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
CN106256018A (zh) * 2014-04-29 2016-12-21 美光科技公司 具有支撑构件的堆叠式半导体裸片组合件及相关的系统及方法
US9613719B1 (en) * 2015-02-17 2017-04-04 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
CN107004663A (zh) * 2014-11-21 2017-08-01 美光科技公司 具有存储器封装下的控制器的存储器装置及相关的系统及方法
CN109891586A (zh) * 2016-11-04 2019-06-14 美光科技公司 与外部端子接线

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400178B2 (en) * 2009-04-29 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system of testing a semiconductor device
US10458857B2 (en) * 2018-02-22 2019-10-29 Advanced Micro Devices, Inc. Accurate on-chip temperature sensing using thermal oscillator
KR102658194B1 (ko) * 2018-12-21 2024-04-18 삼성전자주식회사 반도체 장치
US11424169B2 (en) * 2019-08-08 2022-08-23 Micron Technology, Inc. Memory device including circuitry under bond pads

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100320526A1 (en) * 2009-06-22 2010-12-23 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
CN106256018A (zh) * 2014-04-29 2016-12-21 美光科技公司 具有支撑构件的堆叠式半导体裸片组合件及相关的系统及方法
CN107004663A (zh) * 2014-11-21 2017-08-01 美光科技公司 具有存储器封装下的控制器的存储器装置及相关的系统及方法
US9613719B1 (en) * 2015-02-17 2017-04-04 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
CN109891586A (zh) * 2016-11-04 2019-06-14 美光科技公司 与外部端子接线

Also Published As

Publication number Publication date
US20210043525A1 (en) 2021-02-11
CN112436009A (zh) 2021-03-02
US20230005799A1 (en) 2023-01-05
US11424169B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
US9013908B2 (en) Control scheme for 3D memory IC
CN105448764B (zh) 用于测试大量器件的半导体装置及其构成方法和测试方法
CN107039301B (zh) 测试架构、测试系统及在晶圆级测试半导体装置的方法
JP6670749B2 (ja) 構成可能なピンを備える三次元フラッシュｎｏｒメモリシステム
CN113284817B (zh) 存储器装置、包括该存储器装置的存储器系统和操作方法
TWI785544B (zh) 包含在晶粒的設備、形成包含背側或底側敷金屬之積體電路晶粒的方法及包括封裝基板的系統
CN102569260B (zh) 检测穿通芯片通孔的缺陷的集成电路
US11257743B2 (en) Guard ring design enabling in-line testing of silicon bridges for semiconductor packages
TWI679435B (zh) 形成用於測試的半導體裝置的方法及用於測試前端製程端半導體裝置上的目標電晶體的方法
US6185706B1 (en) Performance monitoring circuitry for integrated circuits
US20120069530A1 (en) Semiconductor device and method of manufacturing the same
TW201515174A (zh) 半導體裝置
US20230005799A1 (en) Memory device including circuitry under bond pads
KR20140030608A (ko) 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법
JPH09148540A (ja) 半導体装置
JP2006351664A (ja) 半導体装置
US10692543B2 (en) Semiconductor packages, storage devices including the same, and method of operating the semiconductor packages
US9324822B2 (en) Gate dielectric protection for transistors
US20230083158A1 (en) Semiconductor device
US9455190B2 (en) Semiconductor apparatus having TSV and testing method thereof
CN113035842B (zh) 半导体器件及其测试方法
JP3834050B2 (ja) 半導体集積回路装置の検査装置
JP4021930B2 (ja) 半導体集積回路装置
JP2001035994A (ja) 半導体集積回路装置およびシステム基板
US20240006302A1 (en) Gate-all-around transistor circuit modification using direct contact and/or access probe points

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant