CN1123917C - 制作双电压金属氧化物半导体晶体管的方法 - Google Patents
制作双电压金属氧化物半导体晶体管的方法 Download PDFInfo
- Publication number
- CN1123917C CN1123917C CN 98105351 CN98105351A CN1123917C CN 1123917 C CN1123917 C CN 1123917C CN 98105351 CN98105351 CN 98105351 CN 98105351 A CN98105351 A CN 98105351A CN 1123917 C CN1123917 C CN 1123917C
- Authority
- CN
- China
- Prior art keywords
- polysilicon gate
- ion
- high voltage
- voltage mos
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种制作双金属氧化物半导体晶体管的方法，包括下列步骤：进行一第一离子注入，以在基底中、第一多晶硅栅极与第二多晶硅栅极之外形成多个轻掺杂区；形成一光致抗蚀剂层，暴露出预定的高电压晶体管；进行一第二离子注入，以形成多个缓冲层与高电压晶体管的轻掺杂区重叠，该第二离子注入是采用大角度倾斜技术；去除光致抗蚀剂层；在形成第一间隙壁和第二间隙壁；以及进行第三离子注入，以同时形成多个重掺杂的源极与漏极区域。
Description
技术领域
本发明涉及一种金属氧化物半导体(Metal Oxide Semiconductor；MOS)晶体管的制作，特别是涉及一种双电压金属氧化物半导体晶体管的制作。
背景技术
目前在深次微米的应用上有朝向于双操作电压的倾向。由于通道长度的刻度缩小，使得核心元件的操作电压低于输出与输入元件的操作电压。然而，目前的制作工艺所面临的主要障碍来自于元件在高电压与低电压下的运行结果无法同时令人满意。尤其是高电压元件常无法符合可靠性的要求。
图1A至图1E是传统双电压金属氧化物半导体晶体管的制作流程图。请参照图1A，起始材料为具有轻掺杂(约5×1014到1×1016原子/立方厘米)的<100>硅基底100。在硅基底100上欲形成有源区与场区。可在硅基底100上覆盖一层厚的氧化物，利用区域氧化(Local Oxidation)工艺选择性地氧化场区102。或选择另一种方法，以浅沟渠隔离(shallow trench isolation)的技术限定有源区。n井可以利用光掩模覆盖于p型基底100而露出预定n井的区域，再将n型掺杂物注入p型基底100而制得。
请参照图1B，在基底100上成长第一个栅极氧化层。再经由部分蚀刻该栅极氧化层，只在欲形成高电压n型金属氧化物半导体(High Voltage n-typeMetal Oxide Semiconductor；HV NMOS)的基底表面上留下栅极氧化层。此栅极氧化层为104a。接着进行另一个栅极氧化层的形成工艺，以生成一栅极氧化层106。其覆盖第一个栅极氧化层104a以及欲形成低电压n型金属氧化物半导体(Low Voltage n-type Metal Oxide Semiconductor；LV NMOS)的部分硅基底100表面。因此，高电压NMOS的栅极氧化层是由第一个栅极氧化层104a与覆盖其上的栅极氧化层106共同组成的。所以，其厚度大于低电压NMOS栅极氧化层的厚度。
请参照图1C，以化学气相沉积法(CVD)将厚度约为0.1-0.3μm的多晶硅沉积于整个基底100之上。基于均一性、纯度与经济的考虑，选择以低压化学气相沉积(LPCVD)的方法作为沉积多晶硅的主要技术。接着，以光掩模保护要形成栅极的区域，在光致抗蚀剂曝光与显影之后，将多晶硅层蚀刻，例如利用干式蚀刻。于是在HV NMOS形成一栅极108，LV NMOS形成一栅极110。通常HV NMOS的栅极108的长度比LV NMOS的栅极110的长度宽。
由于目前漏极结构MOS的通道长度趋于越来越小，严重的热载子效应将会造成无法接受的性能变坏。为了克服这一问题，另一个替代的漏极结构---轻掺杂漏极(LDD)为较好的选择。由于图1D只绘示出NMOS，因此只叙述NMOS LDD的制作工艺。
请参照图1D，绘示NMOS LDD结构的形成图。首先利用光致抗蚀剂掩模覆盖PMOS，再藉由至少二次的离子注入方式以形成HV MOS与LVMOS的漏极。而该二次离子注入的方法在栅极侧壁的间隙壁形成前与形成后进行。请参照图1D，绘示第一次离子注入自动对准栅极108与110，其渗透栅极氧化层106与第一个栅极氧化层104a，而分别形成HV MOS与LVMOS的轻掺杂区112与114。对NMOS器件优选的是剂量约为1-5×1014原子/立方厘米的磷元素或砷元素。
请参照图1E，绘示厚度约为0.08-0.10μm的栅极侧壁间隙壁120。形成间隙壁120的优选制作工艺包括：在基底100之上沉积一层硅化物并回蚀刻，然后在HV MOS与LV MOS的漏极区注入重掺杂以低电阻区域122。而此低电阻区域122则与低掺杂区122合并。对NMOS器件而言，此注入的剂量约为1×1015原子/立方厘米的磷元素或砷元素。
发明概述
因此，本发明的主要目的在于提供一种双电压金属氧化物半导体晶体管的制作方法，使得能满足HV MOS与LV MOS晶体管的性能要求。
为实现上述目的，本发明提出一种形成双电压金属氧化物半导体晶体管的方法，其中，具有轻微掺杂漏极结构的HV MOS与LV MOS已形成在一硅基底的有源区上。此方法的步骤包括：在高电压金属氧化物半导体晶体管之外形成一光致抗蚀剂层，其后进行一大角度倾斜离子注入以形成缓冲层，并且使其重叠于高电压金属氧化物半导体晶体管的轻掺杂区之上，最后再除去光致抗蚀剂。
根据本发明的一个方面，提供一种制作双金属氧化物半导体晶体管的方法，其中，一预定高电压金属氧化物半导体晶体管的一第一多晶硅栅极与一预定低电压金属氧化物半导体晶体管的一第二多晶硅栅极已形成于一基底的一有源区上，该方法包括下列步骤：进行一第一离子注入，以同时在该基底中、该第一多晶硅栅极与该第二多晶硅栅极之外形成多个轻掺杂区；形成一光致抗蚀剂层，暴露出该预定的高电压金属氧化物半导体晶体管；进行一第二离子注入，以形成多个缓冲层与该高电压金属氧化物半导体晶体管的这些轻掺杂区重叠，其中该第二离子注入是采用一大角度倾斜技术；去除该光致抗蚀剂层；在该第一多晶硅栅极的侧壁形成一第一间隙壁与在该第二多晶硅栅极的侧壁形成一第二间隙壁；以及进行一第三离子注入，以同时在该第一间隙壁与该第二间隙壁之外的该基底中形成多个重掺杂的源极与漏极区域。
根据本发明的另一方面，提供一种形成双层金属氧化物半导体晶体管的方法，该方法包括下列步骤：提供一基底，其中至少已限定一有源区；形成一第一栅极氧化层，覆盖于该有源区所欲形成一高电压金属氧化物半导体晶体管的区域上；形成一第二栅极氧化层，覆盖于该第一栅极氧化层与该有源区所欲形成一低电压金属氧化物半导体晶体管的区域上；在该所欲形成高电压金属氧化物半导体晶体管的区域的覆盖该第一栅极氧化层的该第二栅极氧化层之上形成一第一多晶硅栅极；在该所欲形成低电压金属氧化物半导体晶体管的区域的该第二栅极氧化层上形成一第二多晶硅栅极；进行一第一离子注入，渗透该第一栅极氧化层与该第二栅极氧化层，以同时在该基底的该第一多晶硅栅极与该第二多晶硅栅极之外形成多个轻掺杂区；形成一光致抗蚀剂层，暴露出该预定的高电压金属氧化物半导体晶体管；进行一第二离子注入以形成多个缓冲层与该高电压金属氧化物半导体晶体管的这些轻掺杂区重叠，其中该第二离子注入采用一大角度倾斜离子注入技术；去除该光致抗蚀剂层；在该第一多晶硅栅极的一侧壁形成一第一间隙壁，在该第二多晶硅栅极的一侧壁形成一第二间隙壁；以及进行一第三离子注入，以同时在该第一间隙壁与该第二间隙壁之外的基底中形成多个重掺杂源极与漏极区域。
附图的简要说明
为使本发明的上述目的、特征、和优点能更明显易懂，下面特举一优选实施例，并配合附图作详细说明。附图中：
图1A至图1E绘示一传统的双电压金属氧化物半体导晶体管的制造流程的剖面图；以及
图2A至图2F绘示依照本发明的优选实施例的双电压金属氧化物半导体晶体管制造流程的剖面图。
优选实施方式的详细描述
请参照图2A，优选的起始材料为具有轻掺杂(约5×1014至1×1016原子/立方厘米)的<100>硅基底200。在硅基底200上欲形成有源区与场区。可在硅基底200上覆盖一层厚的氧化物，利用区域氧化(Local Oxidation)工艺选择性地氧化场区202。另一种方法是以浅沟渠隔离(shallow trench isolation)的技术限定有源区。互补式金属氧化物半导体的技术不论是对n通道或是p通道晶体管而言，均需在相同的基底上制作，而相对应的井区也在此基底上形成。由于本发明以p型浅掺杂基底为优选的实施例，在此，至少应制作一n井(未显示)。以光致抗蚀剂掩模覆盖p基底200而露出预定的n井区域，再利用离子注入的方式将高浓度的n型掺杂注入于基底200，而其掺杂的浓度必须足以补偿相对应的基底掺杂。所以，n井掺杂的最佳浓度约高于p型基底200的5-10倍。双电压n型金属氧化物半导体晶体管的结构与制作为此双电压金属氧化物半导体晶体管的优选实施例。而双电压n型金属氧化物半导体晶体管则可在p型基底、n型基底的p井或双井基底的p井上形成。
请参照图2B，在p井注入的光致抗蚀剂掩模剥除之后，在基底200成长第一个栅极氧化层。此氧化层的形成通常是通过干式氧化法在氯气的环境下进行。其后，进行临限电压调整注入。优选的实施例是以能量约为50-100KeV，注入剂量约为1×1012-1×1013原子/立方厘米下的含硼离子，例如，BF2 +，而此条件下硼可穿透第一个栅极氧化层，但由于硼离子无法得到足够的能量，所以无法渗透至场氧化层202。在许多制作工艺中，也有在基底上先形成一先驱栅极氧化层，再透过该先驱栅极氧化层进行一注入后，将该先驱栅极氧化层剥除，并再成长一栅极氧化层。此优选实施例是将第一个栅极氧化物经由部分蚀刻，只在欲形成HV NMOS的基底表面上留下栅极氧化层。此栅极氧化层为204a。接着进行另一个栅极氧化层的形成工艺，以生产一栅极氧化层206，覆盖第一个栅极氧化层204a以及欲形成LV NMOS的部分硅基底200表面。因此，HV NMOS的栅极氧化层是由第一个栅极氧化层204a与重叠其上的栅极氧化物206共同组成的。故其厚度高于LV NMOS的栅极氧化层的厚度。
请参照图2C，以化学气相沉积法(CVD)将厚度约为0.1-0.3μm的多晶硅层沉积于整个基底200之上。多晶硅沉积的优选实施例是将硅烷在温度范围约为580-650℃条件下裂解。基于均一性、纯度与经济的考虑，选择以低压气相沉积法(LPCVD)作为沉积多晶硅的主要技术。传统LPCVD系统的制作工艺通常包括三个程序。首先在总压为0.3-1乇(torr)下通入100％的硅烷(SiH4)，其次在相近的压力下以氮气输入25％的硅烷，最后在垂直流动的等温反应器中在压力约为1乇下通入以氢气稀释的25％的硅烷。以低压气相沉积法沉积多晶硅后，在后续的制作工艺中，再以离子注入将杂质掺杂其中。接着限定该栅极结构的图形。将光致抗蚀剂曝光、显影后以光致抗蚀剂掩模保护待形成栅极的区域后，再将多晶硅层进行蚀刻(干式蚀刻为优选的实施例)，于是在HV NMOS形成一栅极208，LV NMOS处形成一栅极210。通常HV NMOS的栅极208的栅极长度比LV NMOS的栅极的长度210宽。
由于目前漏极结构MOS所具有的通道长度越作越小，严重的热载子效应将会造成无法接受的性能恶化。为了克服这一个问题，另一个替代的漏极结构—轻掺杂漏极(LDD)是优选的方式。由于图2D只绘示出NMOS，因此只叙述NMOS LDD的制作工艺。请参照图2D，绘示NMOS LDD结构的形成图。首先，利用光致抗蚀剂掩模覆盖PMOS，再藉由至少二次的离子注入方式以形成HV MOS与LVMOS的漏极。而此两次离子注入的方法分别在侧壁间隙壁形成前与形成后进行。此外，HV NMOS的漏极更进一步通过另一个注入的制作工艺，以形成一缓冲层。
请参照图2D，进行自动对准栅极208与210的第一次离子注入制作工艺，渗透栅极氧化层206与第一个栅极氧化层204a，而分别形成HV MOS与LV MOS的轻掺杂区212与214。与NMOS器件的优选实施例是剂量约为1-5×1014原子/立方厘米的磷元素或砷元素。
请参照图2E，以光致抗蚀剂掩模覆盖基底200，但裸露出已形成的HVNMOS。光致抗蚀剂掩模216的制作方法依照传统的步骤：包括涂底、涂布、软烤、曝光、显影和剥除。而后，再以大角度倾斜离子注入的技术，在次微米的金属氧化物半导体场效应晶体管上形成漏极。此技术较为简单，且提供结构的控制与器件在执行上的改善。大角度倾斜离子注入是使用一大的倾斜角度与目标晶圆在一个位置上旋转，无需将晶圆移开于旋转盘的技术。其注入的优选实施例是以约为15-60°的角度，1×1012-1×1015原子/立方厘米的剂量。在二次植进之间将晶圆旋转，可使得在栅极208之下的缓冲层的渗透掺杂的结果相对称。形成HV NMOS的缓冲层218的掺杂可为磷，注入的能量范围约在30-100KeV，或为砷，注入的能量范围约在100-300KeV。大角度倾斜离子注入的技术可在栅极208之下，任意控制欲形成的缓冲层深度与其掺杂的浓度而无需使用扩散的步骤。由于HV NMOS的缓冲层218使电场的效应降低，因此改善热电子效应所造成的退化。
请参照图2F，绘示在光致抗蚀剂掩模216移除之后，栅极侧壁间隙壁220的形成图。优选的侧壁间隙壁厚度约为0.08-0.15μm。其优选的制作工艺包括：在基底200之上沉积硅化层后进行回蚀刻，再以高剂量的掺杂分别注入于HV NMOS与LV NMOS的漏极区以形成低电阻区222。而此低电阻区222也与轻掺杂区合并。对NMOS而言以约为1×1015原子/立方厘米剂量的砷或磷进行注入较好。
根据以上的简述，HV MOS器件上的缓冲层218在间隙壁220与深掺杂区222形成之前形成。然而，由于缓冲层218是以大角度倾斜离子注入的技术制得，因此只要增加注入的能量，此注入制作工艺也可在间隙壁形成之后进行。所以，这些程序在执行时顺序可以相反。亦即，可先形成间隙壁220与深掺杂区222之后再形成缓冲层218。
另外，由于HV NMOS的缓冲层218重叠轻掺杂区212，因此可将形成轻掺杂区212的步骤省去以简化制作工艺。
虽然已结合一优选实施例揭露了本发明，但是其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出各种更动与润饰，因此本发明的保护范围应当由后附的权利要求限定。
Claims (5)
1.一种制作双金属氧化物半导体晶体管的方法，其中，一预定高电压金属氧化物半导体晶体管的一第一多晶硅栅极与一预定低电压金属氧化物半导体晶体管的一第二多晶硅栅极已形成于一基底的一有源区上，该方法包括下列步骤：
进行一第一离子注入，以同时在该基底中、该第一多晶硅栅极与该第二多晶硅栅极之外形成多个轻掺杂区；
形成一光致抗蚀剂层，暴露出该预定的高电压金属氧化物半导体晶体管；
进行一第二离子注入，以形成多个缓冲层与该高电压金属氧化物半导体晶体管的这些轻掺杂区重叠，其中该第二离子注入是采用一大角度倾斜技术；
去除该光致抗蚀剂层；
在该第一多晶硅栅极的侧壁形成一第一间隙壁与在该第二多晶硅栅极的侧壁形成一第二间隙壁；以及
进行一第三离子注入，以同时在该第一间隙壁与该第二间隙壁之外的该基底中形成多个重掺杂的源极与漏极区域。
2.如权利要求1所述的方法，其中该大角度倾斜技术所用的角度范围为15-60度，所用的剂量为1×1012-1×1015原子/立方厘米。
3.如权利要求2所述的方法，其中该高电压金属氧化物半导体晶体管上的这些缓冲层的掺杂包括砷，注入的能量为100-300KeV。
4.如权利要求2所述的方法，其中该高电压金属氧化物半导体晶体管上的这些缓冲层的掺杂包括磷，注入的能量为30-100KeV。
5.一种形成双层金属氧化物半导体晶体管的方法，该方法包括下列步骤：
提供一基底，其中至少已限定一有源区；
形成一第一栅极氧化层，覆盖于该有源区所欲形成一高电压金属氧化物半导体晶体管的区域上；
形成一第二栅极氧化层，覆盖于该第一栅极氧化层与该有源区所欲形成一低电压金属氧化物半导体晶体管的区域上；
在该所欲形成高电压金属氧化物半导体晶体管的区域的覆盖该第一栅极氧化层的该第二栅极氧化层之上形成一第一多晶硅栅极；
在该所欲形成低电压金属氧化物半导体晶体管的区域的该第二栅极氧化层上形成一第二多晶硅栅极；
进行一第一离子注入，渗透该第一栅极氧化层与该第二栅极氧化层，以同时在该基底的该第一多晶硅栅极与该第二多晶硅栅极之外形成多个轻掺杂区；
形成一光致抗蚀剂层，暴露出该预定的高电压金属氧化物半导体晶体管；
进行一第二离子注入以形成多个缓冲层与该高电压金属氧化物半导体晶体管的这些轻掺杂区重叠，其中该第二离子注入采用一大角度倾斜离子注入技术；
去除该光致抗蚀剂层；
在该第一多晶硅栅极的一侧壁形成一第一间隙壁，在该第二多晶硅栅极的一侧壁形成一第二间隙壁；以及
进行一第三离子注入，以同时在该第一间隙壁与该第二间隙壁之外的基底中形成多个重掺杂源极与漏极区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 98105351 CN1123917C (zh) | 1998-02-27 | 1998-02-27 | 制作双电压金属氧化物半导体晶体管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 98105351 CN1123917C (zh) | 1998-02-27 | 1998-02-27 | 制作双电压金属氧化物半导体晶体管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1227407A CN1227407A (zh) | 1999-09-01 |
| CN1123917C true CN1123917C (zh) | 2003-10-08 |
Family
ID=5218756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 98105351 Expired - Fee Related CN1123917C (zh) | 1998-02-27 | 1998-02-27 | 制作双电压金属氧化物半导体晶体管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1123917C (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4813757B2 (ja) * | 2003-02-14 | 2011-11-09 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| CN100428443C (zh) * | 2005-08-05 | 2008-10-22 | 联华电子股份有限公司 | 一种降低晶片电荷伤害的方法 |
| KR100922915B1 (ko) * | 2007-08-27 | 2009-10-22 | 주식회사 동부하이텍 | 반도체소자 및 이의 제조방법 |
| CN101764095B (zh) * | 2008-12-25 | 2014-04-02 | 北大方正集团有限公司 | 一种cmos芯片处理方法及设备 |
| CN101770986B (zh) * | 2008-12-30 | 2014-03-12 | 联华电子股份有限公司 | 降低栅极漏电流并控制启始电压偏移量的方法及装置 |
| CN101877329B (zh) * | 2009-04-29 | 2012-11-07 | 上海华虹Nec电子有限公司 | Otp器件及制备方法 |
| CN103165424B (zh) * | 2011-12-13 | 2015-12-16 | 上海华虹宏力半导体制造有限公司 | 在高压npn三极管中集成中压npn三极管的方法 |
| CN106328590A (zh) * | 2016-11-17 | 2017-01-11 | 上海华力微电子有限公司 | Nmos器件及其集成工艺方法 |
| CN110265359B (zh) * | 2019-06-27 | 2020-07-24 | 长江存储科技有限责任公司 | 半导体器件及其制造方法 |
-
1998
- 1998-02-27 CN CN 98105351 patent/CN1123917C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1227407A (zh) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432106A (en) | Manufacture of an asymmetric non-volatile memory cell | |
| US6190978B1 (en) | Method for fabricating lateral RF MOS devices with enhanced RF properties | |
| US6153920A (en) | Process for controlling dopant diffusion in a semiconductor layer and semiconductor device formed thereby | |
| US5366922A (en) | Method for producing CMOS transistor | |
| US6376318B1 (en) | Method of manufacturing a semiconductor device | |
| US5338697A (en) | Doping method of barrier region in semiconductor device | |
| US6645835B1 (en) | Semiconductor film forming method and manufacturing method for semiconductor devices thereof | |
| CN1123917C (zh) | 制作双电压金属氧化物半导体晶体管的方法 | |
| US6475841B1 (en) | Transistor with shaped gate electrode and method therefor | |
| US5891793A (en) | Transistor fabrication process employing a common chamber for gate oxide and gate conductor formation | |
| US6593640B1 (en) | Bipolar transistor and methods of forming bipolar transistors | |
| CN1214540A (zh) | 具有p+多晶硅栅极的金属氧化物半导体晶体管的制作方法 | |
| US5650347A (en) | Method of manufacturing a lightly doped drain MOS transistor | |
| CN1104740C (zh) | 制造互补mos半导体器件的方法 | |
| US6617214B2 (en) | Integrated circuit structure and method therefore | |
| US20030111689A1 (en) | Process for the selective formation of salicide on active areas of MOS devices | |
| GB2337158A (en) | Method of fabricating dual voltage transistors | |
| US5460986A (en) | Process for making a power MOSFET device and structure | |
| CN100472725C (zh) | 减少字元线片电阻的方法 | |
| JP3664793B2 (ja) | トランジスタの製造方法 | |
| US5850360A (en) | High-voltage N-channel MOS transistor and associated manufacturing process | |
| CN1157485A (zh) | 互补型金氧半场效应晶体管的制造方法 | |
| JP2746959B2 (ja) | 半導体装置の製造方法 | |
| CN111696854B (zh) | 半导体器件的制造方法 | |
| KR20000001261A (ko) | 이피롬 셀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent for invention or patent application | ||
| CB02 | Change of applicant information |
Applicant after: United Microelectronics Corporation Applicant before: Liancheng Integrated Circuit Co., Ltd. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: LIANCHENG MASS CIRCUIT STOCK CO., LTD. TO: LIANHUA ELECTRONICS CO., LTD. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031008 |