OTP器件及制备方法
技术领域
本发明涉及半导体集成电路领域,特别涉及一种OTP器件,以及这种OTP器件的制备方法。
背景技术
OTP(One Time Programming,一次可编程)器件是一种存储器件,它是相对于多次性编程而言的,其编程过程是不可逆的活动,它适合程序固定不变的应用场合,因为成本较低而得到广泛的应用。
如图1a所示,现有的OTP器件一般由耦合电容NMOS电容加一个NMOS晶体管构成。如图1b所示,现有技术中OTP器件的版图包括多晶硅、N+有源区、接触窗(contact)。通常OTP器件通过一个晶体管和一个浮栅电容实现OTP的基本编程以及电荷存储的功能。
现有的OTP器件的工作原理是利用FN隧穿电流或热电子注入(Channel Hot electron Injection,CHE)对器件进行编程,电子存储在浮栅(Floating poly)中,从而引起阈值电压的移动,在相同读取条件下,读取的电流具有足够大的读取窗口。
在对此类OTP进行编程,需要在耦合电容端加一定的脉冲电压,由于使用的是NMOS电容,电容沟道区会形成耗尽层。此耗尽层电容远小于栅氧电容,在编程时又和栅氧电容串联,大大影响了耦合电容的电压耦合效率。所以为了保证编程效率,常见的OTP结构的电容耦合部分面积会很大,浪费了存储单元的面积;而且通常会要求较高的编程脉冲电压,以减小电容耦合时,电压的损失,其结果势必会对工艺提出更高的要求。
另外,一般工艺在晶体管区域会使用高能量、低浓度的LDD注入,来防止CHE对于晶体管可靠性的影响热电子注入(HCI,hot carrierinjection),这对于OTP本身编程能力是一种限制。
发明内容
本发明所要解决的技术问题是提供一种OTP器件以及其制备方法,提高OTP器件的编程速度。
为解决上述技术问题,本发明的OTP器件制备方法包括以下步骤:
1)在衬底上形成有效隔离的阱区和场区;在形成OTP器件的晶体管的区域的所述阱区为P型阱区,在形成所述OTP器件的耦合电容的区域的所述阱区为N型阱区。
2)在有源区上方形成栅氧层,在栅氧层上形成多晶硅,并刻蚀所述多晶硅形成所述晶体管的多晶硅浮栅以及所述耦合电容的多晶硅浮栅;所述晶体管的多晶硅浮栅和所述耦合电容的多晶硅浮栅连接在一起形成一耦合结构。
3)在有源区先进行轻掺杂渗漏注入,所述轻掺杂渗漏注入的区域为所述晶体管的多晶硅浮栅两侧的有源区和所述耦合电容的多晶硅浮栅两侧的有源区中。
4)在所述晶体管多晶硅浮栅两侧的有源区中进行低能高剂量的注入,所述晶体管的低能高剂量的注入的区域和所述轻掺杂渗漏注入区域相同;所述耦合电容的多晶硅浮栅两侧的有源区中不进行低能高剂量的注入。
5)在所述晶体管的多晶硅浮栅和所述耦合电容的多晶硅浮栅的侧面形成侧墙,然后利用离子注入工艺形成NMOS/PMOS晶体管的源漏区;其中所述晶体管的源漏区采用NMOS晶体管的源漏区、都为N型掺杂;所述耦合电容的第一个源漏区采用NMOS晶体管的源漏区、该第一个源漏区为N+有源区,所述耦合电容的第二个源漏区采用PMOS晶体管的源漏区、该第二个源漏区为P+有源区。
进一步的改进是,步骤4)中所述低能高剂量的注入物质为N型物质。
进一步的改进是,步骤4)中注入物质为砷,注入能量在20KEV-50KEV之间,浓度在1E+14CM-3-5E+15CM-3之间。
进一步的改进是,步骤5)中形成一个或者多个侧墙。
进一步的改进是,步骤3)和步骤4)的顺序能够互换。
为解决上述技术问题,本发明一种OTP器件,OTP器件包括晶体管和耦合电容,所述晶体管的多晶硅浮栅和所述耦合电容的多晶硅浮栅连接在一起形成耦合结构。
所述晶体管的源极和漏极都是由三个掺杂区域组成,该三个掺杂区域为轻掺杂渗漏注入区、低能高剂量的注入区和源漏区;所述低能高剂量的注入区的注入杂质为砷、所述低能高剂量的注入区的区域大小和所述轻掺杂渗漏注入区相同;所述源漏区都是采用NMOS晶体管的源漏区、都为N型掺杂。
所述耦合电容的多晶硅浮栅两侧形成有第一个源漏区和第二个源漏区,所述第一个源漏区采用NMOS晶体管的源漏区、该第一个源漏区为N+有源区,所述第二个源漏区采用PMOS晶体管的源漏区、该第二个源漏区为P+有源区;所述耦合电容部分的所述第一源漏区和所述第二源漏区在多晶硅浮栅下方。
进一步的改进是,所述耦合电容的所述第二个源漏区的面积为所述耦合电容的所述第一个源漏区和所述第二个源漏区的面积之和的30%-70%。本发明利用在栅侧墙形成前在晶体管有源区进行一次低能高剂量的注入,增加晶体管沟道中的热电子产生能力,从而大幅提高OTP器件的编程能力。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明:
图1a为已有技术OTP器件结构示意图;
图1b为已有技术OTP器件版图示意图;
图2为本发明OTP器件晶体管部分结构示意图;
图3为本发明OTP器件耦合电容部分结构示意图;
图4为本发明OTP器件版图及截面图;
图5为本发明OTP器件制备方法流程图;
图6为本发明工艺流程结构示意图。
图中附图标记为:
衬底为10,场区为11,阱区为121、122,栅氧层为13,多晶硅为14,侧墙为16,源/漏为171、172,152为HDD,151为NLDD。
具体实施方式
如图5所示,本发明OTP器件的制备方法包括以下步骤,具体的结构图如图6所示,在图6中,左栏为OTP器件的晶体管部分,右栏为耦合电容部分:
首先,如图6A所示,在衬底上形成有效隔离的阱区和场区。在晶体管部分是在衬底10上形成P阱阱区121和场区11,在耦合电容部分是在衬底10上形成N阱阱区122和场区11。
然后,如图6B所示,在晶体管和耦合电容部分的有源区上方形成栅氧层13,在栅氧层13上形成多晶硅14。之后,刻蚀形成晶体管和耦合电容部分的多晶硅浮栅,形成如图6C所示的结构;
接着,如图6D所示,在晶体管栅侧墙形成前在有源区先进行轻掺杂渗漏注入(LDD,lightly doped drain),即在晶体管部分的有源区进行轻掺杂渗漏注入,注入P形成151(NLDD)(N型轻掺杂渗漏),在耦合电容部分的有源区进行轻掺杂渗漏注入,注入P形成151(NLDD)。根据工艺不同,也可以注入As。之后,如图6E所示,再在晶体管部分的有源区进行低能高剂量(HDD)的注入。此处,注入物质为砷(As),注入能量在20KEV-50KEV之间,浓度在1E+14-5E+15之间。本发明在这里通过HDD注入,覆盖了LDD的效果,大大提高了151区域的浓度,提高CHE产生能力。
然后,如图6F所示,在多晶硅栅极侧面形成多晶硅侧墙16,这里形成的侧墙可以为一个或者多个。最后,如图6G所示,利用离子注入工艺形成NMOS/PMOS晶体管的源漏区171和172。
采用以上的方法形成本发明的OTP器件,与通常的OTP器件一样,它包含晶体管部分和耦合电容部分,其晶体管部分为图2,其耦合电容部分为图3。如图2-4所示,耦合电容部分的P+有源区与N+有源区在多晶硅浮栅下方。并且,耦合电容部分的P+有源区的面积为P+有源区与N+有源区面积之和的30%-70%。
采用本发明方法制备的OTP器件,其工作状态是这样的:
编程时,在晶体管部分的一侧漏端171加直流电压+5-+8V,另一侧源端171和N阱121接地;在电容耦合部分的N+有源区171和P+有源区172上加脉冲电压,脉冲幅值为>=8V,脉冲宽度>=10μs。MOS电容在OTP编程的时候处于积累区,即栅极电压小于衬底电压,所以加入P+少子补充源,可以大大提高编程速度。
读取时,在电容耦合部分的N+有源区171和P+有源区172上加直流电压,直流电压的值大于等于3V;在晶体管部分的一侧漏端171加直流电压>0V,且该直流电压<=3V,另一侧源端171和N阱121接地。
OTP在编程时,需要在耦合电容端加高压脉冲,要求耦合电容相对于晶体管的栅氧电容充分大,这样可以保证编程电压可以大部分耦合到晶体管的栅极,从而保证编程过程的有效性,以及编程效率的提高。
本发明的结构使用P+有源区172与N+有源区171的组合;对于沟道区形成的耗尽层,由于存在P+有源区提供少子补充,有效地减小了耗尽层的厚度,而且将耦合部分P+有源区172与N+有源区171设计在浮栅下方,有效地减小存储单元面积。
本发明利用在栅侧墙形成前在晶体管有源区进行一次低能高剂量(HDD)152的注入;以增加晶体管沟道中的热电子产生能力,从而大幅提高OTP器件的编程能力。本发明在HDD注入中,采用N型物质。本发明指定为砷(AS)可以避免由于HDD的横向扩散而需要增加晶体管的沟长,防止出现晶体管关不断的现象或解决OTP在大规模阵列应用时对于存储单元漏电的要求。并且本发明电容耦合端利用P+有源区172与N+有源区171的组合,提高电容的电压耦合效率,从而提高器件的编程速度。