CN112768452B - Otp器件结构及其制作方法、otp存储器 - Google Patents

Otp器件结构及其制作方法、otp存储器 Download PDF

Info

Publication number
CN112768452B
CN112768452B CN202011622178.1A CN202011622178A CN112768452B CN 112768452 B CN112768452 B CN 112768452B CN 202011622178 A CN202011622178 A CN 202011622178A CN 112768452 B CN112768452 B CN 112768452B
Authority
CN
China
Prior art keywords
substrate
region
drain
voltage device
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011622178.1A
Other languages
English (en)
Other versions
CN112768452A (zh
Inventor
王志刚
贾宬
李弦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Chuangfeixin Technology Co Ltd
Original Assignee
Zhuhai Chuangfeixin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Chuangfeixin Technology Co Ltd filed Critical Zhuhai Chuangfeixin Technology Co Ltd
Priority to CN202011622178.1A priority Critical patent/CN112768452B/zh
Publication of CN112768452A publication Critical patent/CN112768452A/zh
Application granted granted Critical
Publication of CN112768452B publication Critical patent/CN112768452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请提供一种OTP器件结构及其制作方法、OTP存储器，其中，所述OTP器件结构，将选通管的源极区和漏极区中的至少一个的衬底和沟道注入条件修改为与低压器件的衬底和沟道注入条件相同，从而提高了源漏之间的抗击穿能力，从而使得选通管的沟道长度能够相对现有技术来说进一步缩小，也即通过改变选通管的衬底及沟道注入条件实现沟道长度进一步缩小，进而进一步缩小了OTP存储单元的尺寸，也即能够进一步缩小OTP存储器的尺寸。

Description

OTP器件结构及其制作方法、OTP存储器
技术领域
本发明涉及存储器技术领域，尤其涉及一种OTPOTP器件结构及其制作方法、OTP存储器。
背景技术
一次性可编程(OTP，One Time Programmable)嵌入式存储器的编程和读取方式对一次性可编程嵌入式存储器的性能会产生很大影响，不同的设置方式会对一次性可编程嵌入式存储器的尺寸、良率和可靠性产生不同的效果。
系统级芯片(SOC)设计对一次性可编程嵌入式存储器存在巨大需求。随着工艺平台先进性的不断提升，理论上传统的双管共用字线一次性可编程嵌入式存储单元(2T OTPcell)的尺寸应该会随着工艺平台的进步而持续缩小。
但实际情况中，OTP嵌入式存储单元尺寸难以随着工艺平台的进步而持续缩小。
发明内容
有鉴于此，本发明提供一种OTP器件结构及其制作方法、OTP存储器，以解决现有技术中OTP嵌入式存储器的存储单元尺寸难以随工艺平台的进步而持续缩小的问题。
为实现上述目的，本发明提供如下技术方案：
一种OTP器件结构，包括：
衬底；
形成在所述衬底上的选通管和反熔丝，所述选通管和所述反熔丝结构均为MOS管结构；
其中，至少所述选通管的源极区或漏极区对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底。
优选地，所述选通管的源极区对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；
所述选通管的漏极区、所述反熔丝的源极区和漏极区所对应的沟道的注入条件为高压轻掺杂漏注入条件，且对应的衬底为高压掺杂衬底。
优选地，所述选通管的源极区、所述反熔丝的源极区和漏极区所对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；
所述选通管的漏极区对应的沟道的注入条件为高压轻掺杂漏注入条件，且对应的衬底为高压掺杂衬底。
优选地，所述选通管的源极区和漏极区所对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；
所述反熔丝的源极区和漏极区所对应的沟道的注入条件为高压轻掺杂漏注入条件，且对应的衬底为高压掺杂衬底。
优选地，所述选通管的漏极区对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；
所述选通管的源极区、所述反熔丝的源极区和漏极区所对应的沟道的注入条件为高压轻掺杂漏注入条件，且对应的衬底为高压掺杂衬底。
优选地，所述选通管的源极区和漏极区、所述反熔丝的源极区和漏极区所对应的沟道的注入条件均为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底。
优选地，所述选通管的漏极区、所述反熔丝的源极区和漏极区所对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；
所述选通管的源极区对应的沟道的注入条件为高压轻掺杂漏注入条件，且对应的衬底为高压掺杂衬底。
优选地，所述选通管和所述反熔丝均为NMOS管结构；
或者，所述选通管和所述反熔丝均为PMOS管结构。
本发明还提供一种OTP器件结构制作方法，用于制作形成上面任意一项所述的OTP器件结构，所述OTP器件结构制作方法包括：
提供衬底；
在所述衬底上覆盖掩膜板，所述掩膜板同时暴露选通管和反熔丝的源极区和漏极区；
对所述衬底进行轻掺杂漏注入，形成所述选通管的源极区和漏极区以及所述反熔丝的源极区和漏极区；其中，至少所述选通管的源极区或漏极区对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底。
本发明还提供一种OTP存储器，包括：
多条字线和多条位线，所述多条字线和所述多条位线交叉绝缘设置，限定出多个存储单元；
所述存储单元为权利要求1-8任意一项所述的OTP器件结构。
经由上述的技术方案可知，本发明提供的OTP器件结构，将选通管的源极区和漏极区中的至少一个的衬底和沟道注入条件修改为与低压器件的衬底和沟道注入条件相同，从而提高了源漏之间的抗击穿能力，从而使得选通管的沟道长度能够相对现有技术来说进一步缩小，也即通过改变选通管的衬底及沟道注入条件实现沟道长度进一步缩小，进而进一步缩小了OTP存储单元的尺寸，也即能够进一步缩小OTP存储器的尺寸。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中提供的OTP器件结构示意图；
图2-图13为本发明实施例提供的OTP器件结构示意图；
图14为本发明实施例提供的一种OTP器件结构制作方法流程图；
图15为本发明实施例提供的一种OTP存储器结构示意图。
具体实施方式
正如背景技术部分所述，传统的双管共用字线一次性可编程嵌入式存储单元(2TOTP cell)难以随着工艺平台的进步而持续缩小。
发明人发现出现上述问题的主要原因是：
请参见图1，图1为现有技术中的双管共用字线一次性可编程嵌入式存储单元的结构示意图；所述双管共用字线OTP嵌入式存储单元包括P阱，位于P阱一个表面的多个N+区域，如图1中所示，左侧N+区与中间的N+区以及位于这两个N+区之间的P阱上方的栅极组成选通管；左侧N+区与中间的N+区之间的长度即为选通管沟道长度；中间N+区与右侧的N+区以及位于这两个N+区之间的P阱上方的栅极组成反熔丝，反熔丝未编程前是高阻状态，对应存储状态“0”；编程时的高电压击穿反熔丝，变成低阻状态，对应存储状态“1”。
现有技术中通常通过缩小选通管的沟道长度来缩小存储单元的尺寸，但是由于选通管工作电压的限制，编程时需要施加高电压，若直接缩小选通管沟道长度会导致源漏极击穿现象发生，因此，导致一次性可编程嵌入式存储单元尺寸无法进一步随着工艺平台的进步而缩小。
基于此，本发明提供一种OTP器件结构，包括：
衬底；
形成在所述衬底上的选通管和反熔丝，所述选通管和所述反熔丝结构均为MOS管结构；
其中，至少所述选通管的源极或漏极对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底。
本发明中将选通管的源极区和漏极区中的至少一个的衬底和沟道注入条件修改为与低压器件的衬底和沟道注入条件相同，从而提高了源漏之间的抗击穿能力，使得选通管的沟道长度能够相对现有技术来说进一步缩小，也即通过改变选通管的衬底及沟道注入条件实现沟道长度进一步缩小，进而进一步缩小了OTP存储单元的尺寸，也即能够进一步缩小OTP存储器的尺寸。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种OTP器件结构，包括：衬底；形成在所述衬底上的选通管和反熔丝，所述选通管和所述反熔丝结构均为MOS管结构；其中，至少所述选通管的源极或漏极对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底。
需要说明的是本实施例中所述的低压和高压根据器件类型不同，低压和高压不具有特定的值，而是在某个范围或者，高压相对于低压而言较高，如，高压可以是承受电压高于1.8V电压的器件，低压可以是承受电压低于1.8V电压的器件。常见高压选择器件，也即选通管的常见电压包括8V、6V、5V、3.3V、2.5V和1.8V；而常见低压存储器件，也即反熔丝的常见电压包括：1.8V、1.5V、1.2V、1.1V、0.9V、0.8V。
本发明中不限定选通管的源漏极区中哪个部分对应的沟道注入条件改变，只要其中之一改变，就能够在承受相同高压情况下，减小沟道长度。
需要说明的是，本发明所述的轻掺杂漏注入条件即为现有技术中低压MOS管沟道注入条件LDD(Lightly Doped Drain，轻掺杂漏)注入条件，本实施例中采用HDD表示高压器件对应的轻掺杂漏注入条件，而采用LDD表示低压器件对应的轻掺杂漏注入条件，NHDD表示N型高压轻掺杂漏注入条件，NLDD表示N型低压轻掺杂漏注入条件。
需要说明的是，本发明实施例中不限定所述选通管和反熔丝的衬底掺杂类型和源漏区掺杂类型，可以都是NMOS管或者都是PMOS管，例如，PMOS管的衬底为N型衬底，则对应的源漏区掺杂类型为P型；NMOS管的衬底为P型衬底，则对应的源漏区掺杂类型为N型。
具体的，为了方便说明，本实施例中以P型衬底，N沟道的NMOS管为例进行说明，在本发明的其他实施例中，OTP器件结构中的选通管和反熔丝还可以是N型衬底P沟道的PMOS管。本发明提供的OTP器件结构可以包括以下多种结构：
请参见图2，为本发明实施例提供的一种OTP器件结构，其中，衬底掺杂类型为P型，选通管的源极区S对应的沟道的注入条件为N型低压轻掺杂漏注入条件NLDD，且对应的衬底为P型低压掺杂衬底PW；
所述选通管的漏极区D、所述反熔丝的源极区S和漏极区D所对应的沟道的注入条件为N型高压轻掺杂漏注入条件NHDD，且对应的衬底为P型高压掺杂衬底PWH。
请参见图3，为本发明实施例提供的另一种OTP器件结构，其中，选通管的源极区S、所述反熔丝的源极区S和漏极区D所对应的沟道的注入条件为N型低压轻掺杂漏注入条件NLDD，且对应的衬底为P型低压掺杂衬底PW；
所述选通管的漏极区D对应的沟道的注入条件为N型高压轻掺杂漏注入条件NHDD，且对应的衬底为P型高压掺杂衬底PWH。
请参见图4，为本发明实施例提供的另一种OTP器件结构，其中，选通管的源极区S和漏极区D所对应的沟道的注入条件为N型低压轻掺杂漏注入条件NLDD，且对应的衬底为P型低压掺杂衬底PW；
所述反熔丝的源极区S和漏极区D所对应的沟道的注入条件为N型高压轻掺杂漏注入条件NHDD，且对应的衬底为P型高压掺杂衬底PWH。
请参见图5，为本发明实施例提供的另一种OTP器件结构，其中，所述选通管的漏极区D对应的沟道的注入条件为N型低压轻掺杂漏注入条件NLDD，且对应的衬底为P型低压掺杂衬底PW；
所述选通管的源极区S、所述反熔丝的源极区S和漏极区D所对应的沟道的注入条件为N型高压轻掺杂漏注入条件NHDD，且对应的衬底为P型高压掺杂衬底PWH。
请参见图6，为本发明实施例提供的另一种OTP器件结构，其中，所述选通管的源极区S和漏极区D、所述反熔丝的源极区S和漏极区D所对应的沟道的注入条件为N型低压轻掺杂漏注入条件NLDD，且对应的衬底为P型低压掺杂衬底PW。而且，该实例中，选通管的衬底和反熔丝的衬底可以共用。
请参见图7，为本发明实施例提供的另一种OTP器件结构，其中，所述选通管的漏极区D、所述反熔丝的源极区S和漏极区D所对应的沟道的注入条件为轻N型低压掺杂漏注入条件NLDD，且对应的衬底为P型低压掺杂衬底PW；
所述选通管的源极区S对应的沟道的注入条件为N型高压轻掺杂漏注入条件NHDD，且对应的衬底为P型高压掺杂衬底PWH。
请参见图8，为本发明实施例提供的一种OTP器件结构，其中，衬底掺杂类型为N型，选通管的源极区S对应的沟道的注入条件为P型低压轻掺杂漏注入条件PLDD，且对应的衬底为N型低压掺杂衬底NW；
所述选通管的漏极区D、所述反熔丝的源极区S和漏极区D所对应的沟道的注入条件为P型高压轻掺杂漏注入条件PHDD，且对应的衬底为N型高压掺杂衬底NWH。
请参见图9，为本发明实施例提供的另一种OTP器件结构，其中，选通管的源极区S、所述反熔丝的源极区S和漏极区D所对应的沟道的注入条件为P型低压轻掺杂漏注入条件PLDD，且对应的衬底为N型低压掺杂衬底NW；
所述选通管的漏极区D对应的沟道的注入条件为P型高压轻掺杂漏注入条件PHDD，且对应的衬底为N型高压掺杂衬底NWH。
请参见图10，为本发明实施例提供的另一种OTP器件结构，其中，选通管的源极区S和漏极区D所对应的沟道的注入条件为P型低压轻掺杂漏注入条件PLDD，且对应的衬底为N型低压掺杂衬底NW；
所述反熔丝的源极区S和漏极区D所对应的沟道的注入条件为P型高压轻掺杂漏注入条件PHDD，且对应的衬底为N型高压掺杂衬底NWH。
请参见图11，为本发明实施例提供的另一种OTP器件结构，其中，所述选通管的漏极区D对应的沟道的注入条件为P型低压轻掺杂漏注入条件PLDD，且对应的衬底为N型低压掺杂衬底NW；
所述选通管的源极区S、所述反熔丝的源极区S和漏极区D所对应的沟道的注入条件为P型高压轻掺杂漏注入条件PHDD，且对应的衬底为N型高压掺杂衬底NWH。
请参见图12，为本发明实施例提供的另一种OTP器件结构，其中，所述选通管的源极区S和漏极区D、所述反熔丝的源极区S和漏极区D所对应的沟道的注入条件均为P型低压轻掺杂漏注入条件PLDD，且对应的衬底均为N型低压掺杂衬底NW。
请参见图13，为本发明实施例提供的另一种OTP器件结构，其中，所述选通管的漏极区D、所述反熔丝的源极区S和漏极区D所对应的沟道的注入条件为轻P型低压轻掺杂漏注入条件PLDD，且对应的衬底为N型低压掺杂衬底NW；
所述选通管的源极区S对应的沟道的注入条件为P型高压轻掺杂漏注入条件PHDD，且对应的衬底为N型高压掺杂衬底NWH。
无论哪种变形方式，将厚栅氧化层的高压器件选通管的源漏区沟道注入条件的至少其中一个改变为低压轻掺杂漏注入条件，并对应低压掺杂衬底，从而能够相对缩小沟道长度，进而在现有技术基础上进一步缩小OTP器件结构的尺寸。
本发明还提供一种OTP器件结构的制作方法，请参见图14，为本发明提供的OTP器件结构的制作方法流程图，所述OTP器件结构制作方法包括：
S101：提供衬底；
本实施例中不限定衬底的具体类型，可以是N型衬底，也可以是P型衬底，可以根据实际情况进行选择。
S102：在所述衬底上覆盖掩膜板，所述掩膜板同时暴露选通管和反熔丝的源极区和漏极区；
S103：对所述衬底进行轻掺杂漏注入，形成所述选通管的源极区和漏极区以及所述反熔丝的源极区和漏极区。
需要说明的是，根据图2-图13可以看出，本实施例中选通管的源极区和漏极区的掺杂可以相同，均为低压器件的轻掺杂漏注入条件形成的区域，也可以不相同，也即其中一个为低压器件的轻掺杂漏注入条件形成的区域，而另外一个为高压器件的轻掺杂漏注入条件形成的区域。而反熔丝的源极区和漏极区掺杂类型相同，且可以是高压轻掺杂漏注入条件掺杂的，也可以是低压轻掺杂漏注入条件掺杂形成的区域。
因而，在选通管和反熔丝的各个源极区和漏极区均为低压轻掺杂漏注入条件形成的区域时，可以采用一次性低压轻掺杂漏注入条件同时形成选通管和反熔丝的各个源极区和漏极区。
而在选通管和反熔丝的各个源极区和漏极区同时存在低压轻掺杂漏注入条件形成的区域和高压轻掺杂漏注入条件形成的区域时，本实施例中还需要再增加一次掩膜板，和一次轻掺杂漏注入的过程，从而形成整个OTP器件结构具有两种不同类型区域的结构。
基于相同的发明构思，本发明还提供一种OTP存储器，请参见图15，为本发明实施例提供的一种OTP存储器结构示意图；所述OTP存储器包括：多条字线(WL0、WL1……)和多条位线(BL0、BL1……)，所述多条字线(WL0、WL1……)和所述多条位线(BL0、BL1……)交叉绝缘设置，限定出多个存储单元；所述存储单元为上面实施例中所述的OTP器件结构。
也即，本实施例中OTP器件结构中的存储单元为选通管沟道长度较小的OTP存储单元，从而能够进一步缩小OTP存储单元的尺寸。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (4)

1.一种OTP器件结构，其特征在于，包括：
衬底；
形成在所述衬底上的选通管和反熔丝，所述选通管和所述反熔丝结构均为MOS管结构；
其中，至少所述选通管的源极区或漏极区为低压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为低压器件的掺杂衬底；
所述选通管的源极区为低压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为低压器件的掺杂衬底；
所述选通管的漏极区、所述反熔丝的源极区和漏极区为高压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为高压器件的掺杂衬底；
或，所述选通管的源极区、所述反熔丝的源极区和漏极区为低压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为低压器件的掺杂衬底；
所述选通管的漏极区为高压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为高压器件的掺杂衬底；
或，所述选通管的漏极区为低压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为低压器件的掺杂衬底；
所述选通管的源极区、所述反熔丝的源极区和漏极区为高压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为高压器件的掺杂衬底；
或，所述选通管的漏极区、所述反熔丝的源极区和漏极区为低压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为低压器件的掺杂衬底；
所述选通管的源极区为高压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为高压器件的掺杂衬底。
2.根据权利要求1所述的OTP器件结构，其特征在于，所述选通管和所述反熔丝均为NMOS管结构；
或者，所述选通管和所述反熔丝均为PMOS管结构。
3.一种OTP器件结构制作方法，其特征在于，用于制作形成权利要求1-2任意一项所述的OTP器件结构，所述OTP器件结构制作方法包括：
提供衬底；
在所述衬底上覆盖掩膜板，所述掩膜板同时暴露选通管和反熔丝的源极区和漏极区；
对所述衬底进行轻掺杂漏注入，形成所述选通管的源极区和漏极区以及所述反熔丝的源极区和漏极区；其中，至少所述选通管的源极区或漏极区为低压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为低压器件的掺杂衬底；
所述选通管的源极区为低压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为低压器件的掺杂衬底；
所述选通管的漏极区、所述反熔丝的源极区和漏极区为高压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为高压器件的掺杂衬底；
或，所述选通管的源极区、所述反熔丝的源极区和漏极区为低压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为低压器件的掺杂衬底；
所述选通管的漏极区为高压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为高压器件的掺杂衬底；
或，所述选通管的漏极区为低压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为低压器件的掺杂衬底；
所述选通管的源极区、所述反熔丝的源极区和漏极区为高压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为高压器件的掺杂衬底；
或，所述选通管的漏极区、所述反熔丝的源极区和漏极区为低压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为低压器件的掺杂衬底；
所述选通管的源极区为高压器件的轻掺杂漏注入条件形成的区域，且对应的衬底为高压器件的掺杂衬底。
4.一种OTP存储器，其特征在于，包括：
多条字线和多条位线，所述多条字线和所述多条位线交叉绝缘设置，限定出多个存储单元；
所述存储单元为权利要求1-2任意一项所述的OTP器件结构。
CN202011622178.1A 2020-12-31 2020-12-31 Otp器件结构及其制作方法、otp存储器 Active CN112768452B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011622178.1A CN112768452B (zh) 2020-12-31 2020-12-31 Otp器件结构及其制作方法、otp存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011622178.1A CN112768452B (zh) 2020-12-31 2020-12-31 Otp器件结构及其制作方法、otp存储器

Publications (2)

Publication Number Publication Date
CN112768452A CN112768452A (zh) 2021-05-07
CN112768452B true CN112768452B (zh) 2023-04-18

Family

ID=75698421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011622178.1A Active CN112768452B (zh) 2020-12-31 2020-12-31 Otp器件结构及其制作方法、otp存储器

Country Status (1)

Country Link
CN (1) CN112768452B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877329B (zh) * 2009-04-29 2012-11-07 上海华虹Nec电子有限公司 Otp器件及制备方法
WO2011050464A1 (en) * 2009-10-30 2011-05-05 Sidense Corp. Twin well split-channel otp memory cell
US11018143B1 (en) * 2020-03-12 2021-05-25 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid low-voltage devices

Also Published As

Publication number Publication date
CN112768452A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
US10090309B1 (en) Nonvolatile memory cell capable of improving program performance
EP3196884B1 (en) Floating gates non-volatile memory structure
US9324381B2 (en) Antifuse OTP memory cell with performance improvement, and manufacturing method and operating method of memory
US8330189B2 (en) One-time programmable memory and method for making the same
TWI493555B (zh) 電子系統、反熔絲記憶體元件及其提供方法
KR101699230B1 (ko) 안티퓨즈 메모리 셀, 이의 제조 방법, 이를 포함하는 비휘발성 메모리 장치 및 리페어 기능을 갖는 메모리 장치
CN110459257B (zh) Otp嵌入式存储器及其编程方法、读取方法
US9887201B2 (en) One-time programmable memory and method for making the same
US20170148801A1 (en) Antifuse-type one time programming memory cell and array structure with same
US8681556B2 (en) Non-volatile semiconductor memory device
US8339831B2 (en) Single polysilicon non-volatile memory
US10490438B2 (en) Non-volatile semiconductor memory device and manufacturing method of p-channel MOS transistor
CN112234061B (zh) 一种反熔丝一次性可编程存储单元
JPH11204764A (ja) 半導体メモリ装置及びその製造方法
US8928056B2 (en) Nonvolatile semiconductor memory device
US11049564B2 (en) Erasable programmable non-volatile memory
CN114284272A (zh) 小面积低电压反熔丝元件与阵列
JP2825407B2 (ja) 不揮発性半導体記憶装置
CN112768452B (zh) Otp器件结构及其制作方法、otp存储器
KR20170059648A (ko) 수평적 커플링 구조를 갖는 불휘발성 메모리셀 및 이를 이용한 메모리 셀 어레이
CN108039350B (zh) 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法
CN112687692B (zh) Otp器件结构、otp存储器及其操作方法
US8300462B2 (en) Single-transistor EEPROM array and operation methods
US20190312053A1 (en) Nor flash memory and method of fabricating the same
US11152380B2 (en) Memory device and a method for forming the memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant